CN1599938A - 多字线访问和访问器 - Google Patents

多字线访问和访问器 Download PDF

Info

Publication number
CN1599938A
CN1599938A CNA028170679A CN02817067A CN1599938A CN 1599938 A CN1599938 A CN 1599938A CN A028170679 A CNA028170679 A CN A028170679A CN 02817067 A CN02817067 A CN 02817067A CN 1599938 A CN1599938 A CN 1599938A
Authority
CN
China
Prior art keywords
storage unit
bit line
coupled
word line
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028170679A
Other languages
English (en)
Other versions
CN100433188C (zh
Inventor
施连·吕
迪内希·索马谢卡尔
维韦克·德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1599938A publication Critical patent/CN1599938A/zh
Application granted granted Critical
Publication of CN100433188C publication Critical patent/CN100433188C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Medicines That Contain Protein Lipid Enzymes And Other Medicines (AREA)
  • Peptides Or Proteins (AREA)
  • Recording Or Reproducing By Magnetic Means (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

本发明属于存储设备体系结构领域。更具体地说，本发明提供了使用一组字线来访问一行存储单元的方法、装置、系统以及机器可读介质。

Description

多字线访问和访问器
技术领域
本发明属于存储设备体系结构领域。更具体地说，本发明提供了使用字线组来访问一行存储单元的方法、装置、系统以及机器可读介质。
背景技术
现代动态随机存取存储器(DRAM)存储单元或存储位包括一个晶体管和一个电容器。晶体管作为电容器和位线之间的开关，并且可以被耦合到晶体管基极的字线激活或去激活。存储单元可以将二进制信息存储为电容器上的电荷，并且读出放大器通过比较充当信号位线的位线和充当基准位线的位线可以读出该电荷。二进制信息可以通过电容器上的正或负(VD-VSS)/2伏电压与正(VD-VSS)/2的位线上的预充电荷合并在一起来表示，其中，VD是表示一个二进制位的高电压，VSS是表示第二二进制位的低电压。
基于基准位线与信号位线的空间位置，DRAM阵列的结构可以被分为至少两个体系结构：折叠(folded)位线和开放(open)位线。折叠位线和开放位线体系结构都有优点和缺点。折叠位线体系结构可以在一给定字线上包括若干存储单元，被每隔一条位线来耦合到位线，因此信号位线被耦合到存储单元，并且基准位线将所述信号位线与其他的信号位线分开。这种体系结构的优点是其将信号位线和基准位线放置得非常接近以很好的匹配，但是代价是导致更大、空间效率却更小的阵列布局。结果，当折叠位线体系结构具有低信号位线耦合，导致低的信噪比，并且当交替的读出放大器被放置于存储体(memory bank)的任何一侧时，读出放大器可以以每四条位线为间距，或者可以是四分之一间距。但是，缺点是由基准位线将有效位线分开可能导致相邻位线间的耦合电容成为位线的总电容的一大部分。更具体地，当在基准位线任何一侧的信号位线读取1或0时，基准位线上的电压在相同的方向上移动，并且信号位线和基准位线之间的电压差可能被减小。被减小的电压差可以增加读周期(RC)延迟。
与折叠位线体系结构相比，开发位线体系结构包括空间上分开的信号和基准位线，这有利于更小型的单元。但是，因为位线是相邻的，所以来自电容耦合的位线噪声可能很高，并且来自电容耦合的位线到字线的噪声会增加总噪声，特别是当位线在放大和回写过程中作为信号位线时。更重要的是，在回写阶段，当将电荷放回到存储单元上时，将满摆幅(fullswing)信号驱动进入单元的读出放大器可能导致相邻的信号位线和基准位线在相反的方向上摆动。例如，当所有的信号位线读出零时，基准位线在回写阶段将被驱动为高。然后，基准位线可以在未选存储体的字线上感应出电压，使得在未选存储体中的未选存储单元将被微弱地激活。激活未选存储单元可以导致漏电，而漏电程度可能取决于耦合的严重程度。
附图说明
在附图中，相似的标号可能指示相似的单元，其中：
图1描绘了包括嵌入式多字线存储器的、并通过总线耦合到多字线存储器的处理器。
图2描绘了多字线存储器的实施例。
图3描绘了多字线存储器的实施例。
图4描绘了访问多字线存储器的实施例的流程图。
图5描绘了包括用于访问多字线存储器的指令的机器可读介质。
图6a描绘了水平移位的实施例。
图6b描绘了垂直扭转(twist)的实施例。
具体实施方式
下面是对附图中描绘的本发明示例实施例的具体描述。示例实施例是很详细的，以清楚表达本发明。但是，所提供的细节量不是意图限制实施例的可预测的改变。本发明的可预测的实施例改变太多而不能一一讨论，因此下面的详细描述被设计为使得这些实施例对于本领域的普通技术人员来说是很明显的。
现在参照图1，示出了一种装置，其包括处理器100，处理器100具有内部存储器，并经由总线150耦合到外部存储器。处理器100包括核心110、存储控制器120、静态随机存取存储器(SRAM)130和多字线动态随机存取存储器(DRAM)140。处理器100可以经由总线150被耦合到多字线DRAM 170和存储控制器160。多字线DRAM 170可以在很小的面积上包含大量的存储单元。例如，存储单元可以包括四个特征尺寸平方，而多字线DRAM 170的总存储阵列可以包括1Gbyte。
多字线DRAM 170的密度可能尤其适合用于下述应用，例如笔记本计算机或膝上型计算机，掌上电脑，具有数据库或互联网络接入的蜂窝式电话，或者包含例如电话本、地址本、呼叫者ID等特征的蜂窝式电话。多字线DRAM 170的密度可以归因于位于行与位线的每一个交点处的存储单元，例如开放位线体系结构。但是，多字线DRAM 170可以与折叠位线体系结构相同，在同一体内包含若干基准位线。
多字线DRAM 170可以包括读出放大器，其中，每一个读出放大器都被耦合到存储阵列的两条位线上。一条位线可以耦合到一行存储单元的第一小组存储单元，第二位线可以耦合到该行的第二小组。该行可以被耦合到字线组，该行的每一小组都可以被耦合到不同的字线，非导电材料可以将各条字线分开。这样，通过将读出放大器的信号位线连接到包括所选存储单元小组，并将基准位线连接到包含同一行中未选存储单元小组，可以将信号位线与同一存储体内的基准位线做比较。结果，该行中的小组可以独立于其他小组被单独选择。
多字线DRAM 170还可以包括用于刷新存储单元的电路。该电路可以使用指针来跟踪存储单元体以进行刷新。响应于刷新当前的体，指针可以按顺序前进到每个随后的体。此外，用于刷新存储单元的电路可以包括计数器或计时器，以在刷新存储体之前跟踪可用时间。在一些实施例中，用于刷新的电路还可以包括开始刷新循环的电路，其在将被刷新的存储体当前没有被访问或当前没有被反复访问时开始刷新循环。
存储控制器160可以便于处理器100对多字线DRAM 170的访问。在一些实施例中，存储控制器160可以协调处理器100或其他耦合到总线150的代理对多字线DRAM 170和其他数据存储介质的访问。
处理器100可以包括用于执行通用或专用代码的核心110，并且其可以使用SRAM 130和DRAM 140来存储代码，或其他软件，以及在代码执行期间的变量。更具体地说，核心110可以经由存储控制器120来访问SRAM 130和DRAM 140。存储控制器120可以协调SRAM 130和多字线DRAM 140之间的数据和代码存储，使得当前被核心110更频繁地访问的代码和数据被存储在SRAM 130中。在可替换的实施例中，处理器100可以包括多字线DRAM 140，而没有相对应的SRAM 130。
处理器100可以包括嵌入式多字线DRAM 140，用于将大量的代码和数据存储在处理器中。存储大量的代码和数据可以减少与访问处理器100外部的数据存储所包含的等待时间。
多字线DRAM 140可以包括被按行和列构造的存储单元阵列。每一个存储单元可以包括晶体管和电容器。晶体管可以被耦合到一组字线，该组字线将多个存储单元耦合到一行。字线可以像开关那样关断和导通每一个所连接存储单元的晶体管。晶体管可以在晶体管导通时将存储单元的电容器耦合到位线，并且可以在晶体管截止时解除电容器到位线的耦合。电容器的第二引线可以被耦合到例如为VSS的电源节点。在可替换的实施例中，存储单元除了电容器外可以包括数据存储元件或设备，并且可以包括多于一个的晶体管。在一些可替换实施例中，电容器的第二引线可以被耦合到VD。
多字线DRAM 140的位线可以按列耦合存储单元，并且读出放大器可以被耦合到位线，以在存储单元的晶体管被导通时读出该存储单元的电容器中所存储的电量。例如，通过对连接在存储单元的晶体管上的字线施加电压，可以读存储单元。该电压可以导通晶体管，使得在存储单元的存储元件中的电荷可以与位线上的电荷合并在一起。然后，连接到存储单元的位线的读出放大器因为正在被读取的存储单元的电容器中的电荷的作用，可以读出位线上的电压，并比较该电荷与基准电荷。读出放大器然后可以根据比较的结果输出VD或VSS。在一些实施例中，位线被预充电以使能耦合到位线的晶体管。这些实施例中的一些将位线预充电到VD的一半，这会减少存储阵列所使用的电流以减少功率的消耗。
定义存储阵列中各行的一组字线，还可以定义各行内的存储单元小组，这允许选择访问一行内的一小组存储单元或一个存储单元，而在该行中的其他存储单元保持为未被选择的或者被取消选择。该组字线可以包括多于一个的由非导电材料完全隔离的字线，以耦合到该行中的存储单元。在一些实施例中，该组字线可以包括一对由完全非导电材料隔离的字线。第一字线可以被耦合到一行中为奇数的存储单元，第二字线可以被耦合到同一行中为偶数的存储单元。
在一些实施例中，第一字线可以耦合到一行中的八存储单元，第二字线可以被耦合到一行中的下一个八存储单元，第三存储线可以被耦合到一行中的再下一个八存储单元，等等。在其他实施例中，第一字线可以耦合到一行中的十六存储单元，第二字线可以被耦合到一行中的下一个十六存储单元。在后面的这个实施例中，第一字线可以不贯穿该行的全部长度。
该组字线中的字线可以被置于在半导体芯片上导电材料的同一水平层中，和/或可以位于被非导电材料层垂直隔离的不同层中。在一些实施例中，该组字线可以包括垂直扭转，以便于该组字线与相交替的若干存储单元的耦合。例如，当一组字线包括位于例如金属层2的导电材料的同一水平层中的两条字线、且字线交替耦合到整个行中的每一个八存储单元小组时，如在图6b中示出的字线的垂直扭转以及如在图6a中示出的第二字线的水平移位可以在各八存储单元小组之间交换第一字线和第二字线的物理位置，而同时由非导电材料保持隔离。
现在参照图6a和6b，垂直扭转可以如下实现：将第一字线移位到在600B下面的例如金属层3(或如金属层1的上面的导电层)的导电层的605B，在金属层3中将到达新位置605B的第一字线延伸到607B，并将第一字线返回到它在金属层2中的新位置610B。通过在金属层3中移位第一字线，使得金属层2中有空间可用，可以将第二字线在金属层2的该空间中从第一位置600A移位到第二位置605A。或者，可以将第一字线和第二字线都通过垂直扭转移位。
再次参照图1，当位于存储阵列的两侧时，读出放大器可以以四分之一间距(每四条位线)被耦合到位线，或者当位于存储阵列的一侧时，以二分之一间距(每两条位线)。读出放大器可以耦合到第一存储单元的第一位线并耦合到第二存储单元的第二位线，该第一存储单元耦合到第一字线，该第二存储单元耦合到第二字线，其中，第一存储单元和第二存储单元位于同一行中。这样，读出放大器可以将所选存储单元的信号位线与该同一行中未选存储单元的基准位线做比较，减小在回写期间由信号位线、基准位线和字线之间的电容耦合引起的噪声。例如，在回写期间，可以对信号位线施加VSS的电压，并且可以对基准位线施加VD的电压。信号位线和字线之间的电容耦合可以抵消或基本上抵消基准位线和字线之间的电容耦合。相邻读出放大器之间的引线的水平移位或垂直扭转，可以有助于这种抵消，并且通过增加基准位线和信号位线之间的距离可以进一步减少位线到位线的耦合。
在一些实施例中，各条位线所在的导电层可以是相间隔的，以进一步减少信号位线到信号位线的耦合。例如，第一所选存储单元可以被耦合到第一导电层中的位线，相邻的所选存储单元可以被耦合到第三导电层中的位线。为了对称，一些实施例在位线中，例如在各条位线的中点，使用垂直移位或垂直扭转。
现在参照图2，示出了多字线存储器的实施例。实施例包括：四组字线200、210、220和230，其按行耦合存储阵列的存储单元，例如存储单元203和存储单元207；以及位线BL 0到BL 7，其按列耦合存储阵列的存储单元。该实施例还包括读出放大器240、250、260和270，用于访问并刷新存储单元。
每一个存储单元可以包括例如晶体管212的晶体管和例如电容器214的电容器。晶体管212的栅极可以被耦合到例如一组字线210的一组字线以及例如BL 7的位线上，以访问存储单元。可以通过一组字线210对晶体管的栅极施加电压，导通晶体管212，以建立电容器214和位线BL 7之间的导电通路。此外，电容器的另一侧可以被耦合到例如VSS的基准电压216。
本实施例的字线组中的每一组都包括两条字线。例如，一组字线200包括字线6(WL 6)和字线7(WL 7)。WL 6耦合到由字线组200定义的行中的第一个四存储单元，WL 7耦合到同一行中的第二个四存储单元。例如字线组200的每一组字线都包括例如字线移位205的字线移位，以便于将例如WL 7的第二字线耦合到第二个四存储单元。字线移位205的物理构造取决于字线组200的物理构造。例如，当WL 6和WL 7位于半导体器件的同一水平层中时，字线移位205可以包括两条字线的垂直扭转，或者一条字线的垂直扭转和第二字线的水平移位。在包括多于两条字线的一些实施例中，两条字线可以同时被垂直地或水平地移位，或者所有的字线都可以同时被移位。
现在参照图6a和图6b，垂直扭转可以包括将WL 7从第一层的600B移位到第一层下面的导电层的605B，并将WL 7移回到第一层中的新位置610B。WL 6可以被水平移位。水平移位可以包括移位WL 6，例如在一个导电层中从600A到605A。根据应用，在一些实施例中，字线移位可以在各个存储单元之间发生，在其他实施例中，字线移位可以在每十六个存储单元之间发生。
再次参照图2，位线也可以在若干导电层之间相交替。例如，BL 0可以位于导电层3，BL 1可以位于导电层1，BL 2可以位于导电层3，BL 3可以位于导电层1，等等。将相邻位线的导电层相间隔可以增加信号位线之间的距离，这会减少信号位线之间的电容耦合。在其他实施例中，位线也可以一行行地，或者在行的一小组与行的第二小组之间在层之间交替。例如，BL 0在读出放大器260可以位于金属层3中，并且可以在字线组220之后移位到金属层1，这样，字线组210和200在BL 0位于金属层1中的地方与BL 0交错。
例如读出放大器240和读出放大器250或读出放大器260和读出放大器270的读出放大器对，还可以包括例如位线移位265的位线移位。读出放大器240、250、260和270以四分之一间距或每四条位线位于存储阵列的两侧。位线移位265和四分之一间距可以便于将各个读出放大器耦合到两个不同的小组来进行读出操作。例如，当耦合到WL 0和BL 1、BL 2、BL 3和BL 4的四存储单元被使能，并且读出放大器240被使能时，BL 2与BL 4的位线移位可以便于将同一阵列内的位线用作基准位线，减少从未选存储单元的电荷泄漏。读出放大器对的位线移位还可以通过垂直扭转来实现，或者例如BL 2和BL 4的位线可以在不同的导电层上，允许没有垂直扭转的位线移位。
在一些实施例中，读出放大器240、250、260和270包括独立的输出端。独立的输出端可以便于基本上同时读一小组存储单元。例如，在WL0使能耦合到BL 0、BL 1、BL 2和BL 3的存储单元后，读出放大器240、250、260和270可以分别读出BL 0、BL 2和BL 3。读出放大器240、250、260和270然后可以放大所读出的电荷，将电荷回写到耦合到BL 0、BL 1、BL 2和BL 3的存储单元，并通过独立的输出端输出被放大的电荷。这样，可以同时或基本上同时读取存储在四个存储单元中的四比特的数据。在其他实施例中，多于一个的读出放大器可以共享一个输出端。
现在参照图3，在此示出了多字线存储阵列。多字线存储阵列包括字线组330、340、360和370以及读出放大器300和350，其在存储阵列两侧以四分之一间距耦合到位线。每一组字线330、340、360和370包括两条金属字线，其定义各行中两个十六存储单元小组。在图3中，在行中的例如在333处示出的白点指示存储单元和第一字线之间的耦合，而例如在334处示出的黑点指示存储单元和耦合到该行的字线组的第二字线之间的耦合。为了存储阵列的对称，每一组字线可以以耦合到第一字线的四存储单元开始，并以耦合到第一字线的四存储单元结束，例如小组310和327。此外，小组310和327便于存储阵列中第一对读出放大器和最后一对读出放大器之间的位线移位。
位线移位305可以允许第一对读出放大器300耦合到在所选存储单元小组中的信号位线以及在未选存储单元小组中的基准位线。例如，可以选择由白点表示耦合到字线组330的第一小组存储单元，小组310、320和327。对多字线330的第一字线施加电压可以导通存储单元的存取晶体管。存储单元小组315和325可以被耦合到字线组330的第二字线，并且可以保持为未被选择。读出放大器352可以读出存储在存储单元332中的电荷，并将该电荷与耦合到未选存储单元334的基准位线相比较。读取存储单元332可以使存储单元332的电容器放电，所以读出放大器352可以通过回写被放大的电荷来给存储单元332再充电。
回写电荷可以包括读出放大器352对存储单元332的信号和基准位线施加电压差，该电压差基本上等于VD和VSS之间的电压差。但是，未选存储单元334可能不存储新的电荷，因为未选存储单元334可能不具有耦合到其字线的足够的电压来导通存储单元334的存取晶体管。在一些实施例中，当存储单元可以一次存储多于一位的数据时，读出放大器352可能能够回写多于两个的不同的电荷水平。此外，许多实施例可能能够回写正和/或负电荷。
在几个实施例中，字线组330、340、360和370可以包括存储单元小组310、315、320、325和327之间的垂直扭转。字线组330、340、360和370可以包括半导体器件的同一导电层上的两条金属字线，并且垂直扭转可以允许一组字线中的每一条字线移位物理位置，同时通过非导电材料与其他字线保持分离。例如，字线组330可以包括存储单元小组310和315之间的垂直扭转，其中，第一字线耦合到该字线组的导电层上方的导电层，第二字线耦合到该字线组的导电层下方的导电层。然后第一字线和第二字线在已移位的位置上被耦合回字线组330的层。
在一些实施例中，耦合到存储单元332和342的位线可以包括存储单元332和342之间的垂直移位。此外，耦合到存储单元344的位线可以位于与在存储单元342耦合到存储单元342的位线不同的导电层中。例如，在存储单元332，耦合到存储单元332的位线可以位于存储阵列的第一导电层上，在存储单元332和存储单元342之间的垂直移位之后，在存储单元342耦合到存储单元332和342的位线可以位于第二导电层中。耦合到存储单元333和344的位线在存储单元344可以位于第一导电层中，包括在存储单元344和存储单元333之间的垂直移位，例如在该垂直移位处，位线从第一金属层移位到第三金属层或从第三金属层移位到第一金属层，并且耦合到存储单元333和344的位线在存储单元333位于第二导电层中。
现在参照图4，在此示出了访问多字线存储器的实施例的流程图。流程图包括：步骤400，即对第一字线施加第一电压，以在以下两者之间保持基本上不导电的势垒，即一行存储单元中未选存储单元的电荷存储元件与耦合到未选存储单元的第一位线之间；步骤410，即对第二字线施加第二电压，以在该行中所选存储单元的电荷存储元件与第二位线之间提供基本上导电的通路；步骤420，即比较第一位线的电荷水平与第二位线的电荷水平；以及步骤440，即响应于所述比较输出所选择的电压。步骤400，即对第一字线施加第一电压，以在一行存储单元中未选存储单元的电荷存储元件与耦合到未选存储单元的第一位线之间保持基本上不导电的势垒，可以对存储元件的一个或多个晶体管的栅极施加电压。晶体管可以如同开关一样工作，其在晶体管截止时保持存储元件中的电荷，而在晶体管导通时为存储在存储元件中的电荷提供到相应位线的电通路。当期望硬截止时，一些实施例可以对正被访问的存储体内的未选存储单元的栅极施加负电压。其他实施例施加例如为VSS的低电路电压，或者例如VD的高电路电压。
步骤400，即对第一字线施加第一电压，以在一行存储单元中未选存储单元的电荷存储元件与耦合到未选存储单元的第一位线之间保持基本上不导电的势垒，可以包括步骤405，即从耦合到存储单元的行的一组字线中选择耦合到未选存储单元的字线。步骤405，即从耦合到存储单元的行的一组字线中选择耦合到未选存储单元的字线，可以选择耦合到包括所选存储单元的体中的该行存储单元的字线。对第二字线施加电压，可以减少在对所选存储单元评值的回写阶段期间，由对基准位线施加电压而可能引起的任何泄漏。例如，当例如DRAM的存储单元包括作为访问元件的晶体管以及作为存储单元的电容器时，读出所选存储单元的操作可以包括读出与所选存储单元同一小组中的所有存储单元，或者耦合到与所选存储单元相同的字线组的同一字线的所有存储单元。每一个存储单元的电容器基本上将存储在相应存储元件中的所有电荷都释放，这样在回写阶段可以恢复电荷。回写阶段可以在基准位线和信号位线之间施加电荷差以恢复电荷。在存储单元没有被有效断开时，施加给基准位线(耦合到未选存储单元的位线)的电荷可能引起未选存储单元泄漏电荷。
步骤410，即对第二字线施加第二电压以在行中所选存储单元的电荷存储元件与第二位线之间提供基本上导电的通路可以：选择包括所选存储单元的行；选择耦合到该行的字线组的、还耦合到所选存储单元的字线；以及给字线施加电压，并对耦合到该字线的每一个存储单元施加栅极电压。栅极电压被设计来导通用于存储单元的存取晶体管，使得在存储单元的存储元件与耦合到该存储单元的位线之间形成导电通路。导电通路可以允许存储在存储元件中的电荷向位线放电，以比较信号位线和基准位线。
步骤410，即对第二字线施加第二电压以在行中所选存储单元的电荷存储元件与第二位线之间提供基本上导电的通路，可以包括步骤415，即选择耦合到该行的字线组以及从该字线组中选择第二字线。在许多实施例中，选择将被评值的存储单元的步骤可以包括：解码地址以确定包括所选存储单元的存储体；解码地址以确定包括所选存储单元的行；以及解码地址以确定耦合到包括所选存储单元的存储单元小组的位线。在确定与该组相关联的位线后，还可以对位线施加电压以使存储单元能被读出。
一些实施例对耦合到小组的位线以及基准位线进行预充电。例如，一些实施例存储近似为正或负VD/2以指示高或低位，这样信号位线可以被预充电到约VD/2以与存储元件中的电荷合并在一起，将信号位线提高到约VD，或者使信号位线下降为约VSS。所得到的信号位线上的电荷可以不是精确的VD或VSS，因为存在几个因素，例如存储元件的电荷泄漏、写电路中的容差、电路的限压器的容差、电阻(IR)损耗等。这样，步骤420，即比较第一位线的电荷水平与第二位线的电荷水平，可以被设计来顾及所得到的在信号位线上的电荷水平容差。
步骤420，即比较第一位线的电荷水平与第二位线的电荷水平，可以通过确定在一定电荷范围内传送的电荷以及将电荷放大到VD或VSS来顾及所得到的在信号位线上的电荷水平容差。实施例可以确定存储在所选存储单元的电容器上的电荷，以确定所选存储单元存储的是逻辑1还是逻辑0。例如，步骤420，即比较第一位线的电荷水平与第二位线的电荷水平可以包括步骤425，即将来自所选存储单元的电荷存储元件的、与第二位线上的预充电荷合并后的电荷与第一位线上的预充电荷进行比较。这些实施例可以存储正或负VD/2，这样只要有充足的正电荷或负电荷可用于读出，数据就可以被识别。此外，通过在基准位线上设置预充电荷以及在信号位线上设置的预充电荷，其中信号位线和基准位线物理上很接近，两条线之间的预充电荷信号的差别就可能是不明显的或者不可识别的。这样，在电荷与信号位线上的预充电荷合并之后，例如读出放大器的读出电路可以确定信号位线上的电荷是高于还是低于基准位线上的电荷。
确定信号位线上的电荷是高于还是低于基准位线上的电荷的操作，可以受到例如信号位线间的电容耦合之类的噪声的影响。当存储单元小组中物理上相邻的存储单元正在被读出时，信号位线可以由相邻的位线拉高或拉低，因此许多实施例增加位线间的距离并在不使用额外的半导体面积的情况下实现。这些实施例中的一些可以通过将相邻的位线置于不同的导电层中来增加相邻位线间的距离。例如，所选存储单元可以被耦合到例如第一金属层的第一导电层中的位线，而相邻的存储单元可以被耦合到例如第三金属层的第二导电层中的位线。
步骤425，即将来自所选存储单元的电荷存储元件的、与第二位线上的预充电荷合并后的电荷与第一位线上的预充电荷进行比较，可以包括步骤430，即通过对第二位线施加电压并对第一位线施加相应的电压来将电压回写到第二存储单元。步骤430，即通过对第二位线施加电压并对第一位线施加相应的电压来将电压回写到第二存储单元，可以包括：放大由所选存储单元的电容器的放电引起的信号位线和基准位线之间的电压差，以便于将从电容器读出的二进制信息存储在寄存器或输出缓存中；以及刷新所选存储单元。放大电压差的操作可以包括，基于对存储在所选存储单元中的电荷是正或负的确定来选择VD或VSS。在许多实施例中，包括所选存储单元的存储单元小组向位线放电，这样每一个存储单元的电路可以放大各自的电荷。
在存储单元已经被读出之后，刷新所选存储单元可以恢复表示存储单元的存储元件中二进制信息的电荷。在许多实施例中，在存储单元被读出后，存储在存储单元的电容器中的电荷可能基本上被耗尽了，这样刷新所选存储单元可以保持所选存储单元中的二进制信息。刷新所选存储单元的步骤可以包括对所选存储单元的位线施加从所选存储单元读出的被放大的电压差。刷新所选存储单元的步骤还可以包括在未选单元的位线上施加负的被放大的电压差。在未选单元的位线上施加负的被放大的电压差的操作，可以对耦合到未选存储单元的基准位线施加与用于刷新所选存储单元的电压相反的电压。
在放大信号位线上的电荷与基准位线上的电荷之间的差之后，实施例可以包括步骤440，即响应于所述比较输出所选择的电压。步骤440，即响应于所述比较输出所选择的电压，可以将例如VD或VSS的被放大的电压耦合到输出电路，以将信号作为数据提供给外部电路。许多实施例包括缓存或寄存器，以在读出另外的若干存储单元的同时存储数据。在一些实施例中，步骤440，即响应于所述比较输出所选择的电压，可以基本同时且独立地输出多于一个存储单元中的表示数据的电压。
在一些实施例中，在字线组分别包括两条、三条或四条位线时，选择耦合到字线组的一行存储单元中的存储单元的操作可以包括在一行中每隔一个或每隔三个或每隔四个来选择存储单元。此外，读出所选存储单元的操作可以包括读出多于一个的所选存储单元，或者读出一小组所选存储单元。在可替换实施例中，刷新所选存储单元的操作可以包括在未选单元的位线上施加负的被放大的电压差。
现在参照图5，示出了本发明的机器可读介质的实施例。机器可读介质包括以机器(例如计算机)可读形式提供(即存储和/或传输)信息的任何装置，这些信息当被机器执行时可以执行这里所描述的功能。例如，机器可读介质可以包括只读存储器(ROM)；随机存取存储器(RAM)；磁盘存储介质；光存储介质；闪存设备；电、光、声或其他形式的传播信号(例如，载波、红外信号、数字信号等)等等。取决于机器的设计，本发明的几个实施例可以包括多于一个的机器可读介质。
机器可读介质500可以包括指令，所述指令用于：510，即对第一字线施加第一电压，以在一行存储单元中未选存储单元的电荷存储元件与耦合到未选存储单元的第一位线之间保持基本上不导电的势垒；520，即对第二字线施加第二电压以在行中所选存储单元的电荷存储元件与第二位线之间提供基本上导电的通路；540，即比较第一位线的电荷水平与第二位线的电荷水平；以及560，即响应于所述比较输出所选的电压。510，即对第一字线施加第一电压，以在一行存储单元中未选存储单元的电荷存储元件与耦合到未选存储单元的第一位线之间保持基本上不导电的势垒，可以包括指令，所述指令用于通过对字线组的一条字线施加电压来在由字线组定义的行上选择存储单元小组。510，即对第一字线施加第一电压，以在一行存储单元中未选存储单元的电荷存储元件与耦合到未选存储单元的第一位线之间保持基本上不导电的势垒，可以防止由于存储体内的噪声和/或电压所导致的未选存储单元的电荷被释放掉或者限制放电的量。例如，通过对存取晶体管的栅极施加电压，以基本上防止在晶体管的沟道中、在存储单元和耦合到该存储单元的位线之间形成导电通路，可以防止或限制放电。
520，即对第二字线施加第二电压以在行中所选存储单元的电荷存储元件与第二位线之间提供基本上导电的通路，可以包括指令，用于通过提供通过存储单元的晶体管的沟道或衬底的导电通路来将存储单元的电容耦合到位线。许多实施例包括指令，用于解码地址以确定包括所选(一个或多个)存储单元的存储体、存储体的行以及小组，以在存储体之中选择字线组以及所述字线组内耦合到所选(一个或多个)存储单元的(一条或多条)字线。此外，耦合到包括所选(一个或多个)存储单元的(一个或多个)小组的位线，可以通过读出放大器预充电，以在所选(一个或多个)存储单元的评值期间使能存取晶体管并减少存储阵列所耗费的电流。
540，即比较第一位线的电荷水平与第二位线的电荷水平，可以包括指令，用于将耦合到未选存储单元的基准位线和耦合到所选存储单元的位线的电压引导到读出放大器中的比较器电路。可以指令比较器电路以比较与两条位线相关联的电荷差，以及选择电压来表示存储在所选存储单元中的数据。在一些实施例中，用于比较或操作比较器电路的指令可以包括：用于延迟电压的选择直到实现阈值电荷差的指令；或用于操作滞后电路以选择电压的指令。例如，比较器电路可以首先比较基准位线上的预充电荷与信号位线上的预充电荷之间的差别。基准位线和信号位线中的损耗之间的差别，以及来自存储阵列内的电容耦合或外围电路中的切换的噪声，可以导致信号位线和基准位线之间的差别在正和负之间变动或者导致指示错误的数据。在形成存储单元和信号位线之间的导电通路之后，存储单元的电荷可以缓慢地与信号位线上的预充电荷合并在一起，所以比较器可以接收一直变化的电荷差，直到来自存储单元的充足的电荷已经与信号位线上的电荷合并在一起。因此，用于延迟或用于操作滞后电路的指令，可以防止电压的选择直到读出足够的电荷差。
在响应于比较选择电压之后，实施例可以包括指令，用于将所选电压回写到所选存储单元上。将所选电压回写到所选存储单元上的步骤可以包括指令，用于用所选电压来对所选存储单元充电。在许多实施例中，读出放大器可以将所选电压施加给耦合到所选存储单元的信号位线，这样从所选存储单元释放的电荷被基本上相等的电荷所替代。在一些实施例中，用于回写所选电压的指令可以包括对耦合到未选存储单元的基准位线施加第二电压，有时是负的所选电压。
几个实施例包括用于响应于所述比较输出所选电压的指令，即560。560，即响应于所述比较输出所选电压可以包括指令，用于提供从耦合到所选(一个或多个)存储单元的一个或多个读出放大器到一个或多个输出端或(一个或多个)输出缓存的导电通路。输出缓存或寄存器可以便于在一个或多个处理中的突发读取，允许来自多次读取的数据被转送到请求设备，例如外围设备或处理器的核心。在一些实施例中，用于操作缓存或寄存器的指令还可以便于总线上的以时钟速度操作的处理，所述时钟速度低于访问存储单元所使用的时钟速度，或者所述指令可以便于可以以不同于访问存储单元所使用的时钟速度的时钟速度操作的请求设备的处理。
在可替换实施例中，用于延迟或用于操作滞后电路的指令可以激发输出电路，这样，540，即用于比较第一位线的电荷水平与第二位线的电荷水平的指令包括用于输出所选或被放大电压的指令。

Claims (30)

1.一种装置，包括：
一行存储单元，其包括第一存储单元和第二存储单元；
一组耦合到所述行的字线，包括一条字线，所述字线用于独立于所述第二存储单元来选择所述第一存储单元；以及
电路，用于响应于来自所述第一存储单元的电荷读出第一位线上的信号与耦合到所述第二存储单元的第二位线上的基准之间的差别。
2.如权利要求1所述的装置，其中，所述行包括耦合到不同导电层中的位线的相邻的存储单元。
3.如权利要求2所述的装置，其中，所述相邻的存储单元包括存储单元，所述存储单元耦合到第三金属层中的位线且与耦合到第一金属层中的位线的存储单元相邻。
4.如权利要求1所述的装置，其中，所述行包括多于一个的动态随机存取存储单元。
5.如权利要求1所述的装置，其中，所述行包括一行存储单元阵列，其中，每一行耦合到单独的一组字线，每一列耦合到单独的位线。
6.如权利要求1所述的装置，其中，所述一组字线包括两个特征尺寸的间距。
7.如权利要求1所述的装置，其中，所述一组字线包括：
第一字线，其耦合到两个四存储单元小组和一个八存储单元小组；以及
第二字线，其耦合到由所述一个八存储单元小组分隔开的两个八存储单元小组。
8.如权利要求1所述的装置，其中，所述一组字线包括由基本上不导电的层与第二字线分隔开的所述字线。
9.如权利要求1所述的装置，其中，所述一组字线包括金属层中的字线。
10.如权利要求1所述的装置，其中，所述一组字线包括所述第一存储单元和第二存储单元之间的垂直扭转。
11.如权利要求1所述的装置，其中，所述电路包括读出放大器，用于比较与所述第一位线上的电荷合并在一起的预充电荷以及所述第二位线上的预充电荷。
12.如权利要求1所述的装置，其中，所述电路包括用于基本上同时评值耦合到所述字线的相邻存储单元。
13.如权利要求1所述的装置，其中，所述电路包括定位为四分之一间距的读出放大器。
14.一种方法，包括：
对第一字线施加第一电压，以在以下两者之间保持基本上不导电的势垒，即一行存储单元中未选存储单元的电荷存储元件与耦合到所述未选存储单元的第一位线之间；
对第二字线施加第二电压，以在该行中所选存储单元的电荷存储元件与第二位线之间提供基本上导电的通路；以及
比较所述第一位线的电荷水平与所述第二位线的电荷水平。
15.如权利要求14所述的方法，还包括响应于所述比较输出所选择的电压。
16.如权利要求14所述的方法，其中，所述施加第一电压的步骤包括从耦合到存储单元的所述行的一组字线中选择耦合到所述未选存储单元的字线。
17.如权利要求14所述的方法，其中，所述施加第二电压的步骤包括：
选择耦合到所述行的一组字线；以及
从该组字线中选择所述第二字线。
18.如权利要求14所述的方法，其中，所述比较步骤包括将来自所选存储单元的电荷存储元件的、与第二位线上的预充电荷合并后的电荷与第一位线上的预充电荷进行比较。
19.如权利要求18所述的方法，其中，所述比较步骤包括通过对所述第二位线施加电压并对所述第一位线施加相应的电压来将电压回写到所述第二存储单元。
20.一种系统，包括：
核心；以及
存储设备，包括：
一行存储单元，其包括第一存储单元和第二存储单元；
一组耦合到所述行的字线，包括一条字线，用于独立于所述第二存储单元来选择所述第一存储单元；以及
电路，用于输出响应于来自所述第一存储单元的电荷的、第一位线上的信号与耦合到所述第二存储单元的第二位线上的基准之间的差别。
21.如权利要求20所述的系统，还包括：
存储控制器，其耦合到所述存储设备；以及
静态随机存取存储器，其耦合到所述存储控制器和存储设备，用于存储经常访问的数据。
22.如权利要求20所述的系统，其中，所述行包括耦合到不同导电层中的位线的相邻的存储单元。
23.如权利要求20所述的系统，其中，所述存储设备包括动态存取存储器，所述一组字线包括两个特征尺寸的间距。
24.如权利要求20所述的系统，其中，所述电路包括定位为四分之一间距的读出放大器。
25.一种系统，包括：
按列和行设置的动态随机存取存储单元体，包括：
具有可单独选择的存储单元小组的行；以及
一组耦合到所述行的字线，包括用于每一个可独立选择的小组的字线；以及
读出放大器，其耦合到所述行以读出可独立选择的小组，并输出对应于所述可独立选择小组的存储单元的电荷的电压；用于刷新所述体的电路；以及
耦合到所述体以从所述存储单元获得数据的电路。
26.如权利要求25所述的系统，其中，所述行包括耦合到不同导电层中的位线的相邻的存储单元。
27.如权利要求25所述的系统，其中，所述读出放大器包括用于读出所述存储单元的电路，所述读出的操作是通过比较耦合到所述可独立选择的小组的信号位线上的电荷水平与耦合到第二可独立选择的小组的位线上的电荷水平进行的。
28.一种包含指令的机器可读介质，当所述指令被机器执行时，使得所述机器执行如下操作，包括：
对第一字线施加第一电压，以在以下两者之间保持基本上不导电的势垒，即一行存储单元中未选存储单元的电荷存储元件与耦合到所述未选存储单元的第一位线之间；
对第二字线施加第二电压，以在该行中所选存储单元的电荷存储元件与第二位线之间提供基本上导电的通路；以及
比较所述第一位线的电荷水平与所述第二位线的电荷水平。
29.如权利要求28所述的机器可读介质，其中，所述施加第二电压的操作包括：
选择耦合到所述行的一组字线；以及
从该组字线中选择所述第二字线。
30.如权利要求28所述的机器可读介质，其中，所述比较操作包括通过对所述第二位线施加电压并对所述第一位线施加相应的电压来将电压回写到所述第二存储单元。
CNB028170679A 2001-08-28 2002-08-01 用于多字线访问的方法和访问器 Expired - Fee Related CN100433188C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/941,053 2001-08-28
US09/941,053 US6567329B2 (en) 2001-08-28 2001-08-28 Multiple word-line accessing and accessor

Publications (2)

Publication Number Publication Date
CN1599938A true CN1599938A (zh) 2005-03-23
CN100433188C CN100433188C (zh) 2008-11-12

Family

ID=25475850

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028170679A Expired - Fee Related CN100433188C (zh) 2001-08-28 2002-08-01 用于多字线访问的方法和访问器

Country Status (9)

Country Link
US (1) US6567329B2 (zh)
EP (1) EP1421589B1 (zh)
CN (1) CN100433188C (zh)
AT (1) ATE426899T1 (zh)
AU (1) AU2002332457A1 (zh)
BR (1) BR0212154A (zh)
DE (1) DE60231721D1 (zh)
TW (1) TW594749B (zh)
WO (1) WO2003021602A2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102156632A (zh) * 2011-04-06 2011-08-17 北京北大众志微系统科技有限责任公司 数据访问方法和装置
CN102360545A (zh) * 2010-12-05 2012-02-22 北京德锐磁星科技有限公司 磁性生物阵列芯片的寻址方法
CN107258000A (zh) * 2015-03-25 2017-10-17 英特尔公司 用于在存储器设备内执行数据操作的方法和装置
CN107293322A (zh) * 2010-02-07 2017-10-24 芝诺半导体有限公司 含导通浮体晶体管、并具有永久性和非永久性功能的半导体存储元件及操作方法
CN110729007A (zh) * 2018-07-16 2020-01-24 台湾积体电路制造股份有限公司 Sram电路及其操作方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3597185B2 (ja) * 2002-11-12 2004-12-02 沖電気工業株式会社 強誘電体メモリ
US7123500B2 (en) * 2003-12-30 2006-10-17 Intel Corporation 1P1N 2T gain cell
KR100558012B1 (ko) * 2004-07-16 2006-03-06 삼성전자주식회사 반도체 메모리 소자
US8006164B2 (en) 2006-09-29 2011-08-23 Intel Corporation Memory cell supply voltage control based on error detection
US7653846B2 (en) * 2006-12-28 2010-01-26 Intel Corporation Memory cell bit valve loss detection and restoration
US7652910B2 (en) 2007-06-30 2010-01-26 Intel Corporation Floating body memory array
KR20130057855A (ko) * 2011-11-24 2013-06-03 에스케이하이닉스 주식회사 반도체 메모리 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766659B2 (ja) 1986-01-30 1995-07-19 三菱電機株式会社 半導体記憶装置
JP2982905B2 (ja) 1989-10-02 1999-11-29 三菱電機株式会社 ダイナミック型半導体記憶装置
KR930001737B1 (ko) * 1989-12-29 1993-03-12 삼성전자 주식회사 반도체 메모리 어레이의 워드라인 배열방법
KR920010344B1 (ko) * 1989-12-29 1992-11-27 삼성전자주식회사 반도체 메모리 어레이의 구성방법
US5732010A (en) * 1992-09-22 1998-03-24 Kabushiki Kaisha Toshiba Dynamic random access memory device with the combined open/folded bit-line pair arrangement
US6043562A (en) 1996-01-26 2000-03-28 Micron Technology, Inc. Digit line architecture for dynamic memory
US6212597B1 (en) 1997-07-28 2001-04-03 Neonet Lllc Apparatus for and method of architecturally enhancing the performance of a multi-port internally cached (AMPIC) DRAM array and like
EP0924766B1 (de) 1997-12-17 2008-02-20 Qimonda AG Speicherzellenanordnung und Verfahren zu deren Herstellung
US6069815A (en) * 1997-12-18 2000-05-30 Siemens Aktiengesellschaft Semiconductor memory having hierarchical bit line and/or word line architecture
US6034879A (en) * 1998-02-19 2000-03-07 University Of Pittsburgh Twisted line techniques for multi-gigabit dynamic random access memories
FR2776819B1 (fr) 1998-03-26 2001-11-02 Sgs Thomson Microelectronics Dram a structure rapide
US6219294B1 (en) 2000-01-13 2001-04-17 Micron Technology, Inc. Multiplexed noisy-quiet power busing for improved area efficiencies and pause performance in DRAM memories
KR100383774B1 (ko) 2000-01-26 2003-05-12 삼성전자주식회사 공통 인터페이스 방식의 메모리 장치들을 구비한 시스템

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107293322A (zh) * 2010-02-07 2017-10-24 芝诺半导体有限公司 含导通浮体晶体管、并具有永久性和非永久性功能的半导体存储元件及操作方法
CN107293322B (zh) * 2010-02-07 2021-09-21 芝诺半导体有限公司 含导通浮体晶体管、并具有永久性和非永久性功能的半导体存储元件及操作方法
CN102360545A (zh) * 2010-12-05 2012-02-22 北京德锐磁星科技有限公司 磁性生物阵列芯片的寻址方法
CN102360545B (zh) * 2010-12-05 2015-06-17 北京德锐磁星科技有限公司 磁性生物阵列芯片的寻址方法
CN102156632A (zh) * 2011-04-06 2011-08-17 北京北大众志微系统科技有限责任公司 数据访问方法和装置
CN107258000A (zh) * 2015-03-25 2017-10-17 英特尔公司 用于在存储器设备内执行数据操作的方法和装置
CN107258000B (zh) * 2015-03-25 2021-12-03 英特尔公司 用于在存储器设备内执行数据操作的方法和装置
CN110729007A (zh) * 2018-07-16 2020-01-24 台湾积体电路制造股份有限公司 Sram电路及其操作方法
US11152057B2 (en) 2018-07-16 2021-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM memory
CN110729007B (zh) * 2018-07-16 2022-08-16 台湾积体电路制造股份有限公司 Sram电路及其操作方法

Also Published As

Publication number Publication date
ATE426899T1 (de) 2009-04-15
BR0212154A (pt) 2005-04-26
US20030043667A1 (en) 2003-03-06
WO2003021602A2 (en) 2003-03-13
CN100433188C (zh) 2008-11-12
TW594749B (en) 2004-06-21
AU2002332457A1 (en) 2003-03-18
US6567329B2 (en) 2003-05-20
WO2003021602A3 (en) 2003-12-11
DE60231721D1 (de) 2009-05-07
EP1421589B1 (en) 2009-03-25
EP1421589A2 (en) 2004-05-26

Similar Documents

Publication Publication Date Title
CN1283005C (zh) 半导体存储设备
JP4754050B2 (ja) １対のセルにデータを記憶するｄｒａｍ
EP0182353B1 (en) Random access memory device formed on a semiconductor substrate having an array of memory cells divided in sub-arrays
US6771531B2 (en) Memory device and memory system using same
KR920001074B1 (ko) 멀티레벨 축적구조를 사용하는 반도체 메모리
US6154387A (en) Semiconductor memory device utilizing a polarization state of a ferroelectric film
GB2184309A (en) Metal-oxide-semiconductor dynamic ram
CN1487527A (zh) 能够实现冗余单元阵列正确替换的半导体存储器
CN100433188C (zh) 用于多字线访问的方法和访问器
CN100380525C (zh) 用于位线预先充电的电路和方法
CN104505117A (zh) 一种动态存储器刷新方法与刷新控制器
TWI764344B (zh) 用來在記憶體模組中增加資料預取數量的裝置
JP2004510283A (ja) 不揮発性受動マトリックス装置および同装置の読み出し方法
CN101080820A (zh) 减少字线耦合噪声的置乱方法
CN1130624C (zh) 一种半导体存储器
US5289421A (en) Dynamic random access memory with low noise characteristics
US20220059151A1 (en) Apparatuses, systems, and methods for ferroelectric memory cell operations
KR100316241B1 (ko) 비휘발성 강유전체 메모리
CN1333563A (zh) 半导体存储装置的驱动方法
CN1047249C (zh) 半导体存储器
CN1479923A (zh) 存储设备及其操作方法
CN116206649B (zh) 动态存储器及其读写方法、存储装置
CN111292782B (zh) 非易失性随机存取存储器及存取方法
CN203325471U (zh) 存储器
CN1171238C (zh) 具有减小充电电流的存储器阵列

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081112

Termination date: 20100801