TWI764344B - 用來在記憶體模組中增加資料預取數量的裝置 - Google Patents

用來在記憶體模組中增加資料預取數量的裝置

Info

Publication number
TWI764344B
TWI764344B TW109137468A TW109137468A TWI764344B TW I764344 B TWI764344 B TW I764344B TW 109137468 A TW109137468 A TW 109137468A TW 109137468 A TW109137468 A TW 109137468A TW I764344 B TWI764344 B TW I764344B
Authority
TW
Taiwan
Prior art keywords
memory
bit line
lines
chip
cell array
Prior art date
Application number
TW109137468A
Other languages
English (en)
Other versions
TW202121408A (zh
Inventor
王智彬
王明弘
丁達剛
Original Assignee
補丁科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 補丁科技股份有限公司 filed Critical 補丁科技股份有限公司
Publication of TW202121408A publication Critical patent/TW202121408A/zh
Application granted granted Critical
Publication of TWI764344B publication Critical patent/TWI764344B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/107—Serial-parallel conversion of data or prefetch
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/108—Wide data ports

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種用來在記憶體模組中增加預取存取資料量的裝置，該記憶體裝置中所包含的記憶體晶片包含記憶細胞陣列、多個位元線及多個字線、多個位元線感測放大器（簡稱BLSA）、以及多個主資料線。該記憶細胞陣列可儲存資料，而該多個位元線及該多個字線可進行該記憶細胞陣列的存取控制。該多個BLSA可分別感測並放大來自對應記憶細胞的多個位元線訊號。該多個主資料線可透過該記憶體晶片上的該多個BLSA的行選擇線的選擇將該放大後之訊號即直接輸出至另一或第二半導體晶片，從而增加預取存取資料量，以供進行該記憶體模組進一步的資料處理及使用。

Description

用來在記憶體模組中增加資料預取數量的裝置
本發明是關於記憶體裝置（apparatus）及對此記憶體裝置之管理，尤指一種藉助於該記憶體裝置中的局部記憶體架構，用來在此記憶體模組中增加預取（prefetch）存取資料量的裝置及對此記憶體裝置之管理。
依據相關技術，在固定記憶容量下，減小記憶體諸如動態隨機存取記憶體（Dynamic Random Access Memory, DRAM）之晶片面積是一個重要考量。但為了達到高頻寬存取的目標，會需要增加動態隨機存取記憶體的預取數量。然而，通常在資料預取數量與晶片面積之間會需要作取捨，而在不大幅增加晶片面積的情況下，動態隨機存取記憶體晶片的傳統細胞陣列（cell array）架構會對於預取數量造成限制無法進一步增加。因此，需要一種新穎的記憶體細胞陣列架構以在保持最小晶片面積的前提下解決上述問題。
因此，本發明目的之一在於提供一種實現在一記憶體（例如動態隨機存取記憶體等）模組中來增加資料預取（prefetch）數量的裝置，以解決上述問題。
本發明至少一實施例提供一種用來在一記憶體模組中增加資料預取數量的裝置。該裝置包含位於該記憶體模組中的一記憶體晶片，而該記憶體晶片包含一記憶細胞（cell）陣列、分別耦接至該記憶細胞陣列的複數個位元線（bit line）與複數個字線（word line）、分別透過該複數個位元線耦接至該記憶細胞陣列的複數個位元線感測放大器（bit-line sense amplifier, BLSA）、以及耦接至該複數個位元線感測放大器的複數個主資料線（main data line），其中該記憶細胞陣列可包含複數個記憶細胞。該記憶細胞陣列可用來儲存資料，而該複數個位元線以及該複數個字線可用來進行該記憶細胞陣列的存取控制。另外，該複數個位元線感測放大器可分別用來感測並放大來自該複數個記憶細胞的複數個位元線訊號。此外，該複數個主資料線可用來自該記憶體晶片輸出該複數個放大後之訊號，例如透過該複數個位元線感測放大器的複數個行選擇線（column select lines）的選擇，輸出至一個第二半導體晶片，以供進行該記憶體模組的進一步處理的使用。依據某些實施例，該複數個主資料線可用來將位元線感測放大器放大並且接著鎖存（latch）或儲存在該複數個位元線感測放大器的資料直接輸出至一個第二（secondary）半導體晶片。
本發明的裝置能確保該記憶體模組能在各種情況下妥善地運作，並且能提供該記憶體模組大資料量的預取存取。另外，依據本發明實施的記憶體模組能在保持最小晶片面積並維持合理的內部存取週期時間的情況下增加預取數量，以達到高頻寬存取。因此，本發明的動態隨機存取記憶體晶片架構能在不增加晶片大小成本（die size penalty）的情況下增加資料預取量以及高頻寬資料存取。相較於相關技術，本發明的裝置能有效提升整體記憶體模組效能。
第1圖為依據本發明一實施例之用來在一記憶體（例如動態隨機存取記憶體等）模組中增加資料預取（prefetch）數量的裝置，其中該裝置可包含記憶體模組100的至少一部分（例如一部分或全部）。例如，該裝置可包含記憶體模組100的局部記憶體架構。又例如，該裝置可包含該局部記憶體架構以及相關控制機制。再舉一例，該裝置可包含整個記憶體模組100。
如第1圖所示，記憶體模組100可包含一記憶體晶片101以及一個第二（secondary）半導體晶片102，而記憶體晶片101可包含一字線（word line, WL）解碼器110、包含有複數個記憶細胞諸如(M * N)個記憶細胞（例如M及N可分別代表正整數）的記憶細胞陣列120、以及分別耦接致記憶細胞陣列120的複數個位元線（bit line, BL）及複數個字線（諸如耦接至該(M * N)個記憶細胞的N個位元線{BL(1), BL(2), …, BL(N)}及M個字線{WL(1), WL(2), …, WL(M)}），但本發明不限於此。依據某些實施例，除了字線驅動器，字線解碼器110（至少部分）可被實施在另一第二半導體晶片102中。例如，字線解碼器110的字線解碼器前端級（pre-stage）可被實施在另一第二半導體晶片102，而字線解碼器110的字線解碼器末端級（end-stage）可被實施在記憶體晶片101上。
記憶體晶片101可另包含分別透過該複數個位元線耦接至記憶細胞陣列120的複數個位元線感測放大器（bit-line sense amplifier, BLSA）諸如頁面緩衝器130的N個位元線感測放大器、以及耦接至該複數個位元線感測放大器的複數個主資料線{MDQ}諸如與頁面緩衝器130的該N個位元線感測放大器耦接的N個主資料線{MDQ(1), MDQ(2), …, MDQ(N)}，其中複數個主資料線{MDQ}諸如N個主資料線{MDQ(1), MDQ(2), …, MDQ(N)}可充當記憶體晶片101的一晶片對外（off-chip）資料介面（諸如將資料從晶片101傳送出去的資料介面）。例如，第二半導體晶片102可透過直接面對面附著（direct face-to-face attachment）電性連接至記憶體晶片101，但本發明不限於此。另外，第二半導體晶片102可包含一存取相關周邊電路150，而存取相關周邊電路150可包含一存取電路152。例如，第二半導體晶片102可包含位於存取電路152內的複數個次級放大器，諸如耦接至N個主資料線{MDQ(1), MDQ(2), …, MDQ(N)}的N個主資料線感測放大器{MDQSA}。
記憶細胞陣列120可用來為一主機系統（未顯示）儲存資料，以及記憶體模組100可被安裝在該主機系統內。該主機系統的例子可包含（但不限於）多功能行動電話、平板電腦、以及個人電腦諸如桌上型電腦及膝上型電腦。該複數個位元線諸如N個位元線{BL(1), BL(2), …, BL(N)}以及該複數個字線諸如M個字線{WL(1), WL(2), …, WL(M)}可用來進行記憶細胞陣列120的存取控制。依據本實施例，該複數個位元線感測放大器諸如頁面緩衝器130的該N個位元線感測放大器可用來感測來自該複數個記憶細胞諸如該(M * N)個記憶細胞的複數個位元線訊號，並且將該複數個位元線訊號分別轉換為複數個放大後訊號。複數個主資料線{MDQ}諸如N個主資料線{MDQ(1), MDQ(2), …, MDQ(N)}可用來將該複數個放大後訊號直接輸出（例如透過在記憶體晶片101上的該複數個位元線感測放大器的行選擇線（column select line, CSL）的選擇）至第二半導體晶片102，以供進行記憶體模組100的進一步處理，從而增加資料預取數量，這將會以某些例子來解釋以便於理解。另外，該複數個次級放大器諸如N個主資料線感測放大器{MDQSA}可分別用來進一步放大在複數個主資料線{MDQ}上的複數個訊號。例如，複數個主資料線{MDQ}的任一主資料線MDQ，諸如N個主資料線{MDQ(1), MDQ(2), …, MDQ(N)}的一主資料線MDQ(n)（例如索引「n」可代表落在區間[0, N]內的整數），可透過在記憶體晶片101上的某個位元線感測放大器的某個行選擇線的選擇將該複數個放大後訊號中之一對應的放大後訊號輸出至第二半導體晶片102，以供被第二半導體晶片102上的複數個次級放大器中之一對應的次級放大器（例如在N個主資料線感測放大器{MDQSA}中與主資料線MDQ(n)對應的第n個主資料線感測放大器MDQSA）放大以供進一步使用。
針對記憶細胞陣列120的存取控制的某些實施細節說明如下。依據某些實施例，字線解碼器110可對其存取控制訊號（例如列選擇（row select）訊號）解碼以判斷是否選擇（例如激活（activate））對應於字線WL(m)（例如索引「m」可代表落在區間[0, M]內的整數）的一列（row）記憶細胞，其中字線解碼器110可針對記憶細胞陣列120的存取控制扮演一列解碼器（row decoder）的角色。記憶體晶片101可另包含一行選擇線（column select line, CSL）解碼器（未顯示於第1圖），而該行選擇線解碼器可對其存取控制訊號（例如行選擇訊號）解碼以判斷是否選擇（例如激活）與字線WL(m)對應的該列記憶細胞的至少一部分（例如一部分或全部），以供輸出儲存在這列記憶細胞中之上述至少一部分內的一組位元資訊，其中該行選擇線解碼器針對記憶細胞陣列120的存取控制扮演一行解碼器（column decoder）的角色。
針對第1圖所示之架構，該裝置可包含位於記憶體模組100內的記憶體晶片101，但本發明不限於此。例如，該裝置可另包含第二半導體晶片102。依據某些實施例，除了記憶體晶片101，記憶體模組100可包含第二半導體晶片102的至少一部分（例如一部分或全部）。例如，於記憶體模組100外部之具備任何功能性的一或多個電路可被整合至第二半導體晶片102中。
依據某些實施例，第1圖所示之架構可予以變化。例如，記憶細胞陣列120可依據一預定位元線長度被分成複數個細胞陣列（cell array, CA）分區（section），以提升預取存取速度，並且該複數個位元線感測放大器（例如在頁面緩衝器130中之該N個位元線感測放大器）可相對應地被分成耦接至該複數個細胞陣列分區的複數個位元線感測放大器分區，以供進行相關感測運作，但本發明不限於此。
第2圖為依據本發明一實施例繪示之第1圖所示之記憶體模組的某些細胞陣列分區以及某些位元線感測放大器分區（在第2圖中分別標示為「CA分區」及「BLSA分區」以求簡明）。第2圖所示之架構內的細胞陣列分區以及位元線感測放大器分區可分別作為上述之該複數個細胞陣列分區以及該複數個位元線感測放大器分區的例子，並且載有（carry）KROW 位元的KROW 位元列選擇訊號以及載有KCOL 位元的KCOL 位元行選擇訊號可分別被輸入至字線解碼器110以及該行選擇線解碼器（在第2圖中分別標示為「WL-Dec」以及「CSL-Dec」以求簡明），並且可分別作為字線解碼器110以及該行選擇線解碼器的存取控制訊號的例子，其中在這個架構中每個位元線感測放大器分區可有N0個位元線感測放大器（例如N0可代表一正整數）而每個細胞陣列分區可有M0個字線（例如M0可代表一正整數），而在第2圖中標示為「每個BLSA分區有N0個BLSA」以及「每個CA分區有M0個WL」。為便於理解，這個架構的多個字線以及多個位元線（例如多個位元線對（BL pair））可由不同方向（諸如x-y-z座標系統中的x方向以及y方向）耦接至記憶細胞陣列120（例如該多個細胞陣列分區），並且複數個主資料線{MDQ}可耦接至第二半導體晶片102，例如由記憶體晶片101的晶片表面的法線方向（normal direction）諸如x-y-z座標系統中的z方向，但本發明不限於此。另外，該多個細胞陣列分區中之任兩者可互相相同或相似，而該多個位元線感測放大器分區中之任兩者可互相相同或相似。例如，該多個細胞陣列分區中之在y方向上的任一細胞陣列分區的大小可等於該預定位元線長度、或是等於該預定位元線長度加或減一預定偏移量，但本發明不限於此。
在第2圖所示之架構中之該多個細胞陣列分區以及該多個位元線感測放大器分區並且連同其字線、位元線對、行選擇線等的電路布局可被最佳化以達到極為緊密，以在受限的內部空間內最大化記憶體晶片101的空間利用，其中該受限的內部空間可依據針對記憶體晶片101之每個裸晶內的預訂晶片面積以及每個裸晶內的預定層數來決定。相較於傳統細胞陣列架構具有多種類型的傳輸線而佔用了其內部空間，本發明的細胞陣列架構（例如第1圖所示之架構、第2圖所示之架構等）能為各種類型的傳輸線（例如字線、位元線、主資料線等）提供足夠的空間而不會為了某些設計規則而做出犧牲，因此能避免各種問題，諸如在增加該各種類型的傳輸線中的一種類型的線數量與增加該各種類型的傳輸線中的另一種類型的線數量之間的取捨、在增加該各種類型的傳輸線中的某種類型（例如複數個主資料線{MDQ}）的線數量與限制晶片面積之間的取捨等。
如上所述，複數個主資料線{MDQ}諸如N個主資料線{MDQ(1), MDQ(2), …, MDQ(N)}可用來直接地自記憶體晶片101輸出該複數個放大後訊號至第二半導體晶片102，以供進行記憶體模組100的進一步處理，從而增加資料預取數量，例如增強（例如增加）預取存取寬度，尤其是預取數量諸如複數個主資料線{MDQ}的資料線數量CNTMDQ（例如複數個主資料線{MDQ}中之資料線的數量）。
第3圖為依據本發明一實施例繪示之第1圖所示之記憶體模組100的一記憶細胞（例如以動態隨機存取記憶體的形式）。這個記憶細胞可作為記憶細胞陣列120中之該複數個記憶細胞的任一記憶細胞（例如每一記憶細胞）的例子。如第3圖所示，該記憶細胞可包含耦接至該複數個字線中之某個字線（例如字線WL(m)）以及該複數個位元線中之某個位元線（例如位元線BL(n)）的開關（例如一電晶體諸如一金屬氧化物半導體場效電晶體（Metal Oxide Semiconductor Field Effect Transistor, MOSFET）），並且包含一電容器Cap。電容器Cap可用來儲存電荷，而該電荷的不同狀態可指出一位元的資訊（例如0或1），但本發明不限於此。為簡明起見，在此實施例中之與前述實施例類似之說明在此不重複贅述。
依據某些實施例，該複數個位元線感測放大器的任一位元線感測放大器（例如每一位元線感測放大器）的至少一開關（例如至少一金屬氧化物半導體場效電晶體）可依據由耦接致這個位元線感測放大器的至少一行選擇線傳送的至少一選擇訊號來運作，其中複數個主資料線{MDQ}的至少一主資料線MDQ可耦接致這個位元線感測放大器的上述至少一開關，以供直接自記憶體晶片101上的這個位元線感測放大器直接輸出該複數個放大後訊號中之至少一放大後訊號至第二半導體晶片102。例如，上述至少一開關可包含一組開關（例如兩個金屬氧化物半導體場效電晶體），並且上述至少一主資料線可包含一組主資料線（例如複數個主資料線{MDQ}中之兩者）。另外，該組主資料線可耦接至該組開關，以供自記憶體晶片101上的這個位元線感測放大器分別直接輸出該複數個放大後訊號中之一組放大後訊號至第二半導體晶片102，但本發明不限於此。例如，該組主資料線可用來直接輸出一組資料至第二半導體晶片102，其中該組資料是由這個位元線感測放大器自至少一位元線感測並放大，並且接著鎖存或儲存在位於記憶體晶片101之相同的位元線感測放大器中。
第4圖為依據本發明一實施例繪示之第1圖所示之記憶體模組100的一位元線感測放大器。這個位元線感測放大器可作為該複數個位元線感測放大器的上述任一位元線感測放大器的例子。如第4圖所示，該位元線感測放大器可包含互相耦接的兩個反向器（inverter），並且包含耦接至該兩個反向器的兩個開關（例如兩個金屬氧化物半導體場效電晶體）。尤其，該兩個開關可耦接至該複數個位元線的兩個位元線（標示為「BL」以及「BLb」以便於理解）以及複數個主資料線{MDQ}的兩個主資料線（標示為「MDQ」以及「MDQb」以便於理解）。例如，該兩個開關中的第一開關可耦接於該兩個位元線中的第一位元線（例如BL）與該兩個主資料線中的第一主資料線（例如MDQ）之間，而該兩個開關中的第二開關可耦接於該兩個位元線中的第二位元線（例如BLb）與該兩個主資料線中的第二主資料線（例如MDQb）之間，其中該兩個位元線諸如BL及BLb可分別耦接至不同細胞陣列分區（例如與包含有這個位元線感測放大器的某個位元線感測放大器分區相鄰的兩個細胞陣列分區）的不同記憶細胞，並且可作為上述之該多個位元線對的任一位元線對的例子。上述反向器中的每一反向器可在一組驅動訊號諸如兩個驅動訊號ACT及LSLN之間被驅動，而該兩個開關可耦接至該多個行選擇線的至少一行選擇線（標示為「CSL」以求簡明）以在該行選擇線解碼器的存取控制訊號（例如該KCOL 位元行選擇訊號）的控制下運作。
該位元線感測放大器可依據兩個驅動訊號ACT及LSLN來運作，以分別在不同讀取階段中取得各自的位元資訊諸如BL及BLb的位元資訊，其中記憶體模組100（例如記憶體晶片101）可依據自線解碼器110及該行選擇線解碼器的存取控制訊號選擇該複數個記憶細胞中的任一者，以作為兩個被選擇的記憶細胞中的其中一者。例如，在這些讀取階段中的第一讀取階段中，該位元線感測放大器可透過該第一位元線諸如BL取得這兩個記憶細胞的一第一記憶細胞的位元資訊，尤其，可放大載有該第一記憶細胞的位元資訊的第一訊號，以透過主資料線對（main data line pair）諸如MDQ／MDQb輸出該第一記憶細胞的位元資訊。又例如，在這些讀取階段的第二讀取階段中，該位元線感測放大器可透過該第二位元線諸如BLb取得這兩個記憶細胞的一第二記憶細胞的位元資訊，尤其，可放大載有該第二記憶細胞的位元資訊的第二訊號，以透過相同的主資料線對MDQ／MDQb輸出該第二記憶細胞的位元資訊。依據某些觀點，該第一記憶細胞、該第一位元線諸如BL、該第一主資料線諸如MDQ等的角色以及該第二記憶細胞、該第二位元線諸如BLb、該第二主資料線MDQb等的角色可互換，因此第一系列的符號BL、MDQ等與第二系列的符號BLb、MDQb可視為在需要時是可互換的。依據某些實施例，複數個主資料線{MDQ}的訊號傳輸可用單端（single-ended）傳輸的方式來實施，而主資料線對MDQ／MDQb可用一單端主資料線來取代。
為便於理解，第4圖所示之位元線感測放大器的某些相關訊號的例子可由第5圖所示來說明，但本發明不限於此。在這些讀取階段的任一讀取階段的期間（例如第一及第二讀取階段的任一者），兩個驅動訊號ACT及LSLN可在一等化驅動階段中原來具有相同的電壓位準諸如等化（equalization）電壓位準Veq，並且可在一分離（split）驅動階段中分離成兩個不同的電壓位準。因應兩個驅動訊號ACT及LSLN在該等化驅動階段與該分離驅動階段之間的的轉變，該位元線感測放大器可放大該兩個位元線諸如BL及BLb之間的小差動訊號（例如小訊號Sig）以產生一放大後差動訊號（例如小訊號Sig的放大後訊號），其被儲存／鎖存在該位元線感測放大器的多個閉耦接（close-coupled）反向器中。如第5圖的上半部所示，這兩個曲線可指出自該小差動訊號至該放大後差動訊號的轉換。例如，上述任一讀取階段可代表該第一讀取階段。在此情況中，這兩個曲線中之上方曲線以及下方曲線可分別代表在第一位元線諸如BL上的訊號以及在第二位元線諸如BLb上的訊號，而當該位元線感測放大器被用來輸出該第一記憶細胞的位元資訊時，該放大後差動訊號（其已自該小差動訊號被放大並且儲存／鎖存在該多個閉耦接反向器中，並且透過該行選擇線的選擇被輸出至主資料線對MDQ／MDQb）可載有該第一記憶細胞的位元資訊。又例如，上述任一讀取階段可代表該第二讀取階段。在此情況中，這兩個曲線的上方曲線及下方曲線可分別代表在第二位元線諸如BLb上的訊號以及在第一位元線諸如BL上的訊號，而當該位元線感測放大器被用來輸出該第二記憶細胞的位元資訊時，該放大後差動訊號（其已自該小差動訊號被放大並且儲存／鎖存在該多個閉耦接反向器中，並且透過該行選擇線的選擇被輸出至主資料線對MDQ／MDQb）可載有該第二記憶細胞的位元資訊。
針對該複數個位元線感測放大器中之上述任一位元線感測放大器的某些實施細節（例如第4圖所示之位元線感測放大器）可說明如下。依據某些實施例，這個位元線感測放大器可將一感測訊號（例如該小訊號Sig）驅動回該複數個記憶細胞中之一對應的記憶細胞（諸如兩個被選擇的記憶細胞中的第一及第二記憶細胞中之任一者），並且可透過被選擇的行選擇線將該感測訊號（尤其是小訊號Sig的放大後訊號）驅動至某個主資料線MDQ，例如在與這個位元線感測放大器的某個開關（例如該兩個開關中之第一及第二開關中之一對應的開關）耦接的某個行選擇線上的某個選擇訊號的控制下，其中主資料線MDQ可被視為：在位元線感測放大器對外（off-BLSA）的一側上，連接至由行選擇線所控制的這個開關的資料線。為簡明起見，這些實施例中與前述實施例類似之說明在此不重複贅述。
依據某些實施例，第2圖所示之架構的四個細胞陣列分區之各自的記憶細胞數量可為相同的值諸如一預定值，以符合一或多個設計規則，其中該四個細胞陣列分區的最上方細胞陣列分區以及最下方細胞陣列分區可等於該預定值的一半。例如，該四個細胞陣列分區的每一者可包含(2 * 1024)個記憶細胞，該最上方細胞陣列分區及該最下方細胞陣列分區的每一者可包含(1 * 1024)個有效記憶細胞，而其他細胞陣列分區的全部記憶細胞可為有效記憶細胞，但本發明不限於此。在某些例子中，該四個細胞陣列分區之各自的記憶細胞數量可予以變化，而該四個細胞陣列分區的該最上方細胞陣列分區及該最下方細胞陣列分區之各自的有效記憶細胞數量可相對應地變化。依據某些實施例，細胞陣列分區的數量可予以變化，而位元線感測放大器分區的數量可相對應地變化。
依據某些實施例，第二半導體晶片102可被實施為記憶體晶片101的一周邊裸晶，尤其可包含任意其他類型的電路模組而不需要限於僅進行與記憶體晶片101相關的運作。另外，複數個主資料線{MDQ}諸如N個主資料線{MDQ(1), MDQ(2), …, MDQ(N)}可充當記憶體晶片101的該晶片對外資料介面，其中複數個主資料線{MDQ}的任一主資料線MDQ可被連接至由一單一行選擇線或是位於記憶細胞陣列120中之不同位置或不同細胞陣列分區的多個行選擇線所控制的一或多個開關，以自記憶細胞陣列120獲得（例如取得）預取資料的各種數量。為簡明起見，於這些實施例中之與前述實施例類似之說明在此不重複贅述。
依據某些實施例，第二半導體晶片102可透過直接面對面附著方法與記憶體晶片101整合在一起。在複數個主資料線{MDQ}上的訊號於自記憶體晶片101存取資料時必須被進一步放大的情況下，用於複數個主資料線{MDQ}的感測放大器（諸如耦接至N個主資料線{MDQ(1), MDQ(2), …, MDQ(N)}的N個主資料線感測放大器{MDQSA}）可被設置在第二半導體晶片102上。為簡明起見，這些實施例中之與前述實施例類似之說明在此不重複贅述。
第6圖為依據本發明一實施例繪示之用來在一記憶體模組諸如第1圖所示之記憶體模組中增加資料預取數量的方法的三維（three-dimensional, 3D）主資料線控制方案（標示為「3D Mdq」以求簡明），其中二維（two-dimensional, 2D）主資料線控制方案（標示為「2D Mdq」以求簡明）可被繪示以便於理解，但本發明不限於此。針對如第6圖的右半部所示之3D主資料線控制方案的細胞陣列分區（標示為「CA分區」以求簡明）、帶有行選擇線（標示為「CSL」以求簡明）的位元線感測放大器（標示為「帶有CSL的BLSA」以求簡明以求簡明）、主資料線{Mdq}等可分別作為在以上實施例中之一或多者中之該多個細胞陣列分區、由該多個行選擇線控制的該多個位元線感測放大器、複數個主資料線{MDQ}等。
如第6圖的左半部所示，在該二維主資料線控制方案的五個例子的每一者中實施了相同數量的有效記憶細胞的情況下，在該五個例子中的第一至第五例子（由左至右）之各自的細胞陣列分區數量（標示為「分區#」以求簡明）可分別等於(12 + 1)、((6 + 1) * 2)、((6 + 0.5) * 2)、((3 + 1) * 4)、及((3 + 0.5) * 4)，而當使用在該五個例子中的第一例子的總頻寬作為一參考值諸如一個單位的頻寬（標示為「1x BW」以求簡明）以用於該五個例子之間的比較時，該第二及第三例子的每一者的總頻寬可等於兩個單位的頻寬（標示為「2x BW」以求簡明），而第四及第五例子的每一者的總頻寬可等於四個單位的頻寬（標示為「4x BW」以求簡明）。如第6圖的右半部所示，在該三維主資料線控制方案的三個例子中之第一至第三例子（由左至右）的每一者中實施了與上述五個例子的每一者相同數量的有效記憶細胞的情況下，該三個例子的每一者的細胞陣列分區數量（標示為「分區#」以求簡明）可等於(12 + 1)，而當使用在該三個例子中的第一例子的總頻寬作為一參考值諸如一個單位的頻寬（標示為「1x BW」以求簡明）以用於該三個例子之間的比較時，該第二例子的總頻寬可等於兩個單位的頻寬（標示為「2x BW」以求簡明），而第三例子的總頻寬可等於四個單位的頻寬（標示為「4x BW」以求簡明）。
由於N個主資料線感測放大器{MDQSA}可被實施在第二半導體晶片102上，且由於第二半導體晶片102可透過上述直接面對面附著電性連接至記憶體晶片101，主資料線{Mdq}可垂直並直接地連接至第二半導體晶片102（例如一邏輯晶片），而在記憶體晶片101上不實施任何主資料線感測放大器MdqSA（例如該二維主資料線控制方案的多個主資料線感測放大器{MdqSA}的任一者）。尤其，當需要十，資料線數量CNTMDQ（例如在主資料線{Mdq}中的資料線數量）可被進一步增加，以增加總預取數量。如此一來，總頻寬能在不增加細胞陣列分區數量的情況下被增加。因此，本發明的裝置能確實地在沒有副作用或較不會帶來副作用的情況下增強整體效能。
第7圖為依據本發明一實施例繪示之第6圖所示之三維主資料線控制方案的某些實施細節。依據該三維主資料線控制方案來實施的記憶體模組700可包含一記憶體晶片701以及一第二半導體晶片702，其中記憶體模組700、記憶體晶片701及第二半導體晶片702可分別作為記憶體模組100、記憶體晶片101及第二半導體晶片102的例子。記憶體晶片701的記憶細胞陣列可包含分別對應四個細胞陣列分區（在第7圖中標示為「CA陣列」以求簡明）的四組子陣列，而該四組子陣列可分別透過四組傳輸線耦接至一第二半導體晶片702。例如，該四組傳輸線的每一組可包含一組主資料線（標示維「Mdq」以求簡明）以及一組其他傳輸線諸如指令（command）、位址（address）及直流（direct current, DC）電源線（標示為「C/A/DC」以求簡明）。另外，第二半導體晶片702可包含分別透過四組主資料線{Mdq}耦接至該四組子陣列的四組主資料線感測放大器{MdqSA}。記憶體模組700可透過複數個外部資料線以及複數個外部指令／位址（Cmd/Addr）線（分別標示為「DQ」及「Cmd/Addr」以便於理解）耦接至該主機系統。為簡明起見，於本實施例中之與前述實施例類似之說明在此不重複贅述。
第8圖為依據本發明另一實施例之用來在一記憶體（例如動態隨機存取記憶體等）模組800中增加資料預取數量的裝置的示意圖，其中該裝置可包含記憶體模組800的至少一部分（例如一部分或全部）。如第8圖所示，記憶體模組800可包含一字線解碼器810，而字線解碼器810可包含一字線解碼器前端級811以及一字線解碼器末端級812（分別標示為「WL-Dec前端級」及「WL-Dec末端級」以求簡明），尤其，字線解碼器末端級812可包含複數個字線驅動器812D以用於驅動該複數個字線諸如M個字線{WL(1), WL(2), …, WL(M)}。字線解碼器前端級811以及字線解碼器末端級812可分別作為上述之該字線解碼器前端級以及該字線解碼器末端級的例子。相較於第1圖所示之架構，字線解碼器810的多個部分於本實施例中是被分別實施在不同的晶片。因應架構上的變化，某些編號也相對應地改變。例如，上述記憶體晶片101、第二半導體晶片102、及存取相關周邊電路150在本實施例中分別以記憶體晶片801、第二半導體晶片802、及存取相關周邊電路850取代。為簡明起見，於本實施例中之與前述實施例類似之說明在此不重複贅述。
為便於理解，在上述實施例中之一或多者中的記憶細胞陣列120的該多個記憶細胞可用動態隨機存取記憶體細胞的方式來實施，但本發明不限於此。依據某些實施例，記憶細胞陣列120的該多個記憶細胞可用各種類型的記憶細胞中的任一種類型的方式來實施，諸如磁阻式隨機存取記憶體（Magnetoresistive Random Access Memory, MRAM）細胞、電阻式隨機記憶體（Resistive Random Access Memory, RRAM）細胞、相變化隨機記憶體（Phase-Change Random Access Memory, PCRAM）細胞、靜態隨機存取記憶體（Static Random Access Memory, SRAM）細胞等。為簡明起見，於這些實施例中之與前述實施例類似之說明在此不重複贅述。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:記憶體模組 101:記憶體晶片 102:第二半導體晶片 110:字線解碼器 120:記憶細胞陣列 130:頁面緩衝器 150:存取相關周邊電路 152:存取電路 WL(1),WL(2)~WL(M):字線 BL(1),BL(2)~BL(N):位元線 MDQ(1),MDQ(2)~MDQ(N):主資料線 MDQSA:主資料線感測放大器 Cap:電容器 WL:字線 BL,BLb:位元線 MDQ,MDQb:主資料線 CSL:行選擇線 ACT,LSLN:驅動訊號 Veq:電壓位準 Sig:小訊號 MdqSA:主資料線感測放大器 700:記憶體模組 701:記憶體晶片 702:第二半導體晶片 800:記憶體模組 801:記憶體晶片 802:第二半導體晶片 810:字線解碼器 811:字線解碼器前端級 812:字線解碼器末端級 812D:字線驅動器 850:存取相關周邊電路
第1圖為依據本發明一實施例用來在一記憶體模組中增加資料預取數量的裝置。 第2圖為依據本發明一實施例繪示之第1圖所示之記憶體模組的某些細胞陣列分區以及某些位元線感測放大器分區。 第3圖為依據本發明一實施例繪示之第1圖所示之記憶體模組的一記憶細胞。 第4圖為依據本發明一實施例繪示之第1圖所示之記憶體模組的一位元線感測放大器。 第5圖為依據本發明一實施例繪示之第4圖所示之位元線感測放大器的某些相關訊號。 第6圖為依據本發明一實施例繪示之用來在一記憶體模組諸如第1圖所示之記憶體模組中為增加資料預取數量的方法的三維主資料線控制方案，其中二維主資料線控制方案被對比繪示以便於理解。 第7圖為依據本發明一實施例繪示之第6圖所示之三維主資料線控制方案的某些實施細節。 第8圖為依據本發明另一實施例之用來在一記憶體模組中增加資料預取數量的裝置的示意圖。
100:記憶體模組
101:記憶體晶片
102:第二半導體晶片
110:字線解碼器
120:記憶細胞陣列
130:頁面緩衝器
150:存取相關周邊電路
152:存取電路
WL(1),WL(2)~WL(M):字線
BL(1),BL(2)~BL(N):位元線
MDQ(1),MDQ(2)~MDQ(N):主資料線
MDQSA:主資料線感測放大器

Claims (12)

  1. 一種用來在一記憶體模組中增加資料預取（prefetch）數量的裝置，該裝置包含： 一記憶體晶片，位於該記憶體模組中，其中該記憶體晶片包含： 一記憶細胞（cell）陣列，用來儲存資料，其中該記憶細胞陣列包含複數個記憶細胞； 複數個位元線（bit line）以及複數個字線（word line），分別耦接至該記憶細胞陣列，用來進行該記憶細胞陣列的存取控制； 複數個位元線感測放大器（bit-line sense amplifier, BLSA），分別透過該複數個位元線耦接至該記憶細胞陣列，分別用來感測並放大出來自該複數個記憶細胞的複數個位元線訊號，以產生複數個放大後訊號；以及 複數個主資料線（main data line），耦接至該複數個位元線感測放大器，用來將透過該複數個位元線感測放大器感測後放大、接著鎖存（latch）或儲存在該複數個位元線感測放大器的資料，通過行（column）選擇線（column select line, CSL）直接輸出至一個第二（secondary）半導體晶片，以供進行該記憶體模組的進一步資料的處理及使用，從而增加該資料預取數量。
  2. 如申請專利範圍第1項所述之裝置，其中該複數個主資料線充當該記憶體晶片的一晶片對外（off-chip）資料介面。
  3. 如申請專利範圍第1項所述之裝置，其中該複數個位元線感測放大器的任一位元線感測放大器的至少一開關依據耦接至所述任一位元線感測放大器的至少一行選擇線所傳送的至少一行選擇訊號（column selection signal）來運作；以及該複數個主資料線的至少一主資料線耦接至所述任一位元線感測放大器的所述至少一開關，以供將該複數個放大後訊號的至少一放大後訊號自該記憶體晶片上的所述至少一位元線感測放大器直接輸出至該第二半導體晶片。
  4. 如申請專利範圍第3項所述之裝置，其中所述至少一開關包含一組開關，以及所述至少一主資料線包含一組主資料線；以及該組主資料線耦接至該組開關以供直接輸出一組資料至該第二半導體晶片，其中該組資料是由該位元線感測放大器自至少一位元線感測且放大，並且接著鎖存或儲存在位於該記憶體晶片上的同一個位元線感測放大器。
  5. 如申請專利範圍第1項所述之裝置，其中該第二半導體晶片透過直接面對面附著（direct face-to-face attachment）電性連接至該記憶體晶片。
  6. 如申請專利範圍第1項所述之裝置，其中該第二半導體晶片可包含複數個次級放大器；以及該複數個主資料線的任一主資料線自該記憶體晶片輸出該複數個放大後訊號中之一對應的放大後訊號至該第二半導體晶片，以供被該第二半導體晶片上的該複數個次級放大器中之一對應的次級放大器放大以供進一步使用由記憶體晶片讀取之資料。
  7. 如申請專利範圍第1項所述之裝置，其中該記憶細胞陣列依據一預定位元線長度被分成複數個細胞陣列分區（section）；以及該複數個位元線感測放大器被分成耦接至該複數個細胞陣列分區的複數個位元線感測放大器分區。
  8. 如申請專利範圍第1項所述之裝置，其中除了該記憶體晶片以外，該記憶體模組包含該第二半導體晶片的至少一部分。
  9. 如申請專利範圍第1項所述之裝置，其中於該記憶體模組外面的一或多個其他電路是被整合至該第二半導體晶片中。
  10. 如申請專利範圍第1項所述之裝置，其中該記憶體模組是一動態隨機存取記憶體（Dynamic Random Access Memory, DRAM）。
  11. 如申請專利範圍第1項所述之裝置，另包含： 該第二半導體晶片，包含： 複數個次級放大器，分別用來進一步放大該複數個放大後訊號。
  12. 如申請專利範圍第11項所述之裝置，其中該複數個主資料線的任一主資料線將該複數個放大後訊號中之一對應的放大後訊號自該記憶體晶片輸出至該第二半導體晶片，以供被該第二半導體晶片上的該複數個次級放大器中之一對應的次級放大器放大以供進一步使用。
TW109137468A 2019-11-25 2020-10-28 用來在記憶體模組中增加資料預取數量的裝置 TWI764344B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962940176P 2019-11-25 2019-11-25
US62/940,176 2019-11-25
US16/903,406 2020-06-17
US16/903,406 US11183231B2 (en) 2019-11-25 2020-06-17 Apparatus for enhancing prefetch access in memory module

Publications (2)

Publication Number Publication Date
TW202121408A TW202121408A (zh) 2021-06-01
TWI764344B true TWI764344B (zh) 2022-05-11

Family

ID=75974503

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109137468A TWI764344B (zh) 2019-11-25 2020-10-28 用來在記憶體模組中增加資料預取數量的裝置

Country Status (2)

Country Link
US (1) US11183231B2 (zh)
TW (1) TWI764344B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210147132A (ko) * 2020-05-27 2021-12-07 삼성전자주식회사 메모리 장치 및 메모리 장치를 포함하는 메모리 모듈
US11250904B1 (en) 2020-09-30 2022-02-15 Piecemakers Technology, Inc. DRAM with inter-section, page-data-copy scheme for low power and wide data access
US11755685B2 (en) 2020-09-30 2023-09-12 Piecemakers Technology, Inc. Apparatus for data processing in conjunction with memory array access

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW380313B (en) * 1995-08-18 2000-01-21 Hitachi Ltd Semiconductor integrated circuit
US6324104B1 (en) * 1999-03-10 2001-11-27 Nec Corporation Semiconductor integrated circuit device
US6426560B1 (en) * 1999-08-06 2002-07-30 Hitachi, Ltd. Semiconductor device and memory module
US20030086288A1 (en) * 2001-11-05 2003-05-08 Tomonori Sekiguchi Semiconductor memory
TW200404306A (en) * 2002-09-06 2004-03-16 Etron Technology Inc A new datapath architecture for high area efficiency
TW200407912A (en) * 2002-11-15 2004-05-16 Etron Technology Inc A high area efficient data line architecture background of the invention
WO2005045846A1 (ja) * 2003-11-06 2005-05-19 International Business Machines Corporation 半導体記憶装置及びそのバースト動作方法
TWI237829B (en) * 2004-02-05 2005-08-11 Etron Technology Inc A high area efficient data line architecture background of the invention
US7209393B2 (en) * 2005-01-28 2007-04-24 Hynix Semiconductor Inc. Semiconductor memory device and method for multiplexing write data thereof
WO2008041069A2 (en) * 2006-10-05 2008-04-10 Nokia Corporation 3d chip arrangement including memory manager
US20170031756A1 (en) * 2015-07-29 2017-02-02 Samsung Electronics Co., Ltd. Semiconductor memory devices and memory systems including the same
WO2018128778A1 (en) * 2017-01-06 2018-07-12 Micron Technology, Inc. Apparatuses and methods for a memory device with dual common data i/o lines
US10083140B2 (en) * 2015-12-18 2018-09-25 Intel Corporation DRAM data path sharing via a segmented global data bus

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI583195B (zh) * 2012-07-06 2017-05-11 新力股份有限公司 A solid-state imaging device and a solid-state imaging device, and an electronic device
KR101415925B1 (ko) * 2012-10-25 2014-07-16 서울대학교산학협력단 적층 다이내믹 램

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW380313B (en) * 1995-08-18 2000-01-21 Hitachi Ltd Semiconductor integrated circuit
US6324104B1 (en) * 1999-03-10 2001-11-27 Nec Corporation Semiconductor integrated circuit device
US6426560B1 (en) * 1999-08-06 2002-07-30 Hitachi, Ltd. Semiconductor device and memory module
US20030086288A1 (en) * 2001-11-05 2003-05-08 Tomonori Sekiguchi Semiconductor memory
TW200404306A (en) * 2002-09-06 2004-03-16 Etron Technology Inc A new datapath architecture for high area efficiency
TW200407912A (en) * 2002-11-15 2004-05-16 Etron Technology Inc A high area efficient data line architecture background of the invention
WO2005045846A1 (ja) * 2003-11-06 2005-05-19 International Business Machines Corporation 半導体記憶装置及びそのバースト動作方法
TWI237829B (en) * 2004-02-05 2005-08-11 Etron Technology Inc A high area efficient data line architecture background of the invention
TW200527442A (en) * 2004-02-05 2005-08-16 Etron Technology Inc A high area efficient data line architecture background of the invention
US7209393B2 (en) * 2005-01-28 2007-04-24 Hynix Semiconductor Inc. Semiconductor memory device and method for multiplexing write data thereof
WO2008041069A2 (en) * 2006-10-05 2008-04-10 Nokia Corporation 3d chip arrangement including memory manager
US20170031756A1 (en) * 2015-07-29 2017-02-02 Samsung Electronics Co., Ltd. Semiconductor memory devices and memory systems including the same
US10083140B2 (en) * 2015-12-18 2018-09-25 Intel Corporation DRAM data path sharing via a segmented global data bus
WO2018128778A1 (en) * 2017-01-06 2018-07-12 Micron Technology, Inc. Apparatuses and methods for a memory device with dual common data i/o lines

Also Published As

Publication number Publication date
US11183231B2 (en) 2021-11-23
TW202121408A (zh) 2021-06-01
US20210158856A1 (en) 2021-05-27

Similar Documents

Publication Publication Date Title
TWI764344B (zh) 用來在記憶體模組中增加資料預取數量的裝置
KR102341693B1 (ko) Ｆｅｒａｍ―ｄｒａｍ 하이브리드 메모리
US6958507B2 (en) Semiconductor memory pipeline buffer
JP7137477B2 (ja) データキャッシング
CN110021319B (zh) 半导体器件
CN212032139U (zh) 读写转换电路以及存储器
JP4552258B2 (ja) 半導体記憶装置
JPH0527194B2 (zh)
US11314592B2 (en) Semiconductor memory devices and methods of operating semiconductor memory devices
CN101009135A (zh) 减少位线之间电压耦合的半导体存储装置
JPH0836885A (ja) ダイナミックランダムアクセスメモリ
US6282142B1 (en) Semiconductor memory device
CN113760173A (zh) 读写转换电路以及存储器
CN212392000U (zh) 半导体集成电路以及存储器
KR102381341B1 (ko) 반도체 메모리 장치에서의 비트라인 센스 앰프의 레이아웃 구조
JP2012099195A (ja) 半導体装置
JP2002025251A (ja) 半導体記憶装置
EP1421589A2 (en) Multiple word-line accessing and accessor
KR102409969B1 (ko) 다른 메모리 셀들을 포함하는 하이브리드 dram 어레이
CN112837717A (zh) 用来在存储器模块中增加数据预取数量的装置
JP2007095266A (ja) 半導体メモリ装置
US11881256B2 (en) Semiconductor memory device and method of controlling load of global input-output lines of the same
JP5647801B2 (ja) 半導体記憶装置
TWI792833B (zh) 存取記憶體晶片的頁資料之裝置
US6529402B1 (en) Low power static memory