JPH0836885A - ダイナミックランダムアクセスメモリ - Google Patents

ダイナミックランダムアクセスメモリ

Info

Publication number
JPH0836885A
JPH0836885A JP7084157A JP8415795A JPH0836885A JP H0836885 A JPH0836885 A JP H0836885A JP 7084157 A JP7084157 A JP 7084157A JP 8415795 A JP8415795 A JP 8415795A JP H0836885 A JPH0836885 A JP H0836885A
Authority
JP
Japan
Prior art keywords
data bus
bit line
pair
sense amplifiers
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7084157A
Other languages
English (en)
Inventor
Richard C Foss
リチャード・シー・フォス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mosaid Technologies Inc
Original Assignee
Mosaid Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=22847293&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH0836885(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Mosaid Technologies Inc filed Critical Mosaid Technologies Inc
Publication of JPH0836885A publication Critical patent/JPH0836885A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/005—Transfer gates, i.e. gates coupling the sense amplifier output to data lines, I/O lines or global bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

(57)【要約】 【目的】 ＤＲＡＭないしは半導体メモリを小型化する
ことができる手段を提供する。 【構成】 第１ビットラインセンスアンプに接続されて
いるビットラインと、該ビットラインの対と交差してい
るワードラインと、イネーブル入力部を有しているとと
もにビットラインに接続されている電荷蓄積セルと、第
１アクセストランジスタを介して複数の対応するビット
ラインセンスアンプに接続されている第１データバス
と、上記第１アクセストランジスタのコラムをイネーブ
ルするための手段と、対応するデータバスに接続された
データバスセンスアンプと、第２データバスとを含み、
これによって第１データバスが対応する行中の複数のセ
ンスアンプによって共用されることができ、ＤＲＡＭが
小型化される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、集積された半導体メモ
リの技術分野に関するものであって、とくに非常に大規
模なダイナミックランダムアクセスメモリ(ＤＲＡＭ)の
構造に関するものである。
【０００２】
【従来の技術】半導体のＤＲＡＭは、典型的には、ワー
ドラインと交差している並列のビットラインの対を含ん
でいる。ビットラインとワードラインとの交差部に隣合
って電荷蓄積セルが配置され、各セルは、アクセスのた
めに、ワードラインからイネーブルされたセルアクセス
用電界効果トランジスタ(ＦＥＴ)を介して、ビットライ
ンに接続された電荷蓄積コンデンサを含んでいる。ビッ
トラインの各対はセンスアンプに接続され、該センスア
ンプは、Ｙデコーダによってイネーブルされるアクセス
トランジスタを経由してデータバスに接続されている。
データバスは、ワードラインに対して並列となりかつ対
応付けられたセンスアンプのストリップ線路に対して並
列となり、そしてビットラインに対して垂直となるよう
にして、チップの上に配置されている。リードアンプ及
びライトアンプがデータバスに接続されている。
【０００３】
【発明が解決しようとする課題】ＤＲＡＭの容量が増加
すればするほど、歩どまりを高めるとともにＤＲＡＭの
ビット当たりのコストを低減するために、これが集積さ
れているチップの寸法を小さくすることがますます重要
なこととなる。
【０００４】本発明は、上記従来の問題点を解決するた
めになされたものであって、寸法の小さい低コストのＤ
ＲＡＭないしは半導体メモリを得ることを目的とする。
【０００５】
【課題を解決するための手段】本発明は、所望の寸法の
ＤＲＡＭのためにチップ上で使用される物理的な空間を
大幅に低減するＤＲＡＭ構造であり、同時に所望の寸法
のチップに対して大幅に増加されたメモリ容量を収容す
ることができる構造を提供するものである。それは、Ａ
ＳＩＣデバイス中の組み込み型メモリ又はアプリケーシ
ョン特定メモリ(ＡＳＭ)に有用なより大きい帯域幅を与
えるより広いデータバスを提供することができる。かか
るアプリケーションにおいては、広いデータバスが、さ
らにデコードすることなしに直接用いられることができ
る。けだし、データが、集積回路のチップパッケージ上
のピンの数によって制限されるオフチップにいく必要が
ないからである。本発明は、センスアンプの各ストリッ
プ線路のための分離型データバスに対する要求を回避す
るが、その代わり異なるストリップ線路中の２つ又はこ
れより多くのセンスアンプを第１データバスの対に接続
するとともに、該データバスの対を、データバスセンス
アンプをを介して、ＤＲＡＭのコラムに並列に好ましく
延びる第２データバスに接続する。ビットラインセンス
アンプのストリップ線路は、コラム配列選択信号によっ
てイネーブルされるアクセスＦＥＴを介して、第１デー
タバスに接続される。
【０００６】データバスセンスアンプは、Ｙデコードに
よってイネーブルされることができる第２アクセストラ
ンジスタによって第２データバスに接続されている。全
く付加的なデータバスセンスアンプが、絶縁ＦＥＴを介
して、第１データバスと第２アクセストランジスタとに
並列に接続されてもよい。絶縁ＦＥＴのイネーブル又は
インヒビットに伴って、データバスセンスアンプの選択
可能な列(コラム)がイネーブルされることができ、これ
によってそれらが、蓄積セルの列から読み込まれ又はこ
れに書き込むためのデータビットのページを格納するペ
ージキャッシュとして用いられることができる。
【０００７】かくして、第１データバスは多数の配列間
で共用される。夫々ビットラインセンスアンプの列に対
応付けられた複数の並列のデータバスが必要とされない
ので、大幅なチップ上の空間が節約される。データバス
センスアンプはキャッシュとして働くことができ、そし
て複数の並列のデータバスセンスアンプの実施態様の中
で、データバスセンスアンプはキャッシュ中のデータの
多重ページを保持することができる。
【０００８】本発明の１つの実施態様によれば、ＤＲＡ
Ｍは、ビットラインセンスアンプの配列と、ビットライ
ンセンスアンプの選択された列と対応する第１データバ
スの対との間に電荷をかけるための配列選択信号によっ
て選択可能とされている上記ビットラインセンスアンプ
のコラムとを含み、これによってビットラインセンスア
ンプの各列が同一の第１データバスの対を共用し、そし
てさらにデータバスの対と第２データバスとの間に電荷
をかけるためのデータバスセンスアンプを含んでいる。
【０００９】本発明のもう１つの実施態様によれば、上
記のＤＲＡＭがさらに、絶縁装置を介して第１データバ
スの各対に並列に接続された複数のデータバスセンスア
ンプと、複数のデータバスセンスアンプの列を対応する
データバスの対に対してともに接続し及び接続を断つた
めに、複数のデータバスセンスアンプの列をイネーブル
及びインヒビットするための装置とを含み、これによっ
て複数のセンスアンプの選択可能な列が第１データバス
の対に接続されることができる。
【００１０】本発明のもう１つの実施態様によれば、ダ
イナミックランダムアクセスメモリ(ＤＲＡＭ)が、夫々
がビットラインセンスアンプに接続されているビットラ
インの対と、配列を形成しているビットラインの対と交
差しているワードラインと、夫々がワードラインに接続
されたイネーブル入力部を有している、ビットラインに
接続された電荷蓄積セルと、配列中に接続されているビ
ットラインセンスアンプと、第１アクセストランジスタ
を介して配列の各行(ロー)中の複数の対応するビットラ
インセンスアンプに接続されている第１データバスの対
と、第１アクセストランジスタのコラムをイネーブルす
るための装置と、夫々が対応するデータバスの対に接続
されたデータバスセンスアンプと、第２アクセストラン
ジスタを介してデータバスセンスアンプに接続されてい
る第２データバスと、第２アクセストランジスタをイネ
ーブルするための装置とを含み、これによって第１デー
タバスの各対が配列の対応する行中の複数のセンスアン
プによって共用されることができ、そして第２データバ
スが第１データバスの複数の対によって共用されること
ができる。
【００１１】本発明のもう１つの実施態様によれば、上
記のＤＲＡＭがさらに、絶縁装置を介して第１データバ
スの各対と第２アクセストランジスタとに並列に接続さ
れた複数のデータバスセンスアンプと、そして対応する
データバスの対に対して複数のデータバスセンスアンプ
のコラムをともに接続し及び接続を断つために、複数の
データバスセンスアンプのコラムをイネーブル及びイン
ヒビットするための装置とを含み、これによって複数の
センスアンプのコラムが、対応するデータバスの対に接
続されかつセンスすることができる。
【００１２】
【実施例】以下、添付の図面を参照して、従来例と対比
しつつ本発明の実施例を具体的に説明する。図１に示す
ように、従来のＤＲＡＭにおいては、ビットラインの対
１が、ビットラインセンスアンプ３に接続されている。
ワードライン５はビットライン１と交差し、そして電荷
蓄積セルは、ワードラインとビットラインとの交差部に
隣合って配置されたセルアクセストランジスタ９(ＦＥ
Ｔ)と直列の電荷蓄積コンデンサ７を含んでいる。トラ
ンジスタ９は、隣合っているワードライン５によってイ
ネーブルされる。
【００１３】センスアンプは、データバスアクセストラ
ンジスタ１３(ＦＥＴ)を経由してデータバスライン１１
に接続されている。ＦＥＴ１３はＹデコーダ１５の出力
からイネーブルされる。リードアンプ１７及びライトア
ンプ１８はデータバスライン１１に接続されている。
【００１４】よく知られているように、ライトアンプを
経由してデータバスに到達しているデータは、センスア
ンプによって検出(センシング)され、そして該データの
全ロジックレベルがビットライン１に印加される。ワー
ドラインの１つからＦＥＴ９がイネーブルされると、対
応付けられたビットライン上の電荷がＦＥＴを介して電
荷蓄積コンデンサに通され、これによってライトサイク
ルが完結する。
【００１５】リードサイクルを成し遂げるために、セン
スアンプがイネーブルされ、ビットラインの対が予めチ
ャージされ、そしてロジックレベルがワードラインに印
加される。ＦＥＴはこれによってイネーブルされ、関連
付けられたビットラインへの充電(チャージ)をダンプす
るためにセルコンデンサの充電を許容する。センスアン
プが充電を検出し、セル中に全ロジックレベルを格納
し、そしてデータバスを駆動する。結果として生じるデ
ータバス上の信号はデータバスリードアンプによって検
出される。
【００１６】図２に、本発明の実施例が示されている。
図１のデータバス１１は、ここでは第２データバス１１
とされ、これに対してリードアンプ１７及びライトアン
プ１８が従来例の場合と同様に接続されている。しかし
ながら、データバス１１へのアクセスは、センスアンプ
から直接行われるのではなく、第１データバスの対１９
から行われる。第１データバスの対１９は行に並んで延
び、各対はビットラインセンスアンプ３の１つの行の反
対側に好ましく配置されている。１つの実施態様におい
ては、第１データバスの対１９の各々は、データバスセ
ンスアンプ２１を経由して第２データバス１１の１対の
ラインに接続されている。データバスセンスアンプの構
造は、ビットラインセンスアンプと同様である。１つ
は、図４中に模式的に図示及び記述されるであろう。各
データバスセンスアンプは第１データバスの対に接続さ
れ、そして１対の第２アクセストランジスタ２３を経由
して第２データバス１１の１対のラインに接続されてい
る。このようにして、第１データバスＤＢ０、／ＤＢ０
(ＤＢ０と反対極性)、ＤＢ１、／ＤＢ１(ＤＢ１と反対
極性)の反対極性のロジックの対が、第２データバスラ
インＩＢ０、／ＩＢ０(ＩＢ０と反対極性)、ＩＢ１、／
ＩＢ１(ＩＢ１と反対極性)の反対極性のロジックの対に
接続されることができる。
【００１７】Ｙデコーダ２５は、第１データバスの反対
極性のロジックの対に接続されたデータバスセンスアン
プ１９の各対に接続された第２アクセスＦＥＴ２３のゲ
ートに接続されている。リードアンプ１７及びライトア
ンプ１８が、第２データバスライン１１の各対に接続さ
れている。
【００１８】各ビットラインセンスアンプは、第１デー
タバスの対１９に接続され、この対は第１データバスア
クセストランジスタ２７(ＦＥＴ)を介してビットライン
に並列に延びている。コラム中のビットラインセンスア
ンプ３に接続されたＦＥＴ２７はともに、配列選択ロジ
ックライン２９、すなわち配列選択０、配列選択１等に
接続されたゲートを有しており、各々は一群のワードラ
インによってイネーブルされる電荷蓄積セル７の配列に
対応付けられている。
【００１９】図２に示された実施例の作用を理解するた
めに、ここで図３(Ａ)、図３(Ｂ)を考察することにす
る。電荷セル中に蓄積されたデータを読み取るために、
ワードライン５(ＷＬ)がまずイネーブルされる。メモリ
セル中に蓄積されている電荷はビットラインへ輸送さ
れ、そしてこの後「ビットライン検出」と示された時点
で、ビットラインがビットラインセンスアンプ３によっ
て検出される。ビットライン１(ＢＬ、／ＢＬ)は急速に
全ロジックレベルまで充電される。
【００２０】充電するのに十分な時間が経過してから、
ＦＥＴ２７をイネーブルする間に、ロジック信号が配列
選択ライン２９(例えば、配列選択０)に印加される。一
旦ＦＥＴ２７が導電状態となると、データバスの対１９
はビットラインから緩やかに充電を開始する。データバ
スの対は、この後データバスセンスアンプ２１によって
検出され、その結果データバスの対の全ロジックレベル
(ＤＢ、／ＤＢ)への電圧の急速な上昇が起こる。
【００２１】このようにして、モデムＤＲＡＭ中の何千
ものビットをあらわしているビットラインセンスアンプ
の全配列中に格納されたデータが、単一の操作内のデー
タバスセンスアンプの配列に伝達されることができる。
【００２２】ＦＥＴ２３をアドレスしているＹデコーダ
２５へのアドレスの適用に伴い、選択されたデータバス
の対におけるロジックレベルは、リードアンプ１７によ
って読み取るための、第２データバス１１のラインの対
に伝達される。
【００２３】メモリに書き込むために(図３(Ｂ))、反対
極性のロジックレベルが、ライトアンプ１８(ＤＢ、／
ＤＢ)によって第２データバスの対に書き込まれる。デ
ータバスセンスアンプ２１は、アドレス信号を受け取り
及びデコードするＹデコーダ２５によってイネーブルさ
れる。センスアンプのイネーブルに伴い、第２データバ
スにおけるロジックレベルが検出され、そしてデータバ
スの対１９のロジックレベル(ＤＢ、／ＤＢ)が全ロジッ
クレベルとなる。
【００２４】ロジック信号はこの後ワードライン(ＷＬ)
に印加され、続いて配列選択信号によって第１データバ
スアクセスＦＥＴ２７のイネーブルが起こる。対応付け
られたデータバスの対１９充電は緩やかに起こり、続い
てビットラインセンスアンプ３による検出が起こる。ビ
ットラインの対の電圧はこの後、ビットラインの各対
(ＢＬ、／ＢＬ)が全ロジックレベルの反対極性に至るま
で急速に変化する。選択されたワードラインに応じて、
セルアクセスＦＥＴ７がイネーブルされ、そして各ビッ
トラインの電荷が、対応付けられたセルアクセスＦＥＴ
を介して格納のためのそのセルコンデンサまで通り抜け
る。
【００２５】かくして、第１データバスは多数の配列に
よって共用され、もってチップの領域が大幅に低減され
るということがわかるであろう。けだし、従来技術にか
かるデータバス(本実施例の第２データバスに類似する)
では各配列が必要とされていないからである。
【００２６】第２データバスがＤＲＡＭ中の中央に背部
として配置され、第１データバスがそこから垂直となる
反対方向内で垂直に延び、そしてＤＲＡＭの配列が該背
部の両側において鏡像となる位置に配置されてもよいと
いうことが注目されるべきである。２つの分離された並
列の第２データバスが存在してもよく、又は両者が時分
割方式で同一の第２データバスを共用するようにしても
よい。２つの鏡像ＤＲＡＭ配列による第２データバスの
共用は、ＤＲＡＭ配列の第１データバスの対が特定の時
刻に第２データバスにアクセスするといったコントール
を行うためのＹデコーダを単純にアドレスすることによ
って可能となる。
【００２７】もう１つの実施例によれば、複数のデータ
バスセンスアンプはビットラインの各対に並列に接続さ
れるが、各々はＦＥＴのような絶縁デバイスによってビ
ットラインの対から絶縁されている。
【００２８】並列接続に適したデータバスセンスアンプ
は図４に示されている。ある導電型の１対のＦＥＴ３１
の各々は、反対の導電型の１対のＦＥＴ３３の対応する
ＦＥＴに接続されたゲートを有している。ある導電型の
ＦＥＴの１つのゲートは、オプションである絶縁ＦＥＴ
３５を介してデータバスセンスラインの対の１つのデー
タバスＤＢに接続され、そしてある導電型の他方のＦＥ
Ｔのゲートは、同様にオプションである絶縁ＦＥＴ３５
を介してデータバスの対の他方のデータバス／ＤＢに接
続されている。ＦＥＴ３５は、それらのゲートに印加さ
れた／絶縁ロジックレベルによってイネーブルされる
(導電化される)。
【００２９】操作においては、データバスセンスアンプ
のどのコラムもＦＥＴ３５のゲートへの反絶縁ロジック
レベルの印加によって用いられることができ、他方絶縁
ロジックレベル(インヒビット)はデータバスセンスアン
プのすべての他のコラムのＦＥＴ３５のゲートに印加さ
れる。これは、センスアンプが読み取り操作におけるビ
ットラインの対を検出するために用いられるか、又は書
き込み操作におけるビットラインの対に対するデータロ
ジックレベルの印加のための第２データバスかを選択す
るための手段を提供する。各センスアンプがビットのロ
ジックレベルを格納しているので、センスアンプの各ス
トリップ線路はビットのページを格納することができ、
そしてセンスアンプの各コラムをイネーブルすることに
より、ビットの多重ページがキャッシュ中に格納される
ことができる。これは、何千ものビットがキャッシュレ
ジスタに対して単一操作で輸送されることを許容する。
【００３０】さらなる実施例が図５に示されている。こ
の実施例においては、データバスの対１９がビットライ
ンセンスアンプの単一の列によって共用されるのではな
く、データバスの対１９が１行のビットラインセンスア
ンプよりも多くのものによって共用(多重入出力)されて
いる(２行のビットラインセンスアンプが図示されてい
る)。図５はまた、直接のデータ検出を示している。
【００３１】後者の実施例については、データバスの各
対１９はリードアンプ３７,３９の入力部と、並列に接
続されたライトアンプ３８,４０の出力部とに接続され
ている。どの第２データバスも用いられず、出力部Ｄou
t及びＤinを介してリードアンプ及びライトアンプが、
導電体の中央のコラムに接続されてもよい。第１データ
バスは、図２について説明された形態であってもよく、
又は以下で説明されるような多重入出力形態であっても
よい。
【００３２】リードアンプ及びライトアンプは、第１デ
ータバスに対して直接読み取り及び書き込みを行うため
に動作し、そしてどのＹデコーダも用いられる必要はな
い。
【００３３】前記のとおり、第１データバスは、１列よ
りも多くの行のビットラインセンスアンプによって多重
入出力されることができる。かくして、例えばビットラ
インセンスアンプ３Ａ及び３Ｂ、４Ａ及び４Ｂ等は、第
１データバス１９を共用する。多重入出力データバス１
９は、図２に示されているようにデータバスセンスアン
プ２１のストリップ線路に接続されてもよく、又は図５
に示されているようにリードアンプ及びライトアンプに
直接接続されてもよい。
【００３４】図３は対応付けられたデータバス１９にＦ
ＥＴ２７を経由して接続されているビットラインセンス
アンプを示しており、これはそれらのゲートに印加され
ている配列選択０又は１のロジック信号によってイネー
ブルされる。本実施例においては、これはまだビットラ
インセンスアンプ３Ａ及び４Ａに対する場合であるが、
ビットラインセンスアンプ３Ｂ及び４Ｂは、ＦＥＴ２８
を経由してデータバス１９に接続されている。分離型配
列選択ロジック信号は、ＦＥＴ２８のゲートに印加さ
れ、後者は「配列選択０又は１、偶数と」と記載され、前
者は「配列選択０又は１、奇数」と記載されている。
【００３５】操作する上においては、データバス１９に
対してビットラインセンスアンプ３Ａのストリップ線路
をイネーブルするために、配列選択０奇数ロジック信号
が、センスアンプ３Ａに対応付けられたＦＥＴ２７のゲ
ートに印加される。データバス１９にアクセスするため
のビットラインセンスアンプ４Ａのストリップ線路をイ
ネーブルするために、配列選択１奇数のロジック信号
が、センスアンプ４Ａに対応付けられたＦＥＴ２７のゲ
ートに印加される。データバス１９にアクセスするため
のビットラインセンスアンプ３Ｂのストリップ線路をイ
ネーブルするために、配列選択０偶数のロジック信号
が、ビットラインセンスアンプ３Ｂに対応付けられたＦ
ＥＴのストリップ線路に対応付けられたＦＥＴ２８のゲ
ートに印加される。データバス１９をアクセスするため
のセンスアンプ４Ｂのストリップ線路をイネーブルする
めに、配列選択１偶数のロジック信号が、ビットライン
センスアンプ４Ｂのストリップ線路に対応付けられたＦ
ＥＴ２８のゲートに印加される。
【００３６】かくして、データバス１９は、センスアン
プの列及びコラムの両方によって多重入出力されること
ができる。
【００３７】本発明を理解している者は、選択的な構造
及び実施例、または上記の変形例を思い付くことができ
る。これらはすべて、前記の特許請求の範囲の技術範囲
内のものであって、本発明の一部をなすものと考えられ
る。
【００３８】
【発明の効果】本発明によれば、いずれの態様において
も、ダイナミックランダムアクセスメモリないしは半導
体メモリが小型化され、その製造コストが低減される。
【図面の簡単な説明】
【図１】 従来技術にかかるＤＲＡＭの一部のブロック
線図(ダイヤグラム)である。
【図２】 本発明の好ましい実施例にかかるＤＲＡＭの
一部のブロック線図(ダイヤグラム)である。
【図３】 (Ａ)及び(Ｂ)は、好ましい実施例における、
読み取り及び書き込みを示すために用いられたタイムチ
ャートである。
【図４】 本発明のもう１つの実施例にかかるＤＲＡＭ
の一部のブロック線図(ダイヤグラム)である。
【図５】 本発明の２つの付加的な実施例を示すＤＲＡ
Ｍの一部のブロック線図(ダイヤグラム)である。
【符号の説明】
１…ビットライン ３…ビットラインセンスアンプ ５…ワードライン ７…電荷蓄積コンデンサ ９…トランジスタ １１…第２データバス １３…データバスアクセストランジスタ(ＦＥＴ) １５…Ｙデコーダ １７…リードアンプ １８…ライトアンプ １９…第１データバス ２１…データバスセンスアンプ ２３…第２アクセストランジスタ ２５…Ｙデコーダ ２７…第１データバスアクセストランジスタ(ＦＥＴ) ２９…配列選択ロジックライン ３７,３９…リードアンプ ３８,４０…ライトアンプ

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 (a)夫々第１ビットラインセンスアンプ
    に接続されているビットラインの対と、 (b)配列を形成しているビットラインの対と交差してい
    るワードラインと、 (c)夫々ワードラインに接続されたイネーブル入力部を
    有しているとともに、ビットラインに接続されている電
    荷蓄積セルと、 (d)２次元配列の中に接続されているビットラインセン
    スアンプと、 (e)第１アクセストランジスタを介して、配列の各行中
    の複数の対応するビットラインセンスアンプに接続され
    ている第１データバスの対と、 (f)上記第１アクセストランジスタの列をイネーブルす
    るための手段と、 (g)夫々対応するデータバスの対に接続されたデータバ
    スセンスアンプと、 (h)第２データバスとを含み、 (i)上記第２データバスが、第２アクセストランジスタ
    を介して、上記データバスセンスアンプに接続され、 (j)上記第２アクセストランジスタをイネーブルするた
    めの手段を含み、 これによって上記第１データバスの各対が配列の対応す
    る行中の複数のセンスアンプによって共用されることが
    でき、そして第２データバスが複数の第１データバスの
    対によって共用されることができるようになっているこ
    とを特徴とするダイナミックランダムアクセスメモリ。
  2. 【請求項２】 上記第２アクセストランジスタをイネー
    ブルするための手段がＹアドレスデコーダを含み、そし
    て上記第１アクセストランジスタの列をイネーブルする
    ための手段が配列選択ラインを含んでいることを特徴と
    する、請求項１に記載されたダイナミックランダムアク
    セスメモリ。
  3. 【請求項３】 さらに絶縁手段を介して第１データバス
    の各対と上記第２アクセストランジスタとに並列に接続
    されている複数のデータバスセンスアンプを含み、そし
    て上記複数のデータバスセンスアンプの上記列をともに
    対応するデータバスの対に接続し及び接続を断つため
    に、上記複数のデータバスセンスアンプの列をイネーブ
    ル及びインヒビットするための手段を含み、これによっ
    て上記複数のセンスアンプの列が上記の対応するデータ
    バスの対に接続されセンスすることができるようになっ
    ていることを特徴とする、請求項２に記載されたダイナ
    ミックランダムアクセスメモリ。
  4. 【請求項４】 上記複数のデータバスセンスアンプの各
    列が、格納されたビットのためのページキャッシュメモ
    リを形成しているか、又はビットラインセンスアンプの
    列を経由して、上記列中ビットラインセンスアンプに接
    続されたビットラインに接続されたメモリセルに書き込
    まれるようになっていることを特徴とする、請求項３に
    記載されたダイナミックランダムアクセスメモリ。
  5. 【請求項５】 さらに第２データバスに接続されたリー
    ドアンプ及びライトアンプを含んでいることを特徴とす
    る、請求項２に記載されたダイナミックランダムアクセ
    スメモリ。
  6. 【請求項６】 さらに第２データバスに接続されたリー
    ドアンプ及びライトアンプを含んでいることを特徴とす
    る、請求項３に記載されたダイナミックランダムアクセ
    スメモリ。
  7. 【請求項７】 第２データバスと、上記第１アクセスト
    ランジスタの列をイネーブルするための手段と、上記ワ
    ードラインとが、集積回路チップの上で並列に延びる第
    １導電体を含み、そして第１データバスの対とビットラ
    インとが、集積回路チップの上で上記第１導電体とは垂
    直にしかしながら絶縁されて延びる導電体を含んでいる
    ことを特徴とする、請求項１に記載されたダイナミック
    ランダムアクセスメモリ。
  8. 【請求項８】 夫々が中央の背部の反対側で他方に対し
    て鏡像となるように形成され、各ダイナミックランダム
    アクセスメモリの第２データバスが上記背部に沿って並
    列に配置されている請求項１に記載された１対のダイナ
    ミックランダムアクセスメモリを含んでいる半導体メモ
    リ。
  9. 【請求項９】 上記第２データバスが、上記ダイナミッ
    クランダムアクセスメモリ間で共用される単一のデータ
    バスとして形成されていることを特徴とする、請求項８
    に記載された半導体メモリ。
  10. 【請求項１０】 ビットラインセンスアンプの２次元配
    列と、ビットラインセンスアンプの選択された列と対応
    する第１データバスの対との間に電荷をかけるための配
    列選択信号によって選択可能とされている上記ビットラ
    インセンスアンプの列とを含んでいて、これによってビ
    ットラインセンスアンプの各行が同一の第１データバス
    の対を共用し、そしてさらにデータバスの対と第２デー
    タバスとの間に電荷をかけるためのデータバスセンスア
    ンプを含んでいることを特徴とするダイナミックランダ
    ムアクセスメモリ。
  11. 【請求項１１】 さらに絶縁手段を介して第１データバ
    スの各対に並列に接続された複数のデータバスセンスア
    ンプと、上記複数のデータバスセンスアンプの上記列を
    対応するデータバスの対に対してともに接続し及び接続
    を断つために、上記複数のデータバスセンスアンプのコ
    ラムをイネーブル及びインヒビットするための手段とを
    含んでいて、これによって上記複数のセンスアンプの選
    択可能な列が上記第１データバスの対に接続されること
    ができるようになっていることを特徴とする、請求項１
    ０に記載されたダイナミックランダムアクセスメモリ。
  12. 【請求項１２】 ビットラインセンスアンプの２次元配
    列と、ビットラインセンスアンプの選択された列と対応
    する第１データバスの対との間に電荷をかけるための配
    列選択信号によって選択可能とされている上記ビットラ
    インセンスアンプの列とを含んでいて、これによってビ
    ットラインセンスアンプの各行が同一の第１データバス
    の対を共用し、そしてさらに夫々が第１データバスの対
    に対して直接読み取り及び書き込みするための、対応す
    る第１データバスの対に夫々接続された入力部及び出力
    部を有する、リードアンプ及びライトアンプを含んでい
    ることを特徴とするダイナミックランダムアクセスメモ
    リ。
  13. 【請求項１３】 (a)夫々第１ビットラインセンスアン
    プに接続されているビットラインの対と、 (b)配列を形成しているビットラインの対と交差してい
    るワードラインと、 (c)夫々ワードラインに接続されたイネーブル入力部を
    有しているとともに、ビットラインに接続されている電
    荷蓄積セルと、 (d)２次元配列の中に接続されているビットラインセン
    スアンプと、 (e)第１アクセストランジスタを介して、配列の各行中
    の複数の対応するビットラインセンスアンプに接続され
    ている第１データバスの対と、 (f)上記第１アクセストランジスタのコラムをイネーブ
    ルするための手段と、 (g)夫々が第１データバスの対に対して直接読み取り及
    び書き込みするための、対応する第１データバスの対に
    夫々接続された入力部及び出力部を有する、リードアン
    プ及びライトアンプを含んでいて、 これによって、上記第１データバスの各対が配列の対応
    する行中の複数のセンスアンプによって共用されること
    ができ、そして各第１データバスがリードアンプ及びラ
    イトアンプによって直接読み取とり及び書き込みされる
    ようになっていることを特徴とするダイナミックランダ
    ムアクセスメモリ。
  14. 【請求項１４】 上記配列中に接続された第２ビットラ
    インセンスアンプと、第３アクセストランジスタを介し
    て上記第２ビットラインセンスアンプに接続されている
    上記第１データバスの対と、第１配列選択ロジックソー
    スから上記ビットラインセンスアンプの第１行に接続さ
    れた上記第１トランジスタの１つのコラムストリップ線
    路をイネーブルするための手段と、第２配列選択ロジッ
    クソースから上記ビットラインセンスアンプの第１行に
    接続された上記第１トランジスタのもう１つのコラムス
    トリップ線路をイネーブルするための手段と、第３配列
    選択ロジックソースから上記ビットラインセンスアンプ
    の第２行に接続された上記第３トランジスタのもう１つ
    のコラムストリップ線路をイネーブルするための手段
    と、そしてさらなる配列選択ロジックソースから上記ビ
    ットラインセンスアンプの第２行に接続された上記トラ
    ンジスタのさらなるコラムストリップ線路をイネーブル
    するための手段とを含んでいて、これによってビットラ
    インセンスアンプの複数の列が各第１データバスに多重
    入出力されることができるようになっていることを特徴
    とする、請求項１に記載されたダイナミックランダムア
    クセスメモリ。
  15. 【請求項１５】 (a)夫々第１ビットラインセンスアン
    プに接続されているビットラインの対と、 (b)配列を形成しているビットラインの対と交差してい
    るワードラインと、 (c)夫々ワードラインに接続されたイネーブル入力部を
    有しているとともに、ビットラインに接続されている電
    荷蓄積セルと、 (d)２次元配列の中に接続されているビットラインセン
    スアンプと、 (e)第１アクセストランジスタを介して、配列の各行中
    の複数の対応するビットラインセンスアンプに接続され
    ている第１データバスの対と、 (f)上記第１アクセストランジスタのコラムをイネーブ
    ルするための手段と、 (g)上記配列中に接続された第２ビットラインセンスア
    ンプと、第３アクセストランジスタを介して上記第２ビ
    ットラインセンスアンプに接続されている上記第１デー
    タバスの対と、第１配列選択ロジックソースから上記ビ
    ットラインセンスアンプの第１行に接続された上記第１
    トランジスタの１つのコラムストリップ線路をイネーブ
    ルするための手段と、第２配列選択ロジックソースから
    上記ビットラインセンスアンプの上記第１行に接続され
    た上記第１トランジスタのもう１つのコラムストリップ
    線路をイネーブルするための手段と、第３配列選択ロジ
    ックソースから上記ビットラインセンスアンプの第２行
    に接続された上記第３トランジスタのもう１つのコラム
    ストリップ線路をイネーブルするための手段と、そして
    さらなる配列選択ロジックソースから上記ビットライン
    センスアンプの第２列に接続された上記トランジスタの
    さらなるコラムストリップ線路をイネーブルするための
    手段とを含んでいて、これによってビットラインセンス
    アンプの複数の行が各第１データバスに多重入出力され
    ることができるようになっていて、 これによって、上記第１データバスの各対が配列の対応
    する行中の複数のセンスアンプによって共用されること
    ができ、そして第２データバスが複数の第１データバス
    の対によって共用されることができるようになっている
    ことを特徴とするダイナミックランダムアクセスメモ
    リ。
  16. 【請求項１６】 ビットラインセンスアンプ２次元配列
    と、ビットラインセンスアンプの選択された第１コラム
    と対応する第１データバスの対との間に電荷をかけるた
    めの第１配列選択信号によって選択可能とされている第
    １ビットラインセンスアンプの第１列と、ビットライン
    センスアンプの選択された第２列と上記の対応する第１
    データバスの対との間に電荷をかけるための第２配列選
    択信号によって選択可能とされている第１ビットライン
    センスアンプの第２列とを含み、これによってビットラ
    インセンスアンプの上記第１及び第２の列の各々が同一
    の上記の対応する第１データバスの対に対して多重入出
    力されるようになっていることを特徴とするダイナミッ
    クランダムアクセスメモリ。
  17. 【請求項１７】 ビットラインセンスアンプの夫々の選
    択された複数の付加的な列と対応する第１データバスの
    対との間に電荷をかけるための対応する複数の付加的な
    配列選択信号によって選択可能とされているビットライ
    ンセンスアンプの複数の付加的な列を含み、これによっ
    てビットラインセンスアンプの行及び列が、上記配列選
    択信号によって対応するデータバスの対に対して多重入
    出力されるようになっていることを特徴とする、請求項
    １６に記載されたダイナミックランダムアクセスメモ
    リ。
  18. 【請求項１８】 さらに夫々第１データバスの対に対し
    て直接読み取り及び書き込みするための、対応する第１
    データバスの対に夫々接続された入力部及び出力部を有
    する、リードアンプ及びライトアンプを含んでいること
    を特徴とする、請求項１７に記載されたダイナミックラ
    ンダムアクセスメモリ。
  19. 【請求項１９】 さらに夫々対応するデータバスの対に
    接続されたデータバスセンスアンプと、第２アクセスト
    ランジスタを介して上記データバスセンスアンプに接続
    されている第２データバスと、そして上記第２アクセス
    トランジスタをイネーブルするための手段とを含んでい
    て、これによって第２データバスが複数の第１データバ
    スの対によって共用されることができるようになってい
    ることを特徴とする、請求項１７に記載されたダイナミ
    ックランダムアクセスメモリ。
JP7084157A 1994-04-11 1995-04-10 ダイナミックランダムアクセスメモリ Pending JPH0836885A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/226,034 US5742544A (en) 1994-04-11 1994-04-11 Wide databus architecture
US226034 1994-04-11

Publications (1)

Publication Number Publication Date
JPH0836885A true JPH0836885A (ja) 1996-02-06

Family

ID=22847293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7084157A Pending JPH0836885A (ja) 1994-04-11 1995-04-10 ダイナミックランダムアクセスメモリ

Country Status (4)

Country Link
US (11) US5742544A (ja)
EP (1) EP0676766B1 (ja)
JP (1) JPH0836885A (ja)
DE (1) DE69426355T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013145875A (ja) * 2011-12-15 2013-07-25 Semiconductor Energy Lab Co Ltd 記憶装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5742544A (en) 1994-04-11 1998-04-21 Mosaid Technologies Incorporated Wide databus architecture
KR100253565B1 (ko) * 1997-04-25 2000-05-01 김영환 동기식 기억소자의 양방향 데이타 입출력 회로 및 그 제어방법
JP3933769B2 (ja) * 1997-10-20 2007-06-20 富士通株式会社 半導体記憶装置
DE10021776C2 (de) * 2000-05-04 2002-07-18 Infineon Technologies Ag Layout eines Sense-Verstärkers mit beschleunigter Signalauswertung
US6240008B1 (en) * 2000-06-09 2001-05-29 Silicon Access Networks, Inc. Read zero DRAM
US6620723B1 (en) * 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
JP2004171742A (ja) * 2002-11-08 2004-06-17 Hitachi Ltd 半導体装置
DE102005003461A1 (de) * 2005-01-25 2006-08-03 Infineon Technologies Ag Integrierter Halbleiterspeicher und Verfahren zum Betreiben eines Halbleiterspeichers
US7372092B2 (en) * 2005-05-05 2008-05-13 Micron Technology, Inc. Memory cell, device, and system
US7352649B2 (en) * 2005-07-21 2008-04-01 Micron Technology, Inc. High speed array pipeline architecture
US9723319B1 (en) * 2009-06-01 2017-08-01 Sony Interactive Entertainment America Llc Differentiation for achieving buffered decoding and bufferless decoding
US20110044121A1 (en) * 2009-08-20 2011-02-24 Kim Joung-Yeal Semiconductor memory device having device for controlling bit line loading and improving sensing efficiency of bit line sense amplifier
US8164942B2 (en) * 2010-02-01 2012-04-24 International Business Machines Corporation High performance eDRAM sense amplifier
WO2011106262A2 (en) 2010-02-23 2011-09-01 Rambus Inc. Hierarchical memory architecture
US8873314B2 (en) 2010-11-05 2014-10-28 Micron Technology, Inc. Circuits and methods for providing data to and from arrays of memory cells
US20120151232A1 (en) * 2010-12-12 2012-06-14 Fish Iii Russell Hamilton CPU in Memory Cache Architecture
US8760911B2 (en) * 2012-04-04 2014-06-24 Matthew Christian Memory system configured for use in a binary predictor
JP6295863B2 (ja) 2014-07-16 2018-03-20 富士通株式会社 電子部品、電子装置及び電子装置の製造方法
US20160088078A1 (en) * 2014-09-18 2016-03-24 Ningbo Sunny Opotach Co.,Ltd. Instant Photo Sharing Arrangement and Method
WO2020185543A1 (en) 2019-03-08 2020-09-17 Mevion Medical Systems, Inc. Collimator and energy degrader for a particle therapy system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6346696A (ja) * 1986-04-24 1988-02-27 Matsushita Electric Ind Co Ltd 半導体記憶装置
JPH01241093A (ja) * 1988-03-22 1989-09-26 Fujitsu Ltd 半導体記憶装置
JPH0430385A (ja) * 1990-05-25 1992-02-03 Matsushita Electric Ind Co Ltd 半導体記憶装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3387286A (en) 1967-07-14 1968-06-04 Ibm Field-effect transistor memory
US4208730A (en) * 1978-08-07 1980-06-17 Rca Corporation Precharge circuit for memory array
US4558435A (en) * 1983-05-31 1985-12-10 Rca Corporation Memory system
JPS6148194A (ja) 1984-08-15 1986-03-08 Fujitsu Ltd 半導体記憶装置
US4920517A (en) * 1986-04-24 1990-04-24 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device having sub bit lines
DE3628286A1 (de) 1986-08-20 1988-02-25 Staerk Juergen Dipl Ing Dipl I Prozessor mit integriertem speicher
JP2618938B2 (ja) * 1987-11-25 1997-06-11 株式会社東芝 半導体記憶装置
JP2633645B2 (ja) * 1988-09-13 1997-07-23 株式会社東芝 半導体メモリ装置
JP2865712B2 (ja) 1989-07-12 1999-03-08 株式会社日立製作所 半導体記憶装置
JP2777247B2 (ja) * 1990-01-16 1998-07-16 三菱電機株式会社 半導体記憶装置およびキャッシュシステム
US5134616A (en) * 1990-02-13 1992-07-28 International Business Machines Corporation Dynamic ram with on-chip ecc and optimized bit and word redundancy
JPH03283179A (ja) 1990-03-30 1991-12-13 Fujitsu Ltd 半導体記憶装置
US5553032A (en) * 1990-03-30 1996-09-03 Fujitsu Limited Dynamic random access memory wherein timing of completion of data reading is advanced
US5280450A (en) * 1990-05-14 1994-01-18 Hitachi, Ltd. High-speed semicondustor memory integrated circuit arrangement having power and signal lines with reduced resistance
JP3361825B2 (ja) * 1990-08-22 2003-01-07 テキサス インスツルメンツ インコーポレイテツド メモリ・アレイ・アーキテクチャ
JP2664810B2 (ja) * 1991-03-07 1997-10-22 株式会社東芝 メモリセルアレイ分割型半導体記憶装置
JP2744144B2 (ja) * 1991-03-14 1998-04-28 株式会社東芝 半導体記憶装置
JPH05250875A (ja) * 1992-02-27 1993-09-28 Nec Corp 半導体記憶装置
US5742544A (en) 1994-04-11 1998-04-21 Mosaid Technologies Incorporated Wide databus architecture
KR100240418B1 (ko) * 1996-12-31 2000-03-02 윤종용 반도체 독출 전용 메모리 및 그의 독출 방법
JP4156706B2 (ja) * 1998-05-29 2008-09-24 株式会社東芝 半導体記憶装置
JP2001067898A (ja) * 1999-08-30 2001-03-16 Mitsubishi Electric Corp 半導体記憶装置
JP2002184181A (ja) * 2000-03-24 2002-06-28 Mitsubishi Electric Corp 半導体記憶装置
JP2002170388A (ja) * 2000-11-30 2002-06-14 Mitsubishi Electric Corp スタティック型半導体記憶装置
JP2007133927A (ja) * 2005-11-08 2007-05-31 Toshiba Corp 半導体記憶装置及びその制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6346696A (ja) * 1986-04-24 1988-02-27 Matsushita Electric Ind Co Ltd 半導体記憶装置
JPH01241093A (ja) * 1988-03-22 1989-09-26 Fujitsu Ltd 半導体記憶装置
JPH0430385A (ja) * 1990-05-25 1992-02-03 Matsushita Electric Ind Co Ltd 半導体記憶装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013145875A (ja) * 2011-12-15 2013-07-25 Semiconductor Energy Lab Co Ltd 記憶装置
US9990965B2 (en) 2011-12-15 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Storage device

Also Published As

Publication number Publication date
US20100128546A1 (en) 2010-05-27
EP0676766A3 (en) 1995-12-27
DE69426355T2 (de) 2001-05-31
US20130003478A1 (en) 2013-01-03
US6661723B2 (en) 2003-12-09
US7609573B2 (en) 2009-10-27
US8218386B2 (en) 2012-07-10
DE69426355D1 (de) 2001-01-04
US7859930B2 (en) 2010-12-28
US20090073792A1 (en) 2009-03-19
US20030133347A1 (en) 2003-07-17
US20110211409A1 (en) 2011-09-01
US7095666B2 (en) 2006-08-22
EP0676766A2 (en) 1995-10-11
US20020067635A1 (en) 2002-06-06
US5742544A (en) 1998-04-21
US7486580B2 (en) 2009-02-03
US20070047356A1 (en) 2007-03-01
US8441878B2 (en) 2013-05-14
EP0676766B1 (en) 2000-11-29
US6195282B1 (en) 2001-02-27
US6366491B1 (en) 2002-04-02
US20040136226A1 (en) 2004-07-15

Similar Documents

Publication Publication Date Title
US7486580B2 (en) Wide databus architecture
US5923605A (en) Space-efficient semiconductor memory having hierarchical column select line architecture
US5923593A (en) Multi-port DRAM cell and memory system using same
JPH0527194B2 (ja)
US6282142B1 (en) Semiconductor memory device
US6297985B1 (en) Cell block structure of nonvolatile ferroelectric memory
US6023428A (en) Integrated circuit device having a memory array with segmented bit lines and method of operation
US6515927B2 (en) Semiconductor memory having a wide bus-bandwidth for input/output data
US5926410A (en) Memory array architecture and method for dynamic cell plate sensing
US20020024838A1 (en) Semiconductor memory device using ferroelectric film
JP3159496B2 (ja) 半導体メモリ装置
KR102409969B1 (ko) 다른 메모리 셀들을 포함하는 하이브리드 dram 어레이
US6970389B2 (en) Integrated memory
EP0828254B1 (en) Improvements in or relating to semiconductor memory devices
US6201741B1 (en) Storage device and a control method of the storage device
JPH0757456A (ja) 半導体記憶装置
JPS6235193B2 (ja)