JP6295863B2 - 電子部品、電子装置及び電子装置の製造方法 - Google Patents

電子部品、電子装置及び電子装置の製造方法 Download PDF

Info

Publication number
JP6295863B2
JP6295863B2 JP2014145893A JP2014145893A JP6295863B2 JP 6295863 B2 JP6295863 B2 JP 6295863B2 JP 2014145893 A JP2014145893 A JP 2014145893A JP 2014145893 A JP2014145893 A JP 2014145893A JP 6295863 B2 JP6295863 B2 JP 6295863B2
Authority
JP
Japan
Prior art keywords
electrode
power supply
tsv
substrate
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014145893A
Other languages
English (en)
Other versions
JP2016025103A (ja
Inventor
誠 須和田
誠 須和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2014145893A priority Critical patent/JP6295863B2/ja
Priority to US14/753,434 priority patent/US9478522B2/en
Publication of JP2016025103A publication Critical patent/JP2016025103A/ja
Priority to US15/084,730 priority patent/US9508705B2/en
Application granted granted Critical
Publication of JP6295863B2 publication Critical patent/JP6295863B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10271—Silicon-germanium [SiGe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

本発明は、電子部品、電子装置及び電子装置の製造方法に関する。
電源品質（Power Integrity）の観点から、半導体チップ等の電子部品や、電子部品を含む電子装置の電源線上に、バイパスコンデンサ（デカップリングコンデンサ等とも称される）を設ける技術が知られている。バイパスコンデンサとして、チップコンデンサを設ける技術のほか、積層される半導体チップ間にフィルム状キャパシタを設ける技術が知られている。このほか、積層される半導体パッケージの電源線同士及びグランド線同士を接続する接続導体を交互に並べ、接続導体間に容量を持たせる技術が知られている。
特開２００５−２４４０６８号公報 特開２００９−１８２０８７号公報
これまでの技術では、電子部品や電子装置の構成によってバイパスコンデンサの静電容量、配置が決まってしまい、個々の電子部品や電子装置について、良好な電源品質を得ることが難しい場合がある。良好な電源品質が得られるように個々の電子部品や電子装置を再設計、再製造する必要が生じることも起こり得る。
本発明の一観点によれば、基板と、前記基板を貫通する第１直径の第１電極と、前記基板を貫通する第２直径の第２電極と、前記第１電極と第１電源線との接続、又は、前記第２電極と前記第１電源線との接続を切り替える切り替え部と、前記基板を貫通し、前記第１電源線と異電位の第２電源線に接続される第３電極とを含み、前記第１直径と前記第２直径、及び、前記第１電極と前記第３電極間の静電容量と前記第２電極と前記第３電極間の静電容量のうち、少なくとも一方が異なる電子部品が提供される。
また、本発明の一観点によれば、第１基板と、前記第１基板に設けられた第１電源線と、前記第１電源線と異電位の第２電源線とを含む第２電子部品と、第２基板と、前記第２基板を貫通する第１直径の第１電極と、前記第２基板を貫通する第２直径の第２電極と、前記第１電極と前記第１電源線との接続、又は、前記第２電極と前記第１電源線との接続を切り替える切り替え部と、前記第２基板を貫通し、前記第２電源線に接続される第３電極とを含み、前記第１直径と前記第２直径、及び、前記第１電極と前記第３電極間の静電容量と前記第２電極と前記第３電極間の静電容量のうち、少なくとも一方が異なる第２電子部品とを備える電子装置が提供される。
また、本発明の一観点によれば、上記のような電子装置の製造方法が提供される。
開示の技術によれば、電源に接続する電極を切り替え、良好な電源品質の電子部品、電子装置を実現することが可能になる。
第１の実施の形態に係る電子部品の一例を示す図である。 第２の実施の形態に係る電子装置の一例を示す図である。 第２の実施の形態に係る半導体チップの第１例を示す図（その１）である。 第２の実施の形態に係る半導体チップの第１例を示す図（その２）である。 第２の実施の形態に係る半導体チップの第２例を示す図である。 第２の実施の形態に係る半導体チップの第３例を示す図である。 第２の実施の形態に係る半導体チップの第４例を示す図である。 第２の実施の形態に係る切り替え部の一例の説明図である。 第３の実施の形態に係る基板形成方法の一例の説明図（その１）である。 第３の実施の形態に係る基板形成方法の一例の説明図（その２）である。 第３の実施の形態に係る基板形成方法の別例の説明図（その１）である。 第３の実施の形態に係る基板形成方法の別例の説明図（その２）である。 第４の実施の形態に係る電子装置の一例を示す図である。 第４の実施の形態に係る電子装置モデルの一例を示す図である。 第４の実施の形態に係る電源特性制御処理に用いる電源インピーダンス解析装置の一例を示す図である。 第４の実施の形態に係る電源特性制御処理フローの一例を示す図（その１）である。 第４の実施の形態に係る電源特性制御処理フローの一例を示す図（その２）である。 電源インピーダンス特性の一例を示す図である。 電源インピーダンス解析装置に用いるコンピュータのハードウェアの構成例を示す図である。
まず、第１の実施の形態について説明する。
図１は第１の実施の形態に係る電子部品の一例を示す図である。図１（Ａ）及び図１（Ｂ）には、第１の実施の形態に係る電子部品の要部構成例を模式的に図示している。
図１（Ａ）に示す電子部品１Ａは、例えば、半導体チップ（半導体素子）である。この電子部品１Ａは、基板１０及び切り替え部２０を備えている。
基板１０には、例えば、シリコン（Ｓｉ）等の半導体基板を用いることができる。このほか基板１０には、シリコンゲルマニウム（ＳｉＧｅ）、シリコンカーバイド（ＳｉＣ）、ガリウムナイトライド（ＧａＮ）等の化合物半導体基板を用いることもできる。
基板１０は、その主面１０ａと主面１０ｂの間を貫通する貫通孔、ここでは一例として３つの貫通孔１１ａ、貫通孔１２ａ及び貫通孔１３ａを有している。
貫通孔１１ａ、貫通孔１２ａ及び貫通孔１３ａにはそれぞれ、基板１０の主面１０ａと主面１０ｂの間を導通させる電極１１ｂ、電極１２ｂ及び電極１３ｂが設けられている。電極１１ｂ、電極１２ｂ及び電極１３ｂには、各種導体材料を用いることができ、例えば、銅（Ｃｕ）或いはＣｕを主体とする材料を用いることができる。尚、Ｓｉの基板１０に設けられるこれらの電極１１ｂ、電極１２ｂ及び電極１３ｂは、ＴＳＶ（Through Silicon Via）とも称される。
電極１１ｂ、電極１２ｂ及び電極１３ｂの側面はそれぞれ、絶縁膜（誘電体膜）１４で覆われ、基板１０の貫通孔１１ａ、貫通孔１２ａ及び貫通孔１３ａの内面と電気的に分離される。
電子部品１Ａの電極１１ｂ、電極１２ｂ及び電極１３ｂは、図示しないトランジスタ等を含む回路（負荷）に電気的に接続されている。また、電子部品１Ａは、電極１１ｂ、電極１２ｂ及び電極１３ｂを介して、他の電子部品（半導体チップ、インターポーザ、プリント基板等）と電気的に接続されてもよい。
貫通孔１１ａ、貫通孔１２ａ及び貫通孔１３ａの直径（開口径）は、互いに同じでも異なってもよい。図１（Ａ）には、互いに異なる開口径の貫通孔１１ａ、貫通孔１２ａ及び貫通孔１３ａを例示している。
このような貫通孔１１ａ、貫通孔１２ａ及び貫通孔１３ａ内に、それぞれ絶縁膜１４を介して、電極１１ｂ、電極１２ｂ及び電極１３ｂが設けられている。図１（Ａ）には、電極１１ｂ、電極１３ｂ、電極１２ｂの順に直径が大きくなっている場合を例示している（電極１１ｂの直径ｄ１＜電極１２ｂの直径ｄ２）。
電極１１ｂと電極１３ｂの間の距離（互いの外縁間の距離）と、電極１２ｂと電極１３ｂの間の距離（互いの外縁間の距離）とは、同じでも異なってもよい。図１（Ａ）には、電極１１ｂと電極１３ｂの間の距離と、電極１２ｂと電極１３ｂの間の距離とが同じである場合を例示している（距離Ｌ１）。
電極１１ｂ、電極１２ｂ及び電極１３ｂの側面に設けられる絶縁膜１４の膜厚は、互いに同じでも異なってもよい。図１（Ａ）には、電極１１ｂと電極１２ｂの側面に、膜厚の異なる絶縁膜１４が設けられている場合を例示している。
図１（Ａ）に例示するような直径の電極１１ｂ、電極１２ｂ及び電極１３ｂを有する基板１０では、電極１１ｂ、電極１２ｂ及び電極１３ｂの各々の抵抗Ｒ１〜Ｒ３とインダクタンスＬ１〜Ｌ３が異なってくる。尚、図１（Ａ）の例では、電極１１ｂと電極１３ｂの間、電極１２ｂと電極１３ｂの間の静電容量が同じになるものとする（静電容量Ｃ１）。
例えば、図１（Ａ）に例示する電子部品１Ａでは、電極１３ｂがグランド電位ＧＮＤとされる電源線（ＧＮＤライン）３１に電気的に接続されている。電極１１ｂ及び電極１２ｂはそれぞれ、電源電位Ｖｃｃとされる電源線（電源供給ライン）３２に電気的に接続できるようになっている。電極１１ｂと電源供給ライン３２の接続及び切断、電極１２ｂと電源供給ライン３２の接続及び切断は、切り替え部２０によって切り替えられる。
切り替え部２０は、例えば、スイッチ２１及びスイッチ２２を有している。スイッチ２１により、電極１１ｂと電源供給ライン３２の接続及び切断が切り替えられ、スイッチ２２により、電極１２ｂと電源供給ライン３２の接続及び切断が切り替えられる。スイッチ２１及びスイッチ２２のオンオフ（電極１１ｂ，１２ｂと電源供給ライン３２の接続、切断）は、例えばスイッチ２１及びスイッチ２２に接続された制御部（スイッチ制御部）を用いて制御することができる。
スイッチ２１及びスイッチ２２には、例えば、ＭＯＳ（Metal Oxide Semiconductor）トランジスタ等を用いて形成される半導体スイッチを用いることができる。例えば電子部品１Ａが半導体チップである場合、その半導体チップに用いられる半導体基板（基板１０）とその上に設けられる配線層を用いて、半導体スイッチを実現することができる。
また、スイッチ２１及びスイッチ２２には、このような半導体スイッチのほか、電子部品１Ａと、他の電子部品（半導体チップ、インターポーザ、プリント基板等）や電源線（ＧＮＤライン３１、電源供給ライン３２）との接続部に設けるメカニカルスイッチを用いることもできる。
上記構成を有する電子部品１Ａでは、切り替え部２０のスイッチ２１及びスイッチ２２を用い、電源供給ライン３２に電極１１ｂを接続したり、電源供給ライン３２に電極１２ｂを接続したりすることができる。或いは、切り替え部２０のスイッチ２１及びスイッチ２２を用い、電源供給ライン３２に電極１１ｂと電極１２ｂの両方を接続することもできる。
ここで、電子部品１Ａでは、図１（Ａ）の例のように電極１１ｂと電極１２ｂの直径を異ならせている。電極１１ｂと電極１２ｂの直径が異なることで、電極１１ｂに含まれる抵抗Ｒ１及びインダクタンスＬ１の成分値と、電極１２ｂに含まれる抵抗Ｒ２及びインダクタンスＬ２の成分値とが異なってくる。
そのため、電子部品１Ａでは、切り替え部２０による電極１１ｂ及び電極１２ｂと電源供給ライン３２との接続形態の違いによって、電源供給ライン３２及びＧＮＤライン３１を含む回路の構成（等価回路）が変化する。電子部品１Ａ内の回路構成が変化することで、電源が供給される回路（負荷）を含む電子部品１Ａや、他の電子部品と電気的に接続された電子部品１Ａを含む回路における、電源インピーダンス、共振周波数或いは反共振周波数が変化する。
即ち、電子部品１Ａでは、切り替え部２０によって電極１１ｂ及び電極１２ｂと電源供給ライン３２との接続を切り替えることで、電子部品１Ａやこれを含む回路の電源インピーダンス、反共振周波数等を変化させることができる。
切り替え部２０によって電源供給ライン３２との接続を切り替えて電源インピーダンス、反共振周波数等を変化させるためには、電極１１ｂと電極１２ｂは、図１（Ａ）のように直径を異ならせるほか、図１（Ｂ）のように電極１３ｂとの距離を異ならせてもよい。
図１（Ｂ）に示す電子部品１Ｂでは、直径が同じ電極１１ｂ及び電極１２ｂの、各々の電極１３ｂからの距離が異なっている（距離Ｌ１＜距離Ｌ２）。この図１（Ｂ）の例では、電極１１ｂ及び電極１２ｂの側面を覆う絶縁膜１４の膜厚は同じとしている。電子部品１Ｂでは、電極１１ｂと電極１３ｂの間の静電容量Ｃ１と、電極１２ｂと電極１３ｂの間の静電容量Ｃ２とが異なっている。図１（Ｂ）の電子部品１Ｂは、このような点で、上記図１（Ａ）の電子部品１Ａと相違する。
このような電子部品１Ｂにおいても、切り替え部２０のスイッチ２１及びスイッチ２２を用い、電源供給ライン３２に電極１１ｂ又は電極１２ｂ或いは両方を接続することで、電子部品１Ｂやこれを含む回路の電源インピーダンス、反共振周波数等が変化する。
図１（Ａ）及び図１（Ｂ）の例に限らず、基板１０には予め、様々な直径の電極を設けたり、様々な電極間距離で電極を設けたり、或いは絶縁膜１４の膜厚を変化させる等して電極間の誘電体の構造（誘電率）を変化させたりしておくことができる。切り替え部２０を用い、それら各種形態の電極と電源供給ライン３２との接続を切り替えることで、電子部品やこれを含む回路の電源インピーダンス、反共振周波数等を制御することが可能になり、良好な電源品質を得ることが可能になる。
更に、電子部品やこれを含む回路の構成によって、電源供給ライン３２と接続する電極を切り替え、所望の電源インピーダンス、反共振周波数等を得ることが可能になるため、電子部品やこれを用いた電子装置の再設計、再製造を不要とすることが可能になる。
また、製造時には、異なる電子部品間や電子装置間に、電源インピーダンス、反共振周波数等の電源特性に影響を及ぼし得る構造的なばらつきが生じることがある。これに対し、上記手法では、このような電子部品間や電子装置間の製造ばらつきに起因した電源特性のばらつきを、切り替え部２０による接続の切り替えで吸収することも可能になる。
また、バイパスコンデンサを用いて電源インピーダンス等を制御しようとした場合、電子部品や電子装置の構成によっては、バイパスコンデンサの設置箇所が無かったり、設置箇所が対象の電子部品から離れて十分な効果が得られなかったりすることがある。これに対し、上記手法では、電子部品の基板１０内に設けた電極を切り替え部２０によって切り替えるため、電子部品内の負荷のごく近傍において電源インピーダンス等を制御することができる。
ここでは、基板１０に設ける電極と電源供給ライン３２との接続を切り替える場合を例示した。このほか、電極と電源供給ライン３２との接続に替えて、或いは、電極と電源供給ライン３２との接続と共に、基板１０に設ける各種形態の電極とＧＮＤライン３１との接続を切り替えることもできる。このようにＧＮＤライン３１との接続を切り替えても、電子部品やこれを含む回路の電源インピーダンス、反共振周波数等の制御を行うことが可能である。
また、ここでは、ＧＮＤライン３１に接続される電極と、電源供給ライン３２に接続される電極とを隣接配置したが、これらの電極は、必ずしも隣接配置されていることを要しない。ＧＮＤライン３１に接続される電極同士を隣接配置したり、電源供給ライン３２に接続される電極同士を隣接配置したりすることもでき、このような電極群について、切り替え部２０による接続の切り替えを行うことが可能である。
また、ここでは、電子部品として半導体チップを例に挙げたが、電子部品は、上記のような基板１０と切り替え部２０を備えたインターポーザであってもよい。
次に、第２の実施の形態について説明する。ここでは、積層された複数の半導体チップを含む電子装置を例にして説明する。
図２は第２の実施の形態に係る電子装置の一例を示す図である。図２（Ａ）及び図２（Ｂ）には、第２の実施の形態に係る電子装置の構成例を模式的に図示している。
図２（Ａ）に示す電子装置４０Ａは、プリント基板等の回路基板５０、及び回路基板５０に搭載された複数の半導体チップ、ここでは一例として半導体チップ６０とその上に積層された半導体チップ７０の２つの半導体チップを有している。下側の半導体チップ６０は、半田等のバンプ８１を通じて、回路基板５０と電気的に接続される。下側の半導体チップ６０には、バンプ８１の配設面側と上側の半導体チップ７０の配設面側とを導通させる導体部がＴＳＶ技術等を用いて設けられている。上側の半導体チップ７０は、そのような下側の半導体チップ６０の導体部、及び半田等のバンプ８２を通じて、下側の半導体チップ６０と電気的に接続されている。
また、図２（Ｂ）に示す電子装置４０Ｂは、半導体チップ６０及び半導体チップ７０の積層体と、回路基板５０との間に、インターポーザ９０が介在された構造を有する。下側の半導体チップ６０は、バンプ８１を通じて、インターポーザ９０と電気的に接続される。インターポーザ９０は、半田等のバンプ８３を通じて、回路基板５０と電気的に接続される。インターポーザ９０には、バンプ８３の配設面側と半導体チップ６０の配設面側とを導通させる導体部が設けられている。半導体チップ６０及び半導体チップ７０と、回路基板５０とは、そのような導体部を含むインターポーザ９０を介して、電気的に接続されている。
ここで、上記のような電子装置４０Ａ及び電子装置４０Ｂに含まれる半導体チップ６０及び半導体チップ７０の構成例について述べる。
図３及び図４は第２の実施の形態に係る半導体チップの第１例を示す図である。図３及び図４には、第１例に係る下側の半導体チップ６０及び上側の半導体チップ７０の要部構成を模式的に図示している。
図３に示す下側の半導体チップ６０は、Ｓｉ基板１１０、及び切り替え部１２０を備えている。
Ｓｉ基板１１０は、その主面間を貫通する貫通孔、ここでは一例として３つの貫通孔１１１ａ、貫通孔１１２ａ及び貫通孔１１３ａを有している。貫通孔１１１ａ、貫通孔１１２ａ及び貫通孔１１３ａにはそれぞれ、Ｓｉ基板１０の主面間を導通させるＴＳＶ１１１ｂ、ＴＳＶ１１２ｂ及びＴＳＶ１１３ｂが、Ｃｕ等を用いて設けられている。ＴＳＶ１１１ｂ、ＴＳＶ１１２ｂ及びＴＳＶ１１３ｂの側面はそれぞれ、絶縁膜（誘電体膜）１１４で覆われている。ここでは、ＴＳＶ１１１ｂ、ＴＳＶ１１２ｂ及びＴＳＶ１１３ｂの直径が互いに異なり、それらの側面を覆う絶縁膜１１４の膜厚が互いに異なる場合を例示している。
図３の例において、ＴＳＶ１１１ｂ、ＴＳＶ１１２ｂ及びＴＳＶ１１３ｂのうち、直径が最小のＴＳＶ１１１ｂは、それに含まれる抵抗をＲ１、インダクタンスをＬ１としている。直径が最大のＴＳＶ１１２ｂは、それに含まれる抵抗をＲ２、インダクタンスをＬ２としている。ＴＳＶ１１３ｂは、それに含まれる抵抗をＲ３、インダクタンスをＬ３としている。
また、図３の例では、ＴＳＶ１１１ｂとＳｉ基板１１０の間の静電容量をＣ１、ＴＳＶ１１２ｂとＳｉ基板１１０の間の静電容量をＣ４、ＴＳＶ１１３ｂとＳｉ基板１１０の間の静電容量をＣ７としている。更に、ＴＳＶ１１１ｂとＴＳＶ１１３ｂの間における、絶縁膜１１４の部分の静電容量をＣ３とし、Ｓｉ基板１１０の部分の静電容量をＣ２、コンダクタンスをＧとしている。また、ＴＳＶ１１２ｂとＴＳＶ１１３ｂの間における、絶縁膜１１４の部分の静電容量をＣ６とし、Ｓｉ基板１１０の部分の静電容量をＣ５、コンダクタンスをＧとしている。
ＴＳＶ１１１ｂ、ＴＳＶ１１２ｂ及びＴＳＶ１１３ｂは、図示しないトランジスタ等を含む回路（負荷）に電気的に接続されている。ＴＳＶ１１１ｂ、ＴＳＶ１１２ｂ及びＴＳＶ１１３ｂは更に、切り替え部１２０と電気的に接続されている。
切り替え部１２０は、半導体スイッチ等で形成されるスイッチ１２１及びスイッチ１２２を有している。例えば、半導体スイッチは、半導体チップ６０に用いられる半導体基板（Ｓｉ基板１１０）とその上に設けられる配線層を用いて実現することができる。スイッチ１２１及びスイッチ１２２の動作は、それらに電気的に接続される制御部（例えば後述のスイッチ制御部１２５）を用いて、制御される。この下側の半導体チップ６０の切り替え部１２０は、バンプ８２を介して、上側の半導体チップ７０と電気的に接続されている。
上側の半導体チップ７０は、例えば、下側の半導体チップ６０と同様のＳｉ基板１１０を有している。そのＳｉ基板１１０に設けられるＴＳＶ１１１ｂ、ＴＳＶ１１２ｂ及びＴＳＶ１１３ｂは、図示しないトランジスタ等を含む回路（負荷）に電気的に接続されている。
図２（Ａ）の回路基板５０、又は、図２（Ｂ）の回路基板５０及びインターポーザ９０は、電子装置４０Ａ又は電子装置４０Ｂの動作時にグランド電位ＧＮＤとされるＧＮＤライン１３１、電源電位Ｖｃｃとされる電源供給ライン１３２を有している。上記のような半導体チップ６０と半導体チップ７０の積層体において、例えば、双方のＳｉ基板１１０のＴＳＶ１１３ｂが、ＧＮＤライン１３１に電気的に接続されている。また、下側の半導体チップ６０のＴＳＶ１１１ｂ及びＴＳＶ１１２ｂはそれぞれ、電源供給ライン１３２に電気的に接続されている。
下側の半導体チップ６０の切り替え部１２０は、スイッチ１２１及びスイッチ１２２により、下側の半導体チップ６０のＴＳＶ１１１ｂと、上側の半導体チップ７０のＴＳＶ１１１ｂ又はＴＳＶ１１２ｂ或いはそれらの両方との接続及び切断を切り替える。また、下側の半導体チップ６０の切り替え部１２０は、スイッチ１２１及びスイッチ１２２により、下側の半導体チップ６０のＴＳＶ１１２ｂと、上側の半導体チップ７０のＴＳＶ１１１ｂ又はＴＳＶ１１２ｂ或いはそれらの両方との接続及び切断を切り替える。
即ち、切り替え部１２０により、下側の半導体チップ６０のＴＳＶ１１１ｂを、上側の半導体チップ７０のＴＳＶ１１１ｂと接続すれば、直列接続されたこれら上下のＴＳＶ１１１ｂが、電源供給ライン１３２に接続される。切り替え部１２０により、下側の半導体チップ６０のＴＳＶ１１１ｂを、上側の半導体チップ７０のＴＳＶ１１２ｂと接続すれば、直列接続された下のＴＳＶ１１１ｂと上のＴＳＶ１１２ｂが、電源供給ライン１３２に接続される。切り替え部１２０により、下側の半導体チップ６０のＴＳＶ１１１ｂを、上側の半導体チップ７０のＴＳＶ１１１ｂ及びＴＳＶ１１２ｂと接続すれば、下のＴＳＶ１１１ｂと、並列接続された上のＴＳＶ１１１ｂとＴＳＶ１１２ｂが、電源供給ライン１３２に接続される。
同様に、切り替え部１２０により、下側の半導体チップ６０のＴＳＶ１１２ｂを、上側の半導体チップ７０のＴＳＶ１１１ｂと接続すれば、直列接続された下のＴＳＶ１１２ｂと上のＴＳＶ１１１ｂが、電源供給ライン１３２に接続される。切り替え部１２０により、下側の半導体チップ６０のＴＳＶ１１２ｂを、上側の半導体チップ７０のＴＳＶ１１２ｂと接続すれば、直列接続されたこれら上下のＴＳＶ１１２ｂが、電源供給ライン１３２に接続される。切り替え部１２０により、下側の半導体チップ６０のＴＳＶ１１２ｂを、上側の半導体チップ７０のＴＳＶ１１１ｂ及びＴＳＶ１１２ｂと接続すれば、下のＴＳＶ１１２ｂと、並列接続された上のＴＳＶ１１１ｂとＴＳＶ１１２ｂが、電源供給ライン１３２に接続される。
尚、下のＴＳＶ１１１ｂと上のＴＳＶ１１２ｂとを接続した時や、下のＴＳＶ１１２ｂと上のＴＳＶ１１１ｂとを接続した時のように、ＴＳＶの組み合わせが同じになる場合もある。但し、このような場合でも、それらのＴＳＶ１１１ｂとＴＳＶ１１２ｂとの間に存在する回路要素や電源が供給される負荷との位置関係によって、電源インピーダンス等は変化し得る。
また、ここでは、上側の半導体チップ７０と下側の半導体チップ６０に、同様のＴＳＶ１１１ｂ、ＴＳＶ１１２ｂ及びＴＳＶ１１３ｂを設けたＳｉ基板１１０を用いる場合を例示した。このほか、勿論、上側の半導体チップ７０と下側の半導体チップ６０には、直径や被覆絶縁膜厚等の異なるＴＳＶを設けたＳｉ基板１１０を用いることができる。
上記のように切り替え部１２０でＴＳＶ接続を切り替えることにより、電源供給ライン１３２及びＧＮＤライン１３１を含む回路の構成（等価回路）が変化するようになる。切り替え部１２０による切り替えを所望のＴＳＶ接続の形態となるように制御することで、半導体チップ６０や半導体チップ７０、電子装置４０Ａや電子装置４０Ｂの電源インピーダンス、反共振周波数等を所望の値や範囲に制御し、良好な電源品質を得ることができる。
また、半導体チップ６０や半導体チップ７０のＳｉ基板１１０内に設けたＴＳＶを切り替え部２０によって切り替えるため、半導体チップ６０や半導体チップ７０内の負荷のごく近傍において電源インピーダンス等を制御することができる。
更に、切り替え部１２０による切り替えによって電源インピーダンス、反共振周波数等が制御可能であるため、半導体チップ６０、半導体チップ７０、或いは更に回路基板５０、インターポーザ９０の再設計、再製造を不要とすることができる。また、半導体チップ６０、半導体チップ７０、或いは更に回路基板５０、インターポーザ９０の製造ばらつきに起因した電源インピーダンス、反共振周波数等のばらつきを吸収することも可能になる。
尚、ここでは、電源供給ライン１３２上のＴＳＶ接続を切り替える場合を例示した。このほか、電源供給ライン１３２上のＴＳＶ接続に替えて、或いは、電源供給ライン１３２上のＴＳＶ接続と共に、ＧＮＤライン１３１上のＴＳＶ接続を切り替えることもできる。即ち、例えば図４に示すように、半導体チップ６０のＴＳＶ１１３ｂを電源供給ライン１３２に接続し、切り替え部１２０によってＴＳＶ１１１ｂ及びＴＳＶ１１２ｂのＧＮＤライン１３１との接続を切り替える。このような手法を用い、電源供給ライン１３２上のＴＳＶ接続に替えて、或いは、電源供給ライン１３２上のＴＳＶ接続と共に、ＧＮＤライン１３１上のＴＳＶ接続を切り替えるようにしてもよい。これにより、電子部品やこれを含む回路の電源インピーダンス、反共振周波数等の制御を行うことが可能である。
ここでは第１例として、下側の半導体チップ６０に切り替え部１２０を設け、この切り替え部１２０によって上側の半導体チップ７０とのＴＳＶ接続を切り替える場合を例示したが、切り替え部１２０は、上側の半導体チップ７０に設けられてもよい。
図５は第２の実施の形態に係る半導体チップの第２例を示す図である。図５には、第２例に係る下側の半導体チップ６０及び上側の半導体チップ７０の要部構成を模式的に図示している。
図５に示すように、切り替え部１２０は、上側の半導体チップ７０に設けることもできる。切り替え部１２０は、上記同様、半導体スイッチ等のスイッチ１２１及びスイッチ１２２を有している。例えば、半導体スイッチは、上側の半導体チップ７０に用いられる半導体基板（Ｓｉ基板１１０）とその上に設けられる配線層を用いて実現することができる。
下側の半導体チップ６０のＴＳＶ１１１ｂ及びＴＳＶ１１２ｂは、電源供給ライン１３２に電気的に接続され、ＴＳＶ１１３ｂは、ＧＮＤライン１３１に電気的に接続されている。上側の半導体チップ７０の切り替え部１２０は、スイッチ１２１及びスイッチ１２２により、上側の半導体チップ７０のＴＳＶ１１１ｂと、下側の半導体チップ６０のＴＳＶ１１１ｂ又はＴＳＶ１１２ｂ或いはそれらの両方との接続及び切断を切り替える。また、上側の半導体チップ７０の切り替え部１２０は、スイッチ１２１及びスイッチ１２２により、上側の半導体チップ７０のＴＳＶ１１２ｂと、下側の半導体チップ６０のＴＳＶ１１１ｂ又はＴＳＶ１１２ｂ或いはそれらの両方との接続及び切断を切り替える。
このように上側の半導体チップ７０に設ける切り替え部１２０によっても、所望のＴＳＶ接続となるように制御することができる。これにより、半導体チップ６０や半導体チップ７０、電子装置４０Ａや電子装置４０Ｂの電源インピーダンス、反共振周波数等を所望の値や範囲に制御し、良好な電源品質を得ることができる。更に、半導体チップ６０、半導体チップ７０等の再設計、再製造を不要とすることができるほか、製造ばらつきに起因した電源インピーダンス、反共振周波数等のばらつきを吸収することができる。
上記のような切り替え部１２０によるＴＳＶ接続の切り替えは、積層される半導体チップ６０と半導体チップ７０の間のほか、図２（Ｂ）のような電子装置４０Ｂにおける、半導体チップ６０とインターポーザ９０の間で行うこともできる。
図６は第２の実施の形態に係る半導体チップの第３例を示す図である。図６には、第３例に係る下側の半導体チップ６０及びインターポーザ９０の要部構成を模式的に図示している。
図６には一例として、半導体チップ６０のＳｉ基板１１０と同様のＴＳＶ１１１ｂ、ＴＳＶ１１２ｂ及びＴＳＶ１１３ｂ、並びにそれらの側面を覆う絶縁膜１１４を含むインターポーザ９０を図示している。このようなインターポーザ９０に、バンプ８１を介して、半導体チップ６０の切り替え部１２０が電気的に接続されている。
インターポーザ９０のＴＳＶ１１１ｂ及びＴＳＶ１１２ｂは、電源供給ライン１３２に電気的に接続され、ＴＳＶ１１３ｂは、ＧＮＤライン１３１に電気的に接続されている。半導体チップ６０の切り替え部１２０は、スイッチ１２１及びスイッチ１２２により、半導体チップ６０のＴＳＶ１１１ｂと、インターポーザ９０のＴＳＶ１１１ｂ又はＴＳＶ１１２ｂ或いはそれらの両方との接続及び切断を切り替える。また、半導体チップ６０の切り替え部１２０は、スイッチ１２１及びスイッチ１２２により、半導体チップ６０のＴＳＶ１１２ｂと、インターポーザ９０のＴＳＶ１１１ｂ又はＴＳＶ１１２ｂ或いはそれらの両方との接続及び切断を切り替える。
尚、ここでは、半導体チップ６０とインターポーザ９０に、同様のＴＳＶ１１１ｂ、ＴＳＶ１１２ｂ及びＴＳＶ１１３ｂを設ける場合を例示した。このほか、勿論、半導体チップ６０とインターポーザ９０には、直径や被覆絶縁膜厚等の異なるＴＳＶを設けることができる。
このように半導体チップ６０とインターポーザ９０の間でも、切り替え部１２０によって所望のＴＳＶ接続となるように制御することができる。これにより、半導体チップ６０や半導体チップ７０、電子装置４０Ｂの電源インピーダンス、反共振周波数等を所望の値や範囲に制御し、良好な電源品質を得ることができる。更に、半導体チップ６０、半導体チップ７０等の再設計、再製造を不要とすることができるほか、製造ばらつきに起因した電源インピーダンス、反共振周波数等のばらつきを吸収することができる。
尚、勿論、この第３例に係る半導体チップ６０と、その上に積層される半導体チップ７０との間で、上記第２例のような切り替え部１２０によるＴＳＶ接続の切り替えを行うことが可能である。これにより、実施可能なＴＳＶ接続の形態数（バリエーション）を増やすことができ、電源インピーダンス、反共振周波数等を、より一層、所望の値や範囲に制御し易くなる。
また、以上の説明では、異なる電子部品間、即ち、半導体チップ６０と半導体チップ７０の間、或いは半導体チップ６０とインターポーザ９０の間でのＴＳＶ接続の切り替えを例示したが、１つの電子部品内でＴＳＶ接続の切り替えを行うこともできる。
図７は第２の実施の形態に係る半導体チップの第４例を示す図である。図７には、第４例に係る半導体チップ６０の要部構成を模式的に図示している。
図７に示すように、１つの半導体チップ６０内の或る領域１１５ＡのＴＳＶ１１１ｂ、ＴＳＶ１１２ｂ及びＴＳＶ１１３ｂと、別の領域１１５ＢのＴＳＶ１１１ｂ、ＴＳＶ１１２ｂ及びＴＳＶ１１３ｂとを、切り替え部１２０で電気的に接続する。
例えば、領域１１５ＡのＴＳＶ１１１ｂ及びＴＳＶ１１２ｂは、電源供給ライン１３２に電気的に接続され、ＴＳＶ１１３ｂは、ＧＮＤライン１３１に電気的に接続されている。切り替え部１２０は、スイッチ１２１及びスイッチ１２２により、領域１１５ＡのＴＳＶ１１１ｂと、領域１１５ＢのＴＳＶ１１１ｂ又はＴＳＶ１１２ｂ或いはそれらの両方との接続及び切断を切り替える。また、切り替え部１２０は、スイッチ１２１及びスイッチ１２２により、領域１１５ＡのＴＳＶ１１２ｂと、領域１１５ＢのＴＳＶ１１１ｂ又はＴＳＶ１１２ｂ或いはそれらの両方との接続及び切断を切り替える。
ここでは、半導体チップ６０を例にしたが、切り替え部１２０を設ける半導体チップ７０でも、同様のＴＳＶ接続の切り替えを行うことが可能である。
このように１つの半導体チップ６０（又は７０）内でも、切り替え部１２０によって所望のＴＳＶ接続となるように制御することができる。これにより、半導体チップ６０（又は７０）、電子装置４０Ａや電子装置４０Ｂの電源インピーダンス、反共振周波数等を所望の値や範囲に制御し、良好な電源品質を得ることができる。更に、半導体チップ６０（又は７０）等の再設計、再製造を不要とすることができるほか、製造ばらつきに起因した電源インピーダンス、反共振周波数等のばらつきを吸収することができる。
尚、勿論、この第４例に係る構成を有する半導体チップ６０（又は７０）と、別の電子部品（半導体チップ、インターポーザ）との間で、上記第２例や第３例のような切り替え部１２０によるＴＳＶ接続の切り替えを行うことが可能である。これにより、実施可能なＴＳＶ接続の形態数を増やすことができ、電源インピーダンス、反共振周波数等を、より一層、所望の値や範囲に制御し易くなる。
以上説明した切り替え部１２０のスイッチ１２１及びスイッチ１２２の動作は、それらに電気的に接続される制御部を用いて、制御される。
図８は第２の実施の形態に係る切り替え部の一例の説明図である。
図８に示すように、切り替え部１２０は、半導体スイッチ等で形成されるスイッチ１２４（上記スイッチ１２１，１２２等）を有している。スイッチ１２４は、異なるＳｉ基板１１０のＴＳＶ１１１ｂ、ＴＳＶ１１２ｂ及びＴＳＶ１１３ｂに、或いは、同じＳｉ基板１１０内の異なる領域のＴＳＶ１１１ｂ、ＴＳＶ１１２ｂ及びＴＳＶ１１３ｂに、電気的に接続されている。切り替え部１２０には、スイッチ１２４に電気的に接続されたスイッチ制御部１２５が設けられている。このスイッチ制御部１２５によって各スイッチ１２４の動作が制御される。
スイッチ制御部１２５には、ターゲットの電源インピーダンスの値、回避すべき反共振周波数の範囲、電源供給に要するＴＳＶ数等の情報に基づいて生成されたスイッチ制御信号が入力される。スイッチ制御信号は、例えば、切り替え部１２０を備える電子部品や電子装置についての電源インピーダンス解析等によって生成される。スイッチ制御部１２５は、入力されたスイッチ制御信号に基づき、各スイッチ１２４の動作（オン、オフ、接点の切り替え等）を制御する。
尚、図８に示したＴＳＶ１１１ｂ、ＴＳＶ１１２ｂ及びＴＳＶ１１３ｂは単なる例であって、各種形態のＴＳＶ間の切り替えを切り替え部１２０によって行うことができる。
次に、第３の実施の形態について説明する。
ここでは、以上説明したような直径や被覆絶縁膜厚等の異なる各種電極（ＴＳＶ）を設けた基板の形成方法の例を、第３の実施の形態として説明する。
図９及び図１０は第３の実施の形態に係る基板形成方法の一例の説明図である。図９（Ａ）〜図９（Ｃ）及び図１０（Ａ）〜図１０（Ｃ）にはそれぞれ、基板形成工程の要部断面を模式的に図示している。
まず、図９（Ａ）に示すように、Ｓｉ基板等の基板２１０を準備する。準備する基板２１０には、後述する電極（ＴＳＶ）の形成領域外に、トランジスタ等の素子（図示せず）が形成されていてもよい。
次いで、準備した基板２１０の所定箇所に、図９（Ｂ）に示すように、貫通孔２１１ａを形成する。貫通孔２１１ａは、フォトリソグラフィ技術、エッチング技術等を用いて、形成することができる。尚、基板２１０の一方の主面側からまず基板２１０を貫通しない孔を形成し、その後、基板２１０を他方の主面側からその孔に達するまで研削し、図９（Ｂ）のような貫通孔２１１ａを形成した状態を得てもよい。
貫通孔２１１ａの形成後は、図９（Ｃ）に示すように、貫通孔２１１ａ内を含む基板２１０の表面に、絶縁膜（誘電体膜）２１４を形成する。絶縁膜２１４は、例えば、基板２１０がＳｉ等であれば熱酸化法を用いて酸化シリコン（ＳｉＯ）膜を形成することで、形成することができる。また、絶縁膜２１４は、その絶縁材料を堆積する方法や、絶縁樹脂材料を塗布して硬化させる方法等を用いることもできる。適当な方法を用いて、貫通孔２１１ａの内側の膜厚が所定値となるように、絶縁膜２１４を形成する。
次いで、絶縁膜２１４を形成した後の基板２１０の、上記貫通孔２１１ａとは異なる所定箇所に、図１０（Ａ）に示すように、貫通孔２１２ａを形成する。貫通孔２１２ａは、フォトリソグラフィ技術、エッチング技術等を用いて、形成することができる。
貫通孔２１２ａの形成後、図１０（Ｂ）に示すように、熱酸化法等を用いて、貫通孔２１１ａ及び貫通孔２１２ａの内側の膜厚が所定値となるように、更に絶縁膜２１４を形成する。この段階で、先に形成した貫通孔２１１ａ側には比較的厚い絶縁膜２１４が形成され、後に形成した貫通孔２１２ａ側には比較的薄い絶縁膜２１４が形成される。
このようにして絶縁膜２１４を形成した後、貫通孔２１１ａ及び貫通孔２１２ａの開口領域に導体材料を充填し、それぞれ図１０（Ｃ）に示すような電極２１１ｂ及び電極２１２ｂを形成する。電極２１１ｂ及び電極２１２ｂの導体材料には、例えば、Ｃｕ或いはＣｕを主体とする材料を用いることができる。例えば、このような材料を、めっき法を用いて貫通孔２１１ａ及び貫通孔２１２ａの開口領域に充填することで、電極２１１ｂ及び電極２１２ｂを形成することができる。
ここでは、先に形成した貫通孔２１１ａ側に、比較的厚い絶縁膜２１４で覆われた小径の電極２１１ｂを形成し、後に形成した貫通孔２１２ａ側に、比較的薄い絶縁膜２１４で覆われた大径の電極２１２ｂを形成する場合を例示した。上記方法において、基板２１０には、形成する電極の直径、電極を覆う絶縁膜の膜厚に基づいて設定された開口サイズ（直径）の貫通孔を形成することができる。形成する貫通孔の開口サイズ（図９（Ｂ），図１０（Ａ））、その貫通孔に形成する絶縁膜の膜厚（図９（Ｃ），図１０（Ｂ））を適宜設定することで、直径や被覆絶縁膜厚等の異なる各種電極を形成することができる。
また、図１１及び図１２は第３の実施の形態に係る基板形成方法の別例の説明図である。図１１（Ａ）〜図１１（Ｄ）及び図１２（Ａ）〜図１２（Ｄ）にはそれぞれ、基板形成工程の要部断面を模式的に図示している。
この方法では、まず、図１１（Ａ）に示すように、準備した基板２１０に貫通孔２１１ａ及び貫通孔２１２ａを形成する。次いで、図１１（Ｂ）に示すように、一方の貫通孔２１２ａ側をレジスト３００でマスクしたうえで、図１１（Ｃ）に示すように、もう一方の貫通孔２１１ａ側に、その内側の膜厚が所定値となるように、絶縁膜２１４を形成する。その後、図１１（Ｄ）に示すように、レジスト３００を除去する。
次いで、図１２（Ａ）に示すように、今度は貫通孔２１１ａ側をレジスト３１０でマスクし、図１２（Ｂ）に示すように、もう一方の貫通孔２１２ａ側に、その内側の膜厚が所定値となるように、絶縁膜２１４を形成する。ここでは、先に貫通孔２１１ａ側に形成した絶縁膜２１４の膜厚よりも、後に貫通孔２１２ａ側に形成した絶縁膜２１４の膜厚の方が薄くなるように、絶縁膜２１４を形成した場合を例示している。
絶縁膜２１４の形成後は、図１２（Ｃ）に示すように、レジスト３１０を除去し、貫通孔２１１ａ及び貫通孔２１２ａの開口領域に導体材料を充填し、それぞれ図１２（Ｄ）に示すような電極２１１ｂ及び電極２１２ｂを形成する。
この図１１及び図１２に示すような方法でも、形成する貫通孔の開口サイズ（図１１（Ａ））、その貫通孔に形成する絶縁膜の膜厚（図１１（Ｃ），図１２（Ｂ））を適宜設定することで、直径や被覆絶縁膜厚等の異なる各種電極を形成することができる。また、この方法では、各貫通孔にそれぞれ独立した形成条件で所定膜厚の絶縁膜を形成することができ、更に、各貫通孔に異なる絶縁材料の絶縁膜を形成することもできる。
次に、第４の実施の形態について説明する。
上記のようなスイッチの切り替え部を用いた電極（ＴＳＶ）接続を切り替え、それにより電源特性を制御する方法の例を、第４の実施の形態として説明する。
ここでは、次の図１３に示すような電子装置（又はそのモデル）を用いる。
図１３は第４の実施の形態に係る電子装置の一例を示す図である。
図１３に示す電子装置４００は、プリント基板（ＰＣＢ）４１０、インターポーザ４２０、半導体チップ４３０及び半導体チップ４４０を有している。
ＰＣＢ４１０は、グランド電位ＧＮＤとされるＧＮＤプレーン４１１、電源電位Ｖｃｃとされる電源プレーン４１２、信号の伝送路となる信号線４１３、及びＰＣＢの厚み方向の導通を取るためのスルーホール４１４を含む。ＰＣＢ４１０には、例えば、図示しないＶＲＭ（Voltage Regulator Module）が接続される。
インターポーザ４２０は、ＰＣＢ４１０とバンプ４５１を用いて電気的に接続される。インターポーザ４２０は、ＰＣＢ４１０のＧＮＤプレーン４１１及び電源プレーン４１２にそれぞれ電気的に接続されたＧＮＤ配線４２１及び電源供給配線４２２、ＰＣＢ４１０の信号線４１３に電気的に接続された信号線４２３（ＰＯＳ信号，ＮＥＧ信号）を含む。また、インターポーザ４２０には、半導体チップやチップコンデンサ等のチップ部品４５０が搭載されてもよい。
半導体チップ４３０は、インターポーザ４２０とバンプ４５２を用いて電気的に接続される。半導体チップ４３０は、インターポーザ４２０のＧＮＤ配線４２１及び電源供給配線４２２にそれぞれ電気的に接続されたＧＮＤ配線４３１及び電源供給配線４３２、インターポーザ４２０の信号線４２３に電気的に接続された信号線４３３を含む。半導体チップ４３０は更に、ＧＮＤ配線４３１及び電源供給配線４３２に電気的に接続されたＴＳＶ４３４を含む。ＴＳＶ４３４には、上記のような、直径や被覆絶縁膜厚等の異なる各種形態のものが含まれる。また、半導体チップ４３０には、ネットワークアナライザ等、インピーダンスを測定するための機能部が内蔵される。
半導体チップ４４０は、下側の半導体チップ４３０上に積層され、下側の半導体チップ４３０とバンプ４５３を用いて電気的に接続される。半導体チップ４４０は、下側の半導体チップ４３０のＧＮＤ配線４３１及び電源供給配線４３２にそれぞれ電気的に接続されたＧＮＤ配線４４１及び電源供給配線４４２、下側の半導体チップ４３０の信号線４３３に電気的に接続された信号線４４３を含む。半導体チップ４３０は更に、ＧＮＤ配線４４１及び電源供給配線４４２に電気的に接続されたＴＳＶ４４４を含む。ＴＳＶ４４４には、上記のような、直径や被覆絶縁膜厚等の異なる各種形態のものが含まれる。半導体チップ４４０のＧＮＤ配線４４１及び電源供給配線４４２には、デカップリングコンデンサ４４５、及び供給された電源を消費する回路（負荷）４４６が電気的に接続される。半導体チップ４４０の信号線４４３には、ＳＥＲＤＥＳ（SERializer DESerializer）回路４４７が電気的に接続されている。また、半導体チップ４３０には、ネットワークアナライザ等、インピーダンスを測定するための機能部が内蔵されてもよい。
半導体チップ４３０及び半導体チップ４４０は、上記第２に実施の形態で述べた半導体チップ６０及び半導体チップ７０のような構成を含む。半導体チップ４３０及び半導体チップ４４０の少なくとも一方には、それらのＴＳＶ４３４、ＴＳＶ４４４の接続を切り替えるスイッチを備えた切り替え部（及びそのスイッチ動作を制御するスイッチ制御部）が設けられる。切り替え部（及びスイッチ制御部）には、上記第２の実施の形態で述べたようなものを設けることができる。
例えば、この図１３に示すような構成を有する電子装置４００の、ＴＳＶ４３４及びＴＳＶ４４４が接続又は切断される電源線（電源供給ライン及びＧＮＤライン）を含む構造部分（図中点線枠Ｘ１）に着目し、電源インピーダンス解析を行う。電源インピーダンス解析では、電子装置４００（実機）の回路構成を表現した次の図１４に示すようなモデルを用いることができる。
図１４は第４の実施の形態に係る電子装置モデルの一例を示す図である。
図１４に示すモデル４００ａは、電子装置４００のＶＲＭに対応するＶＲＭ部４６０ａ、ＰＣＢ４１０に対応するＰＣＢ部４１０ａ、及びインターポーザ４２０に対応するインターポーザ部４２０ａを含む。モデル４００ａは更に、接続の切り替えが可能なＴＳＶ４３４，４４４が含まれるＴＳＶ部４３０ａ、及び電源が供給される負荷４４６に対応する負荷部４４０ａを含む。図１４中、Ｒは抵抗、Ｌはインダクタンス、Ｃは静電容量を示す。
モデル４００ａのＰＣＢ部４１０ａと負荷部４４０ａの間のインターポーザ部４２０ａ及びＴＳＶ部４３０ａの特性は、Ｓパラメータ（透過係数、反射係数）で表すことができる。Ｓパラメータは、ＴＳＶ部４３０ａのＴＳＶ（４３４，４４４）接続の切り替えによって変化し得る。ＴＳＶ部４３０ａのＳパラメータは、モデル４００ａを用いたシミュレーションで取得したり、電子装置４００においてネットワークアナライザを用いて測定することによって取得したりすることができる。Ｓパラメータを用いることで、ＴＳＶ部４３０ａの入出力の電源インピーダンスを求めることができる。
続いて、上記のような電子装置４００のモデル４００ａを用いた電源インピーダンス解析を行って電源特性（電源インピーダンス、反共振周波数）を制御するフローについて説明する。
図１５は第４の実施の形態に係る電源特性制御処理に用いる電源インピーダンス解析装置の一例を示す図である。図１６及び図１７は第４の実施の形態に係る電源特性制御処理フローの一例を示す図である。
モデル４００ａを用いた電源特性制御処理には、例えば、図１５に示すような電源インピーダンス解析装置５００を用いる。
電源インピーダンス解析装置５００は、電源特性制御処理部５１０及びスイッチ制御信号生成部５２０を有している。電源特性制御処理部５１０は、モデル４００ａ（又は電子装置４００）の電源インピーダンス等に基づき、所望の電源特性が得られるＴＳＶ（４３４，４４４）接続の組み合わせを求める処理を行う。スイッチ制御信号生成部５２０は、電源特性制御処理部５１０によって求められたＴＳＶ接続の組み合わせを示すスイッチ制御信号を生成する。
電源インピーダンス解析装置５００のスイッチ制御信号生成部５２０で生成されたスイッチ制御信号は、電子装置４００に設けられる、ＴＳＶ接続を切り替える切り替え部４７０のスイッチ制御部４７１に入力される。
電源特性の制御に当たっては、まず電源インピーダンス解析に用いる各種設定が行われる（図１６；ステップＳ１０）。例えば、目的の電源インピーダンス（ターゲットインピーダンスＺｔ）、回避すべき反共振周波数の範囲、電流（電源）供給に必要なＴＳＶ数を設定する。尚、ターゲットインピーダンスＺｔは、次式（１）で算出することができる。
Ｚｔ＝（Ｖｃｃ×リップル率）／（５０％×Ｉｍａｘ） ・・・（１）
式（１）において、Ｖｃｃは電源電圧、Ｉｍａｘは最大消費電流を示す。
また、電流供給に必要なＴＳＶ数は、最大消費電流／ＴＳＶ１個の許容電流から、求めることができる。
電源インピーダンス解析では、これらの設定のほか、例えば、電子装置４００のモデル４００ａの等価回路（ＲＬＣ回路）、電子装置４００の電磁界解析や実測によって取得される周波数特性が準備される。
電源インピーダンス解析では、まず電源線（電源供給ライン及びＧＮＤライン）に接続する初期のＴＳＶが選択される（図１６；ステップＳ１）。例えば、切り替え可能なＴＳＶ群のうち、直径が中程度のＴＳＶ、隣接ＴＳＶとの間の静電容量が中程度のＴＳＶが、電流供給に要するＴＳＶ数を基に選択される。
モデル４００ａを用いた電源インピーダンス解析では、電源インピーダンス解析装置５００の電源特性制御処理部５１０に、上記のような各種設定情報、及びモデル４００ａを示す情報が入力される。電源特性制御処理部５１０は、そのモデル４００ａや等価回路の情報を用い、切り替え可能なＴＳＶ群から、例えば上記のような所定条件のＴＳＶを選択する。
そして、電源特性制御処理部５１０は、選択されたＴＳＶを電源線に接続する（図１６；ステップＳ２）。電源特性制御処理部５１０は、選択されたＴＳＶを電源線に接続したＴＳＶ部４３０ａを含むモデル４００ａを生成し、先に設定された情報を用いて、電源インピーダンス解析処理を実行する（図１６；ステップＳ３）。電源特性制御処理部５１０は、その生成したモデル４００ａについて、所定周波数範囲で電源を供給した時の、そのＴＳＶ部４３０ａのＳパラメータを求め、そのＳパラメータから負荷部４４０ａ手前の電源インピーダンスを求める処理を実行する。
このような処理によって取得される電源インピーダンス特性の一例を図１８に示す。この図１８の例では、周波数１０6Ｈｚ付近に反共振が現れている。インピーダンス０．１Ωが、ターゲットインピーダンスＺｔである。
電源特性制御処理部５１０は、ステップＳ３で求めた電源インピーダンスが、ターゲットインピーダンスＺｔ以下であるか否かを判定する（図１６；ステップＳ４）。ステップＳ３で求めた電源インピーダンスがターゲットインピーダンスＺｔ以下である場合には、ステップＳ３の電源インピーダンス解析処理時の選択ＴＳＶと電源線との接続で適正な電源インピーダンスが得られていると言える。求めた電源インピーダンスがターゲットインピーダンスＺｔ以下である場合、電源特性制御処理部５１０は、電源特性制御処理を終了する。
ステップＳ３で求めた電源インピーダンスがターゲットインピーダンスＺｔを上回る場合、電源特性制御処理部５１０は、反共振周波数ｆｒが、予め設定された、回避すべき反共振周波数範囲外であるか否かを判定する（図１６；ステップＳ５）。反共振周波数ｆｒが、回避すべき反共振周波数範囲外である場合、電源特性制御処理部５１０は、電源特性制御処理を終了する。
一方、反共振周波数ｆｒが、予め設定された、回避すべき反共振周波数範囲内となる場合がある。例えば、図１８に点線枠Ｘ２で示した範囲が、予め設定された、回避すべき反共振周波数範囲であるとすると、この図１８の例では、反共振周波数ｆｒが、その点線枠Ｘ２の周波数範囲内に含まれる。このような場合、電源特性制御処理部５１０は、次のような処理を実行する。
即ち、まず電源特性制御処理部５１０は、反共振周波数ｆｒが、予め設定された、回避すべき反共振周波数範囲（図１８の点線枠Ｘ２）の中央の周波数（中央値）以下か否かを判定する（図１７；ステップＳ６）。
ここで、反共振周波数ｆｒは、次式（２）で表わされる。
ｆｒ＝１／［２π√｛（Ｌｐ＋Ｌｔ）×（Ｃｐ×Ｃｔ）／（Ｃｐ＋Ｃｔ）｝］・・・（２）
式（２）において、ＬｐはＶＧプレーンのインダクタンス、ＣｐはＶＧプレーンの静電容量、ＬｔはＴＳＶのインダクタンス、ＣｔはＴＳＶの静電容量を示す。
電源特性制御処理部５１０は、ステップＳ６において、反共振周波数ｆｒが、回避すべき反共振周波数範囲の中央値以下である場合には、反共振周波数ｆｒがより低くなるように、インダクタンスＬｔ×静電容量Ｃｔがより大きいＴＳＶを選択する（図１７；ステップＳ７）。例えば、反共振周波数ｆｒの取得時点で選択されているＴＳＶよりも静電容量Ｃｔが２倍程度大きくなるようなＴＳＶを選択する。
尚、この選択時には、反共振周波数ｆｒをより低くするために、例えば、先に選択されている１つのＴＳＶを複数のＴＳＶに変更するように選択したり、先に選択されている複数のＴＳＶを１つのＴＳＶに変更するように選択したりすることができる。或いは、先に選択されている複数のＴＳＶを複数のＴＳＶに変更するように選択することもできる。
電源特性制御処理部５１０は、ステップＳ６において、反共振周波数ｆｒが、回避すべき反共振周波数範囲の中央値を上回る場合には、反共振周波数ｆｒがより高くなるように、インダクタンスＬｔ×静電容量Ｃｔがより小さいＴＳＶを選択する（図１７；ステップＳ８）。例えば、反共振周波数ｆｒの取得時点で選択されているＴＳＶよりも静電容量Ｃｔが１／２倍程度小さくなるようなＴＳＶを選択する。
尚、この選択時には、反共振周波数ｆｒをより高くするために、例えば、先に選択されている１つのＴＳＶを複数のＴＳＶに変更するように選択したり、先に選択されている複数のＴＳＶを１つのＴＳＶに変更するように選択したりすることができる。或いは、先に選択されている複数のＴＳＶを複数のＴＳＶに変更するように選択することもできる。
上記のような選択後、電源特性制御処理部５１０は、ステップＳ２に戻り、電源線に接続するＴＳＶをステップＳ７又はＳ８で選択されたＴＳＶに切り替え、ステップＳ３以降の処理を実行する。電源特性制御処理部５１０は、電源インピーダンスがターゲットインピーダンスＺｔ以下になるか、或いは反共振周波数ｆｒが回避すべき範囲外になるまで、ステップＳ２〜Ｓ８の処理を実行する。
その際、ステップＳ７では、２回目以降、取得された反共振周波数ｆｒと、回避すべき反共振周波数範囲の下限との差に応じて、選択するＴＳＶのインダクタンスＬｔ、静電容量Ｃｔの値を変化させてもよい。例えば、反共振周波数ｆｒと回避すべき反共振周波数範囲の下限との差が大きければ、インダクタンスＬｔや静電容量Ｃｔが初期値から４倍程度大きくなるようなＴＳＶを選択し、差が小さければ、初期値から２倍程度、３倍程度大きくなるようなＴＳＶを選択する。
また、ステップＳ８では、２回目以降、取得された反共振周波数ｆｒと、回避すべき反共振周波数範囲の上限との差に応じて、選択するＴＳＶのインダクタンスＬｔ、静電容量Ｃｔの値を変化させてもよい。例えば、反共振周波数ｆｒと回避すべき反共振周波数範囲の上限との差が大きければ、インダクタンスＬｔや静電容量Ｃｔが初期値から１／４倍程度小さくなるようなＴＳＶを選択し、差が小さければ、初期値から１／２倍程度、１／３倍程度小さくなるようなＴＳＶを選択する。
電源特性制御処理部５１０は、上記ステップＳ１〜Ｓ８の処理を実行することで、電源インピーダンスがターゲットインピーダンスＺｔ以下になるか、或いは反共振周波数ｆｒが回避すべき範囲外になるようなＴＳＶ接続の組み合わせを求める。
尚、ここで述べたＴＳＶ接続の切り替えは、モデル４００ａに対応する電子装置４００が備える半導体チップ４３０，４４０のＴＳＶ４３４，４４４を対象とした。このほか、インターポーザ４２０にもＴＳＶを設け、それも含めたモデルで上記のような電源インピーダンス解析を行い、ＴＳＶ接続の切り替えを行ってもよい。
このような電源特性制御処理の後、その処理によって求められたＴＳＶ接続の組み合わせを示すスイッチ制御信号が、電源インピーダンス解析装置５００のスイッチ制御信号生成部５２０で生成される。生成されたスイッチ制御信号は、電子装置４００に設けられた切り替え部４７０のスイッチ制御部４７１に入力される。電子装置４００では、スイッチ制御部４７１に入力されたスイッチ制御信号に基づき、切り替え部４７０の各スイッチの動作が制御され、上記電源特性制御処理によって得られた組み合わせでＴＳＶ接続が行われる。これにより、電源品質の良好な電子装置４００が得られる。
電源特性制御処理に基づく組み合わせでＴＳＶ接続を行った電子装置４００では、例えば、実際に所定の電源を供給し、内蔵するネットワークアナライザを用いてＳパラメータを測定し、測定されたＳパラメータを用いて電源インピーダンスを求めることができる。
そして、上記図１６及び図１７のフローの例に従い、実際に求めた電源インピーダンスがターゲットインピーダンスＺｔ以下であれば（図１６；ステップＳ４）、この時点でのＴＳＶ接続の組み合わせを確定する。また、実際に求めた電源インピーダンスがターゲットインピーダンスＺｔを上回る場合で、反共振周波数ｆｒが回避すべき反共振周波数範囲外でない場合も同様に（図１６；ステップＳ５）、この時点でのＴＳＶ接続の組み合わせを確定する。
実際に求めた電源インピーダンスがターゲットインピーダンスＺｔを上回り、反共振周波数ｆｒが回避すべき反共振周波数範囲外であれば（図１６；ステップＳ５）、その反共振周波数ｆｒの値に応じて、ＴＳＶ接続を切り替えるスイッチ制御信号を準備する（図１６；ステップＳ６〜Ｓ８）。このスイッチ制御信号を、切り替え部４７０のスイッチ制御部４７１に入力し、各スイッチの動作を制御し、ＴＳＶ接続を切り替える。このようにしてＴＳＶ接続を切り替えた電子装置４００について、改めて上記のように実際の電源インピーダンスを求める。このような手順を、実際の電源インピーダンスがターゲットインピーダンスＺｔ以下になるか、或いは反共振周波数ｆｒが回避すべき範囲外になるようなＴＳＶ接続の組み合わせとなるまで繰り返す。
このように、モデル４００ａを用いた電源特性制御処理の結果を用い、実機でも電源品質の良好な電子装置４００を得ることができる。
実機の電子装置４００では、実稼働条件で動作させた場合、モデル４００ａで得られた電源特性とは異なる電源特性となることが起こり得る。また、電子装置４００やそれに含まれる半導体チップ４３０，４４０等の電子部品に製造ばらつきがある場合も同様に、実機ではモデル４００ａで得られた電源特性とは異なる電源特性となることが起こり得る。或いは、電子装置４００のＰＣＢ４１０に更に別の電子部品が搭載される（電源線が共有される）場合にも、同様のことが起こり得る。上記のように実機の電子装置４００について、その電源インピーダンス等に基づき必要に応じてＴＳＶ接続を切り替えることで、実稼働条件での電源品質の良好な電子装置４００、製造ばらつきを吸収した電子装置４００を実現することが可能になる。また、電子装置４００の用途によって、後からＴＳＶ接続を切り替え、その用途に合った電源特性に制御し、良好な電源品質を得ることが可能になる。
尚、上記のようにモデル４００ａを用いた電源インピーダンス解析を行って電源特性制御処理を行う場合、必ずしもモデル４００ａに対応する実機の電子装置４００が準備（製造）されていることを要しない。例えば、製造前に予め、仕様等に基づいてモデル４００ａのみを作成し、それを用いて上記電源特性制御処理を実行し、所望の電源特性が得られるＴＳＶ接続を示す情報を取得しておく。そして、その情報に示されるＴＳＶ接続を有するように、電子装置４００の設計、製造を行う。このような方法によっても、電源品質の良好な電子装置４００を得ることが可能である。
尚、上記電源インピーダンス解析装置５００の処理機能は、コンピュータを用いて実現することができる。
図１９は電源インピーダンス解析装置に用いるコンピュータのハードウェアの構成例を示す図である。
コンピュータ６００は、プロセッサ６０１によって全体が制御されている。プロセッサ６０１には、バス６０９を介してＲＡＭ（Random Access Memory）６０２と複数の周辺機器が接続されている。プロセッサ６０１は、マルチプロセッサであってもよい。プロセッサ６０１は、例えばＣＰＵ（Central Processing Unit）、ＭＰＵ（Micro Processing Unit）、ＤＳＰ（Digital Signal Processor）、ＡＳＩＣ（Application Specific Integrated Circuit）、又はＰＬＤ（Programmable Logic Device）である。また、プロセッサ６０１は、ＣＰＵ、ＭＰＵ、ＤＳＰ、ＡＳＩＣ、ＰＬＤのうちの２種以上の要素の組み合わせであってもよい。
ＲＡＭ６０２は、コンピュータ６００の主記憶装置として使用される。ＲＡＭ６０２には、プロセッサ６０１に実行させるＯＳ（Operating System）のプログラムやアプリケーションプログラムの少なくとも一部が一時的に格納される。また、ＲＡＭ６０２には、プロセッサ６０１による処理に必要な各種データが格納される。
バス６０９に接続されている周辺機器としては、ＨＤＤ（Hard Disk Drive）６０３、グラフィック処理装置６０４、入力インタフェース６０５、光学ドライブ装置６０６、機器接続インタフェース６０７、及びネットワークインタフェース６０８がある。
ＨＤＤ６０３は、内蔵したディスクに対して、磁気的にデータの書き込み及び読み出しを行う。ＨＤＤ６０３は、コンピュータ６００の補助記憶装置として使用される。ＨＤＤ６０３には、ＯＳのプログラム、アプリケーションプログラム、及び各種データが格納される。尚、補助記憶装置としては、フラッシュメモリ等の半導体記憶装置を使用することもできる。
グラフィック処理装置６０４には、モニタ６１１が接続されている。グラフィック処理装置６０４は、プロセッサ６０１からの命令に従って、画像をモニタ６１１の画面に表示させる。モニタ６１１としては、ＣＲＴ（Cathode Ray Tube）を用いた表示装置や液晶表示装置等がある。
入力インタフェース６０５には、キーボード６１２とマウス６１３とが接続されている。入力インタフェース６０５は、キーボード６１２やマウス６１３から送られてくる信号をプロセッサ６０１に送信する。尚、マウス６１３は、ポインティングデバイスの一例であり、他のポインティングデバイスを使用することもできる。他のポインティングデバイスとしては、タッチパネル、タブレット、タッチパッド、トラックボール等がある。
光学ドライブ装置６０６は、レーザ光等を利用して、光ディスク６１４に記録されたデータの読み取りを行う。光ディスク６１４は、光の反射によって読み取り可能なようにデータが記録された可搬型の記録媒体である。光ディスク６１４には、ＤＶＤ（Digital Versatile Disc）、ＤＶＤ−ＲＡＭ、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory）、ＣＤ−Ｒ（Recordable）／ＲＷ（ReWritable）等がある。
機器接続インタフェース６０７は、コンピュータ６００に周辺機器を接続するための通信インタフェースである。例えば、機器接続インタフェース６０７には、メモリ装置６１５やメモリリーダライタ６１６を接続することができる。メモリ装置６１５は、機器接続インタフェース６０７との通信機能を搭載した記録媒体である。メモリリーダライタ６１６は、メモリカード６１７へのデータの書き込み、又はメモリカード６１７からのデータの読み出しを行う装置である。メモリカード６１７は、カード型の記録媒体である。
ネットワークインタフェース６０８は、ネットワーク６１０に接続されている。ネットワークインタフェース６０８は、ネットワーク６１０を介して、他のコンピュータ又は通信機器との間でデータの送受信を行う。
以上のようなハードウェア構成によって、電源インピーダンス解析装置５００の処理機能を実現することができる。
コンピュータ６００は、例えば、コンピュータ読み取り可能な記録媒体に記録されたプログラムを実行することにより、電源インピーダンス解析装置５００の処理機能を実現する。コンピュータ６００に実行させる処理内容を記述したプログラムは、様々な記録媒体に記録しておくことができる。例えば、コンピュータ６００に実行させるプログラムをＨＤＤ６０３に格納しておくことができる。プロセッサ６０１は、ＨＤＤ６０３内のプログラムの少なくとも一部をＲＡＭ６０２にロードし、プログラムを実行する。また、コンピュータ６００に実行させるプログラムを、光ディスク６１４、メモリ装置６１５、メモリカード６１７等の可搬型記録媒体に記録しておくこともできる。可搬型記録媒体に格納されたプログラムは、例えば、プロセッサ６０１からの制御により、ＨＤＤ６０３にインストールされた後、実行可能となる。また、プロセッサ６０１が、可搬型記録媒体から直接プログラムを読み出して実行することもできる。
以上説明した実施の形態に関し、更に以下の付記を開示する。
（付記１） 基板と、
前記基板を貫通する第１直径の第１電極と、
前記基板を貫通する第２直径の第２電極と、
前記第１電極と第１電源線との接続、又は、前記第２電極と前記第１電源線との接続を切り替える切り替え部と、
前記基板を貫通し、前記第１電源線と異電位の第２電源線に接続される第３電極と
を含み、
前記第１直径と前記第２直径、及び、前記第１電極と前記第３電極間の静電容量と前記第２電極と前記第３電極間の静電容量のうち、少なくとも一方が異なることを特徴とする電子部品。
（付記２） 前記第１電極の側面を覆う第１膜厚の第１誘電体膜と、
前記第２電極の側面を覆い、前記第１膜厚とは異なる第２膜厚の第２誘電体膜と
を含むことを特徴とする付記１に記載の電子部品。
（付記３） 前記第１電極は、前記第３電極から第１距離だけ離れて位置し、
前記第２電極は、前記第３電極から前記第１距離とは異なる第２距離だけ離れて位置することを特徴とする付記１又は２に記載の電子部品。
（付記４） 前記第３電極は、第３直径であり、
前記基板を貫通する第４直径の第４電極を更に含み、
前記第３直径と前記第４直径、前記第１電極と前記第３電極間の静電容量と前記第１電極と前記第４電極間の静電容量、及び、前記第２電極と前記第３電極間の静電容量と前記第２電極と前記第４電極間の静電容量のうち、少なくともいずれかが異なり、
前記切り替え部は、前記第３電極と前記第２電源線との接続、又は、前記第４電極と前記第２電源線との接続を切り替えることを特徴とする付記１乃至３のいずれかに記載の電子部品。
（付記５） 前記第１電源線及び前記第２電源線と接続された時の電源インピーダンスに基づき、前記切り替え部による切り替えが行われることを特徴とする付記１乃至４のいずれかに記載の電子部品。
（付記６） 前記第１電源線及び前記第２電源線と接続された時の反共振周波数に基づき、前記切り替え部による切り替えが行われることを特徴とする付記１乃至５のいずれかに記載の電子部品。
（付記７） 第１基板と、
前記第１基板に設けられた第１電源線と、
前記第１電源線と異電位の第２電源線と
を含む第１電子部品と、
第２基板と、
前記第２基板を貫通する第１直径の第１電極と、
前記第２基板を貫通する第２直径の第２電極と、
前記第１電極と前記第１電源線との接続、又は、前記第２電極と前記第１電源線との接続を切り替える切り替え部と、
前記第２基板を貫通し、前記第２電源線に接続される第３電極と
を含み、
前記第１直径と前記第２直径、及び、前記第１電極と前記第３電極間の静電容量と前記第２電極と前記第３電極間の静電容量のうち、少なくとも一方が異なる第２電子部品と
を備えることを特徴とする電子装置。
（付記８） 前記第３電極は、第３直径であり、
前記第２電子部品は、前記第２基板を貫通する第４直径の第４電極を更に含み、
前記第３直径と前記第４直径、前記第１電極と前記第３電極間の静電容量と前記第１電極と前記第４電極間の静電容量、及び、前記第２電極と前記第３電極間の静電容量と前記第２電極と前記第４電極間の静電容量のうち、少なくともいずれかが異なり、
前記切り替え部は、前記第３電極と前記第２電源線との接続、又は、前記第４電極と前記第２電源線との接続を切り替えることを特徴とする付記７に記載の電子装置。
（付記９） 前記第１電源線は、前記第１基板を貫通する第５電極を含み、
前記切り替え部は、前記第１電極と前記第２電極の少なくとも一方を、前記第５電極と接続することを特徴とする付記７又は８に記載の電子装置。
（付記１０） 第１基板と、
前記第１基板に設けられた第１電源線と、
前記第１電源線と異電位の第２電源線と
を含む第１電子部品を準備する工程と、
第２基板と、
前記第２基板を貫通する第１直径の第１電極と、
前記第２基板を貫通する第２直径の第２電極と、
前記第１電極と前記第１電源線との接続、又は、前記第２電極と前記第１電源線との接続を切り替える切り替え部と、
前記第２基板を貫通し、前記第２電源線に接続される第３電極と
を含み、
前記第１直径と前記第２直径、及び、前記第１電極と前記第３電極間の静電容量と前記第２電極と前記第３電極間の静電容量のうち、少なくとも一方が異なる第２電子部品を準備する工程と、
前記切り替え部によって前記第１電極を前記第１電源線と接続した時の電源インピーダンスを取得する工程と、
前記電源インピーダンスに基づき、前記切り替え部によって、前記第１電極と前記第１電源線との接続を維持するか、又は、前記第２電極を前記第１電源線と接続する工程と
を含むことを特徴とする電子装置の製造方法。
（付記１１） 前記第１電極を前記第１電源線と接続した時の反共振周波数を取得する工程を更に含み、
前記電源インピーダンス及び前記反共振周波数に基づき、前記切り替え部によって、前記第１電極と前記第１電源線の接続を維持するか、又は、前記第１電極を前記第１電源線から切断し前記第２電極を前記第１電源線と接続することを特徴とする付記１０に記載の電子装置の製造方法。
（付記１２） 基板と、
前記基板を貫通する第１直径の第１電極と、
前記基板を貫通する第２直径の第２電極と、
前記第１電極と第１電源線との接続、又は、前記第２電極と前記第１電源線との接続を切り替える切り替え部と、
前記基板を貫通し、前記第１電源線と異電位の第２電源線に接続される第３電極と
を含み、
前記第１直径と前記第２直径、及び、前記第１電極と前記第３電極間の静電容量と前記第２電極と前記第３電極間の静電容量のうち、少なくとも一方が異なる電子装置の電源特性制御方法であって、
前記切り替え部によって前記第１電極を前記第１電源線と接続した時の電源インピーダンスを取得する工程と、
前記電源インピーダンスに基づき、前記切り替え部によって、前記第１電極と前記第１電源線との接続を維持するか、又は、前記第２電極を前記第１電源線と接続する工程と
を含むことを特徴とする電源特性制御方法。
（付記１３） 前記第１電極を前記第１電源線と接続した時の反共振周波数を取得する工程を更に含み、
前記電源インピーダンス及び前記反共振周波数に基づき、前記切り替え部によって、前記第１電極と前記第１電源線の接続を維持するか、又は、前記第１電極を前記第１電源線から切断し前記第２電極を前記第１電源線と接続することを特徴とする付記１２に記載の電源特性制御方法。
（付記１４） 基板と、
前記基板を貫通する第１直径の第１電極と、
前記基板を貫通する第２直径の第２電極と、
前記第１電極と第１電源線との接続、又は、前記第２電極と前記第１電源線との接続を切り替える切り替え部と、
前記基板を貫通し、前記第１電源線と異電位の第２電源線に接続される第３電極と
を含み、
前記第１直径と前記第２直径、及び、前記第１電極と前記第３電極間の静電容量と前記第２電極と前記第３電極間の静電容量のうち、少なくとも一方が異なる電子装置の電源特性制御プログラムであって、
コンピュータに、
前記切り替え部によって前記第１電極を前記第１電源線と接続した時の電源インピーダンスを取得し、
前記電源インピーダンスに基づき、前記切り替え部によって、前記第１電極と前記第１電源線との接続を維持するか、又は、前記第２電極を前記第１電源線と接続するかを判定する
処理を実行させることを特徴とする電源特性制御プログラム。
（付記１５） 前記コンピュータに、
前記第１電極を前記第１電源線と接続した時の反共振周波数を取得し、
前記電源インピーダンス及び前記反共振周波数に基づき、前記切り替え部によって、前記第１電極と前記第１電源線の接続を維持するか、又は、前記第２電極を前記第１電源線と接続するかを判定する
処理を実行させることを特徴とする付記１２に記載の電源特性制御プログラム。
１Ａ，１Ｂ 電子部品
１０，２１０ 基板
１０ａ，１０ｂ 主面
１１ａ，１２ａ，１３ａ，１１１ａ，１１２ａ，１１３ａ，２１１ａ，２１２ａ 貫通孔
１１ｂ，１２ｂ，１３ｂ，２１１ｂ，２１２ｂ 電極
１４，１１４，２１４ 絶縁膜
２０，１２０，４７０ 切り替え部
２１，２２，１２１，１２２，１２４ スイッチ
３１，１３１ ＧＮＤライン
３２，１３２ 電源供給ライン
４０Ａ，４０Ｂ，４００ 電子装置
５０ 回路基板
６０，７０，４３０，４４０ 半導体チップ
８１，８２，８３，４５１，４５２，４５３ バンプ
９０，４２０ インターポーザ
１１０ Ｓｉ基板
１１１ｂ，１１２ｂ，１１３ｂ，４３４，４４４ ＴＳＶ
１１５Ａ，１１５Ｂ 領域
１２５，４７１ スイッチ制御部
３００，３１０ レジスト
４００ａ モデル
４１０ ＰＣＢ
４１０ａ ＰＣＢ部
４１１ ＧＮＤプレーン
４１２ 電源プレーン
４１３，４２３，４３３，４４３ 信号線
４１４ スルーホール
４２０ａ インターポーザ部
４２１，４３１，４４１ ＧＮＤ配線
４２２，４３２，４４２ 電源供給配線
４３０ａ ＴＳＶ部
４４０ａ 負荷部
４４５ デカップリングコンデンサ
４４６ 負荷
４４７ ＳＥＲＤＥＳ回路
４５０ チップ部品
４６０ａ ＶＲＭ部
５００ 電源インピーダンス解析装置
５１０ 電源特性制御処理部
５２０ スイッチ制御信号生成部
６００ コンピュータ
６０１ プロセッサ
６０２ ＲＡＭ
６０３ ＨＤＤ
６０４ グラフィック処理装置
６０５ 入力インタフェース
６０６ 光学ドライブ装置
６０７ 機器接続インタフェース
６０８ ネットワークインタフェース
６０９ バス
６１０ ネットワーク
６１１ モニタ
６１２ キーボード
６１３ マウス
６１４ 光ディスク
６１５ メモリ装置
６１６ メモリリーダライタ
６１７ メモリカード

Claims (7)

  1. 基板と、
    前記基板を貫通する第１直径の第１電極と、
    前記基板を貫通する第２直径の第２電極と、
    前記第１電極と第１電源線との接続、又は、前記第２電極と前記第１電源線との接続を切り替える切り替え部と、
    前記基板を貫通し、前記第１電源線と異電位の第２電源線に接続される第３電極と
    を含み、
    前記第１直径と前記第２直径、及び、前記第１電極と前記第３電極間の静電容量と前記第２電極と前記第３電極間の静電容量のうち、少なくとも一方が異なることを特徴とする電子部品。
  2. 前記第１電極の側面を覆う第１膜厚の第１誘電体膜と、
    前記第２電極の側面を覆い、前記第１膜厚とは異なる第２膜厚の第２誘電体膜と
    を含むことを特徴とする請求項１に記載の電子部品。
  3. 前記第１電極は、前記第３電極から第１距離だけ離れて位置し、
    前記第２電極は、前記第３電極から前記第１距離とは異なる第２距離だけ離れて位置することを特徴とする請求項１又は２に記載の電子部品。
  4. 前記第３電極は、第３直径であり、
    前記基板を貫通する第４直径の第４電極を更に含み、
    前記第３直径と前記第４直径、前記第１電極と前記第３電極間の静電容量と前記第１電極と前記第４電極間の静電容量、及び、前記第２電極と前記第３電極間の静電容量と前記第２電極と前記第４電極間の静電容量のうち、少なくともいずれかが異なり、
    前記切り替え部は、前記第３電極と前記第２電源線との接続、又は、前記第４電極と前記第２電源線との接続を切り替えることを特徴とする請求項１乃至３のいずれかに記載の電子部品。
  5. 第１基板と、
    前記第１基板に設けられた第１電源線と、
    前記第１電源線と異電位の第２電源線と
    を含む第１電子部品と、
    第２基板と、
    前記第２基板を貫通する第１直径の第１電極と、
    前記第２基板を貫通する第２直径の第２電極と、
    前記第１電極と前記第１電源線との接続、又は、前記第２電極と前記第１電源線との接続を切り替える切り替え部と、
    前記第２基板を貫通し、前記第２電源線に接続される第３電極と
    を含み、
    前記第１直径と前記第２直径、及び、前記第１電極と前記第３電極間の静電容量と前記第２電極と前記第３電極間の静電容量のうち、少なくとも一方が異なる第２電子部品と
    を備えることを特徴とする電子装置。
  6. 前記第１電源線は、前記第１基板を貫通する第４電極を含み、
    前記切り替え部は、前記第１電極と前記第２電極の少なくとも一方を、前記第４電極と接続することを特徴とする請求項５に記載の電子装置。
  7. 第１基板と、
    前記第１基板に設けられた第１電源線と、
    前記第１電源線と異電位の第２電源線と
    を含む第１電子部品を準備する工程と、
    第２基板と、
    前記第２基板を貫通する第１直径の第１電極と、
    前記第２基板を貫通する第２直径の第２電極と、
    前記第１電極と前記第１電源線との接続、又は、前記第２電極と前記第１電源線との接続を切り替える切り替え部と、
    前記第２基板を貫通し、前記第２電源線に接続される第３電極と
    を含み、
    前記第１直径と前記第２直径、及び、前記第１電極と前記第３電極間の静電容量と前記第２電極と前記第３電極間の静電容量のうち、少なくとも一方が異なる第２電子部品を準備する工程と、
    前記切り替え部によって前記第１電極を前記第１電源線と接続した時の電源インピーダンスを取得する工程と、
    前記電源インピーダンスに基づき、前記切り替え部によって、前記第１電極と前記第１電源線との接続を維持するか、又は、前記第２電極を前記第１電源線と接続する工程と
    を含むことを特徴とする電子装置の製造方法。
JP2014145893A 2014-07-16 2014-07-16 電子部品、電子装置及び電子装置の製造方法 Expired - Fee Related JP6295863B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014145893A JP6295863B2 (ja) 2014-07-16 2014-07-16 電子部品、電子装置及び電子装置の製造方法
US14/753,434 US9478522B2 (en) 2014-07-16 2015-06-29 Electronic part, electronic device, and manufacturing method
US15/084,730 US9508705B2 (en) 2014-07-16 2016-03-30 Electronic part, electronic device, and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014145893A JP6295863B2 (ja) 2014-07-16 2014-07-16 電子部品、電子装置及び電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016025103A JP2016025103A (ja) 2016-02-08
JP6295863B2 true JP6295863B2 (ja) 2018-03-20

Family

ID=55075248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014145893A Expired - Fee Related JP6295863B2 (ja) 2014-07-16 2014-07-16 電子部品、電子装置及び電子装置の製造方法

Country Status (2)

Country Link
US (2) US9478522B2 (ja)
JP (1) JP6295863B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10147658B2 (en) * 2014-06-09 2018-12-04 SK Hynix Inc. Stacked semiconductor apparatus being electrically connected through through-via and monitoring method
JP6424715B2 (ja) * 2015-04-01 2018-11-21 富士通株式会社 半導体装置、及び、半導体装置の電圧設定方法
CA3033042C (en) * 2016-08-05 2020-08-04 Nissan Motor Co., Ltd. Semiconductor capacitor
US11437366B2 (en) * 2017-09-29 2022-09-06 Intel Corporation Tunable passive semiconductor elements
US10547281B1 (en) * 2018-07-13 2020-01-28 Qualcomm Incorporated Source impedance tuning circuit for a receive path
WO2020065916A1 (ja) * 2018-09-28 2020-04-02 株式会社ソシオネクスト 半導体装置
JP7222481B2 (ja) * 2019-03-18 2023-02-15 本田技研工業株式会社 半導体装置
US11133304B2 (en) * 2019-11-27 2021-09-28 Taiwan Semiconductor Manufacturing Co., Ltd. Packaging scheme involving metal-insulator-metal capacitor

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5742544A (en) 1994-04-11 1998-04-21 Mosaid Technologies Incorporated Wide databus architecture
JP2001067898A (ja) 1999-08-30 2001-03-16 Mitsubishi Electric Corp 半導体記憶装置
JP3908146B2 (ja) * 2002-10-28 2007-04-25 シャープ株式会社 半導体装置及び積層型半導体装置
JP4419049B2 (ja) 2003-04-21 2010-02-24 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
JP4280179B2 (ja) * 2004-02-27 2009-06-17 新光電気工業株式会社 積層型半導体装置
JP4063796B2 (ja) * 2004-06-30 2008-03-19 日本電気株式会社 積層型半導体装置
JP4539916B2 (ja) * 2005-01-19 2010-09-08 ルネサスエレクトロニクス株式会社 半導体集積回路、半導体集積回路の設計方法、及び半導体集積回路の設計用プログラム
JP4345798B2 (ja) * 2006-10-12 2009-10-14 エルピーダメモリ株式会社 積層型半導体装置及びそのテスト方法
EP2140556A1 (en) 2007-05-03 2010-01-06 Icera Canada ULC System and method for transceiver control of peripheral components
JP5153364B2 (ja) 2008-01-30 2013-02-27 京セラ株式会社 積層型半導体パッケージおよび電子装置
US8460947B2 (en) 2008-09-24 2013-06-11 Hewlett-Packard Development Company, L.P. Fluid ejection device and method
JP5190414B2 (ja) * 2009-05-27 2013-04-24 パナソニック株式会社 半導体装置
WO2011030467A1 (ja) * 2009-09-14 2011-03-17 株式会社日立製作所 半導体装置
JP5518879B2 (ja) * 2009-09-21 2014-06-11 株式会社東芝 ３次元集積回路製造方法、及び装置
US8455995B2 (en) * 2010-04-16 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. TSVs with different sizes in interposers for bonding dies
WO2012157167A1 (ja) * 2011-05-17 2012-11-22 パナソニック株式会社 三次元集積回路、プロセッサ、半導体チップおよび三次元集積回路の製造方法
KR101350461B1 (ko) * 2012-04-03 2014-01-09 주식회사 하이딥 튜너블 커패시터

Also Published As

Publication number Publication date
US9478522B2 (en) 2016-10-25
US20160020268A1 (en) 2016-01-21
US20160211249A1 (en) 2016-07-21
JP2016025103A (ja) 2016-02-08
US9508705B2 (en) 2016-11-29

Similar Documents

Publication Publication Date Title
JP6295863B2 (ja) 電子部品、電子装置及び電子装置の製造方法
TWI497329B (zh) 模型化系統、電腦模型化方法以及非暫時性電腦可讀儲存媒體
JP4734282B2 (ja) 半導体チップおよび半導体装置
JP4844080B2 (ja) 印刷配線板及びその電源雑音抑制方法
US10892215B2 (en) Metal on both sides with power distributed through the silicon
US9370103B2 (en) Low package parasitic inductance using a thru-substrate interposer
US20140374877A1 (en) Integrated Circuits With On-Die Decoupling Capacitors
JP5151571B2 (ja) 電子回路基板の電源雑音解析装置とプログラム
WO2017052728A1 (en) Bridge device for interfacing a packaged device with a substrate
US9257418B2 (en) Semiconductor package having heat slug and passive device
Song et al. Through-silicon-via-based decoupling capacitor stacked chip in 3-D-ICs
JP6306707B2 (ja) 基板上の集積受動デバイス（ｉｐｄ）
US9231046B2 (en) Capacitor using barrier layer metallurgy
US9455214B2 (en) Wafer frontside-backside through silicon via
JPWO2012133496A1 (ja) デカップリング方法と給電線路設計装置並びに回路基板
JP6485203B2 (ja) 波形検証プログラム、情報処理装置、および波形検証方法
JP6344192B2 (ja) 構造解析方法、構造解析装置及びプログラム
WO2013038511A1 (ja) 半導体集積回路の設計方法及び半導体集積回路の設計プログラム
JP2010092370A (ja) 半導体パッケージの電磁界解析方法、電磁界解析装置及び電磁界解析プログラム
US9563221B2 (en) Semiconductor device and method for setting voltage in semiconductor device
US9178495B2 (en) Establishing a thermal profile across a semiconductor chip
JP2006344111A (ja) 半導体集積回路設計支援装置、半導体集積回路設計支援方法およびその方法を記録した記録媒体
Kuhn et al. Thin film capacitor applications in RF/microwave circuits
WO2016160332A1 (en) Integrated antenna structure
KR20200117823A (ko) 반도체 패키지에 대한 디자인 방법 및 반도체 패키지 디자인 시스템

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180205

R150 Certificate of patent or registration of utility model

Ref document number: 6295863

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees