JP6306707B2 - 基板上の集積受動デバイス（ｉｐｄ） - Google Patents

基板上の集積受動デバイス（ｉｐｄ） Download PDF

Info

Publication number
JP6306707B2
JP6306707B2 JP2016534803A JP2016534803A JP6306707B2 JP 6306707 B2 JP6306707 B2 JP 6306707B2 JP 2016534803 A JP2016534803 A JP 2016534803A JP 2016534803 A JP2016534803 A JP 2016534803A JP 6306707 B2 JP6306707 B2 JP 6306707B2
Authority
JP
Japan
Prior art keywords
metal layer
ipd
substrate
coupled
integrated passive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016534803A
Other languages
English (en)
Other versions
JP2016536794A (ja
Inventor
デイク・ダニエル・キム
ヨン・キュ・ソン
チャンハン・ホビー・ユン
マリオ・フランシスコ・ヴェレス
チェンジエ・ズオ
ジョンヘ・キム
シャオナン・ジャン
ライアン・デイヴィッド・レーン
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2016536794A publication Critical patent/JP2016536794A/ja
Application granted granted Critical
Publication of JP6306707B2 publication Critical patent/JP6306707B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Description

種々の特徴は基板上の集積受動デバイス（ＩＰＤ）に関する。
キャパシタが、パッケージ内のダイ（たとえば、半導体デバイス）に結合される場合がある集積受動デバイス（ＩＰＤ）の一例である。そのようなキャパシタは通常、電源／電力源から集積回路（ＩＣ）／ダイに電力を供給するために用いられる電力供給ネットワーク（ＰＤＮ：Ｐｏｗｅｒ Ｄｅｌｉｖｅｒｙ Ｎｅｔｗｏｒｋ）においてデカップリングキャパシタとして用いられる。ＰＤＮは本質的に雑音および／または共振を受け、雑音および共振が、ＰＤＮが電力を供給するように意図されているＩＣと干渉する。デカップリングキャパシタは、ＰＤＮから電源をデカップリングすることによって、干渉を回避するか、または最小限に抑えるのを助ける。
図１は、プリント回路基板（ＰＣＢ）上のいくつかのデカップリングキャパシタの構成を示す。具体的には、図１は、集積回路（ＩＣ）／ダイ１０２を含むプリント回路基板（ＰＣＢ）１００を示す。ＰＣＢ１００およびＩＣ／ダイ１０２は、電力供給ネットワーク（ＰＤＮ）の一部とすることができる。ＩＣ／ダイ１０２は、ＰＣＢ１００とＩＣ／ダイ１０２との間に位置する１組のハンダボール１０４を通してＰＣＢ１００に結合される。また、図１は、第１のデカップリングキャパシタ１０６および第２のデカップリングキャパシタ１０８も示す。第１のデカップリングキャパシタ１０６および第２のデカップリングキャパシタ１０８も、ＰＤＮの一部であり、経路１１０を通ってＰＤＮの電力源（図示せず）に結合される。
デカップリングキャパシタの上記の構成は、大量の実装面積を取り、複雑な基板設計を必要とする。したがって、ＩＣ／ダイとともにデカップリングキャパシタまたは他のＩＰＤ（たとえば、インダクタ）を実装するための改善された設計が必要とされている。理想的には、そのような設計は高密度ＩＰＤを与え、現在のデカップリングキャパシタ設計および／またはＩＰＤ設計より複雑でない。
本明細書において説明される特徴、装置および方法は、基板上の集積受動デバイス（ＩＰＤ）を提供する。
第１の例は、基板と、基板を横断する第１の空洞とを含む半導体デバイスを提供する。第１の空洞は、相互接続材料によって占有されるように構成される。また、基板は第１の空洞の第１の側壁に結合される第１の金属層も含む。基板はさらに、基板の第１の表面上に第１の集積受動デバイス（ＩＰＤ）を含み、第１のＩＰＤは第１の金属層に結合される。
一態様によれば、相互接続材料はハンダボールである。
一態様によれば、第１のＩＰＤは少なくともキャパシタ、インダクタおよび／または抵抗器のうちの１つである。
一態様によれば、半導体デバイスはさらに、基板の第２の表面上に第２の集積受動デバイス（ＩＰＤ）を含む。第２のＩＰＤは、第１の金属層に結合される。
一態様によれば、半導体デバイスは、第１の空洞の第２の側壁に結合される第２の金属層も含む。半導体デバイスはさらに、基板の第１の表面上に第２の集積受動デバイス（ＩＰＤ）を含む。第２のＩＰＤは第２の金属層に結合される。いくつかの実施態様では、第１の金属層および第２の金属層は同じである。
一態様によれば、半導体デバイスは、ＩＰＤパッドおよびボールパッドを備える集積回路（ＩＣ）に結合されるように構成されるウェハレベルパッケージ（ＷＬＰ）半導体デバイスである。いくつかの実施態様では、第１の金属層はＩＣのＩＰＤパッドに結合されるように構成される。
一態様によれば、第１のＩＰＤは、半導体デバイスが集積回路（ＩＣ）に結合されるときに、第１の金属層を通してハンダボールに電気的に結合されるように構成される。
一態様によれば、半導体デバイスは、音楽プレーヤ、ビデオプレーヤ、エンタテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、定置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる。
第２の例は、基板と、基板を横断する第１の空洞とを含む装置を提供する。第１の空洞は、相互接続手段によって占有されるように構成される。また、その装置は、第１の空洞の第１の側壁に結合される第１の金属層と、基板の第１の表面上の集積受動機能のための第１の手段とを含む。第１の手段は、第１の金属層に結合される。
一態様によれば、相互接続手段はハンダボールである。
一態様によれば、集積受動機能のための第１の手段は少なくともキャパシタ、インダクタおよび／または抵抗器のうちの１つである。
一態様によれば、装置はさらに、基板の第２の表面上に集積受動機能のための第２の手段を含む。集積受動機能のための第２の手段は、第１の金属層に結合される。
一態様によれば、また、その装置は、第１の空洞の第２の側壁に結合される第２の金属層と、基板の第１の表面上の集積受動機能のための第２の手段とを含む。集積受動機能のための第２の手段は、第２の金属層に結合される。いくつかの実施態様では、第１の金属層および第２の金属層は同じである。
一態様によれば、装置は、集積受動デバイス（ＩＰＤ）パッドおよびボールパッドを備える集積回路（ＩＣ）に結合されるように構成されるウェハレベルパッケージ（ＷＬＰ）半導体デバイスである。いくつかの実施態様では、第１の金属層はＩＣのＩＰＤパッドに結合されるように構成される。
一態様によれば、集積受動機能のための第１の手段は、装置が集積回路（ＩＣ）に結合されるときに、第１の金属層を通して相互接続手段に電気的に結合されるように構成される。
一態様によれば、装置は、音楽プレーヤ、ビデオプレーヤ、エンタテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、定置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる。
第３の例は、半導体デバイスを設けるための方法を提供する。その方法は、基板を設ける。方法は、基板を横断する第１の空洞を設ける。第１の空洞は、相互接続材料によって占有されるように構成される。その方法は第１の空洞の第１の側壁に結合される第１の金属層を設ける。その方法はさらに、基板の第１の表面上に第１の集積受動デバイス（ＩＰＤ）を設ける。第１のＩＰＤは、第１の金属層に結合される。
一態様によれば、相互接続材料はハンダボールである。
一態様によれば、第１のＩＰＤは少なくともキャパシタ、インダクタおよび／または抵抗器のうちの１つである。
一態様によれば、その方法はさらに、基板の第２の表面上に第２の集積受動デバイス（ＩＰＤ）を設ける。第２のＩＰＤは、第１の金属層に結合される。
一態様によれば、その方法はさらに、第１の空洞の第２の側壁に結合される第２の金属層を設ける。また、その方法は、基板の第１の表面上に第２の集積受動デバイス（ＩＰＤ）を設ける。第２のＩＰＤは第２の金属層に結合される。いくつかの実施態様では、第１の金属層および第２の金属層は同じである。
一態様によれば、半導体デバイスは、ＩＰＤパッドおよびボールパッドを備える集積回路（ＩＣ）に結合されるように構成されるウェハレベルパッケージ（ＷＬＰ）半導体デバイスである。いくつかの実施態様では、第１の金属層はＩＣのＩＰＤパッドに結合されるように構成される。
一態様によれば、第１のＩＰＤは、半導体デバイスが集積回路（ＩＣ）に結合されるときに、第１の金属層を通して相互接続材料に電気的に結合されるように構成される。
一態様によれば、半導体デバイスは、音楽プレーヤ、ビデオプレーヤ、エンタテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、定置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる。
種々の特徴、性質、および利点は、同様の参照文字が全体を通じて対応するものを識別する図面と併せて読まれたとき、以下に記載の詳細な説明から明らかになる場合がある。
従来のキャパシタがダイにいかに結合されるかを示す図である。 集積受動デバイス（ＩＰＤ）を含む半導体デバイスの一例を示す図である。 集積受動デバイス（ＩＰＤ）を含む半導体デバイスをダイに結合するためのシーケンスの一部の一例を示す図である。 集積受動デバイス（ＩＰＤ）を含む半導体デバイスをダイに結合するためのシーケンスの一部の一例を示す図である。 集積受動デバイス（ＩＰＤ）を含む半導体デバイスの傾斜した図の一例を示す図である。 集積受動デバイス（ＩＰＤ）を含む半導体デバイスの側面図の一例を示す図である。 集積受動デバイス（ＩＰＤ）を含む半導体デバイスの側面図の一例を示す図である。 集積受動デバイス（ＩＰＤ）を含む半導体デバイスの側面図の一例を示す図である。 集積受動デバイス（ＩＰＤ）を含む半導体デバイスを設ける／製造するための例示的なシーケンスの一部を示す図である。 集積受動デバイス（ＩＰＤ）を含む半導体デバイスを設ける／製造するための例示的なシーケンスの一部を示す図である。 集積受動デバイス（ＩＰＤ）を含む半導体デバイスを設ける／製造するための例示的なシーケンスの一部を示す図である。 集積受動デバイス（ＩＰＤ）を含む半導体デバイスを設ける／製造するための例示的なシーケンスの一部を示す図である。 集積受動デバイス（ＩＰＤ）を含む半導体デバイスをダイに設ける／製造するための例示的な方法を示す図である。 集積受動デバイス（ＩＰＤ）を含む半導体デバイスの概念図に重ね合わせられた例示的な回路図を示す。 集積受動デバイス（ＩＰＤ）を含む半導体デバイスの概念図に重ね合わせられた別の例示的な回路図を示す。 本明細書において説明される半導体デバイス、ダイ、集積回路および／またはＰＣＢを組み込むことができる種々の電子デバイスを示す図である。
以下の説明では、本開示の様々な態様を完全に理解してもらうために具体的な細部が与えられる。しかしながら、それらの態様が、これらの特定の細部を用いることなく実施できることは、当業者には理解されよう。たとえば、不必要な細部で態様を不明瞭にすることを避けるために、回路がブロック図で示される場合がある。他の例では、本開示の態様を不明瞭にしないために、周知の回路、構造、および技術は詳細には示されていない場合がある。
概説
いくつかの新規の特徴は、基板と、基板を横断する第１の空洞とを含む半導体デバイスに関連する。第１の空洞は、相互接続材料（たとえば、ハンダボール）によって占有されるように構成される。また、基板は第１の空洞の第１の側壁に結合される第１の金属層（たとえば、第１の側面金属層）も含む。基板はさらに、基板の第１の表面（たとえば、上面）上に第１の集積受動デバイス（ＩＰＤ）を含み、第１のＩＰＤは第１の金属層（たとえば、第１の側面金属層）に結合される。いくつかの実施態様では、基板はガラス基板である。いくつかの実施態様では、第１のＩＰＤは少なくともキャパシタ、インダクタおよび／または抵抗器のうちの１つである。いくつかの実施態様では、半導体デバイスはさらに、基板の第２の表面（たとえば、底面）上に第２の集積受動デバイス（ＩＰＤ）を含む。いくつかの実施態様では、第２のＩＰＤは基板の第１の表面（たとえば、上面）上にある。第２のＩＰＤは、第１の金属層（たとえば、第１の側面金属層）に結合される。いくつかの実施態様では、半導体デバイスは、第１の空洞の第２の側壁に結合される第２の金属層（たとえば、第２の側面金属層）も含む。いくつかの実施態様では、第１の金属層および第２の金属層は、異なる金属層とすることができるか、または同じ金属層とすることができる。いくつかの実施態様では、第１の金属層（たとえば、第１の側面金属層）および／または第２の金属層（たとえば、第２の側面金属層）は、貫通基板ビア（ＴＳＶ：ｔｈｒｏｕｇｈ ｓｕｂｓｔｒａｔｅ ｖｉａ）または貫通ガラスビア（ＴＧＶ：ｔｈｒｏｕｇｈ ｇｌａｓｓ ｖｉａ）とすることができる。いくつかの実施態様では、半導体デバイスは、ＩＰＤパッドおよびボールパッドを備える集積回路（ＩＣ）に結合されるように構成されるウェハレベルパッケージ（ＷＬＰ）半導体デバイスである。いくつかの実施態様では、第１の側面金属層はＩＣのＩＰＤパッドに結合されるように構成される。
例示的なウェハレベルパッケージ（ＷＬＰ）半導体デバイス
図２は、いくつかの実施態様における、新規の半導体デバイスに結合されるダイを概念的に示す。図２に示されるように、集積回路（ＩＣ）／ダイ２００が半導体デバイス２０２に結合される。いくつかの実施態様では、ＩＣ／ダイ２００は、ウェハレベルプロセスを用いて製造されるウェハレベルパッケージ（ＷＬＰ）である。いくつかの実施態様では、半導体デバイス２０２は、ウェハレベルパッケージ（ＷＬＰ）半導体デバイス（たとえば、ウェハレベルプロセスを用いて製造された半導体デバイス）である。いくつかの実施態様では、半導体デバイス２０２は、１つまたは複数の集積受動デバイス（ＩＰＤ）を含む集積受動デバイス構造である。ＩＰＤの例は、キャパシタ、インダクタおよび／または抵抗器を含む。いくつかの実施態様では、集積受動デバイス構造は、ウェハレベルプロセスを用いて製造される。
図２は、個々のダイおよび／または半導体デバイスを示す。いくつかの実施態様では、これらの個々のダイおよび／または半導体デバイスは、１つまたは複数のウェハから作製／製造される。すなわち、いくつかの実施態様では、いくつかのダイ（たとえば、ダイ２００）がウェハ上に製造され、その後、個々のダイ（たとえば、ダイ２００）を作製するためにスライス／ダイシングされる。同様に、いくつかの実施態様では、いくつかの半導体デバイス（たとえば、半導体デバイス２０２）が１つのウェハ上に製造され、その後、個々の半導体デバイス（たとえば、半導体デバイス２０２）を作製するためにスライス／ダイシングされる。図２のダイ２００、半導体デバイス２０２およびハンダボール２０４をさらに説明する前に、例示的ウェハレベルプロセスが以下に説明される。
いくつかの実施態様では、ウェハレベルプロセスは、ウェハを個々のデバイス（たとえば、ダイ、半導体デバイス、インターポーザ）にダイシング／スライスする前にデバイス相互接続プロセスおよびデバイス保護プロセスを含むウェハ製造プロセスである。いくつかの実施態様では、ウェハレベルプロセスは、集積回路が依然としてウェハ内にある間に、パッケージングの上部外層および底部外層、他の半導体デバイスおよび／またはハンダボール（たとえば、ハンダバンプ）を集積回路に取り付けることと、その後、ウェハを個々のデバイス（たとえば、ダイ、半導体デバイス）にダイシング／スライスすることとを含む。
いくつかの実施態様では、ウェハレベルプロセスは、ウェハをダイシング／スライス前に、２つのウェハ（たとえば、第１のウェハは集積回路を含み、第２のウェハは集積受動デバイス（ＩＰＤ）を含む）を結合することを含むことができる（たとえば、第１のウェハおよび第２のウェハを同時にダイシング／スライスする）。たとえば、いくつかの実施態様では、いくつかのカットされていないダイ（たとえば、ダイ２００）を含む第１のウェハが、いくつかのカットされていない半導体デバイス（たとえば、半導体デバイス２０２）を含む第２のウェハに結合される。（第１のウェハを第２のウェハに結合する前に、または後に）第１のウェハに１組のハンダボール（たとえば、ハンダボール２０４）を結合することができる。いくつかの実施態様では、第１のウェハが第２のウェハに結合されると、両方のウェハをスライス／ダイシングすることができる。いくつかの実施態様では、第１のウェハが第２のウェハに結合され、ハンダボールが第１のウェハに結合されると、第１のウェハおよび第２のウェハをスライス／ダイシングすることができる。上記のウェハレベルプロセスは、本開示において説明されるダイおよび／または半導体デバイスのいずれかに適用可能であることに留意されたい。例示的なウェハレベルプロセスを説明してきたが、図２のダイ２００、半導体デバイス２０２およびハンダボール２０４が以下にさらに説明される。
半導体デバイス２０２は、基板と、いくつかの空洞／穴とを含む。空洞／穴は基板全体を横断する。これらの空洞／穴のうちの１つまたは複数がハンダボール２０４（たとえば、相互接続材料）で占有される。いくつかの実施態様では、ダイ２００およびハンダボール２０４（たとえば、相互接続材料）の組合せは、ウェハレベルプロセスを用いて製造されるウェハレベルパッケージ（ＷＬＰ）である。いくつかの実施態様では、ダイ２００、半導体デバイス２０２およびハンダボール２０４（たとえば、相互接続材料）の組合せは、ウェハレベルプロセスを用いて製造されるウェハレベルパッケージ（ＷＬＰ）である。いくつかの実施態様では、相互接続材料（たとえば、ハンダボール）は、第１のデバイス（たとえば、ダイ、チップ）を第２のデバイス（たとえば、プリント回路基板、インターポーザ）に結合するように構成される材料である。いくつかの実施態様では、第１のデバイスおよび／または第２のデバイスは半導体デバイスである。半導体デバイス２０２は、いくつかの実施態様では、基板（たとえば、ガラス基板）を含む。異なる実施態様は、基板のために異なる材料を使用することができる。半導体デバイス２０２は、図示されない、いくつかの集積受動デバイス（ＩＰＤ）を含む。ＩＰＤの例は、キャパシタ、インダクタおよび／または抵抗器を含む。半導体デバイス２０２内の基板、空洞およびＩＰＤのより具体的で、詳細な例が、以下に図４、図５、図６および図７においてさらに説明される。
１つまたは複数の集積受動デバイス（ＩＰＤ）を含むウェハレベルパッケージ（ＷＰＬ）半導体デバイスを説明してきたが、ここで、ＷＬＰ半導体デバイスを設け、および／またはダイ（ウェハレベルパッケージである場合もある）に結合するための汎用シーケンスが、図３Ａ〜図３Ｂにおいて説明される。
図３Ａ〜図３Ｂは、新規の半導体デバイス（たとえば、１つまたは複数のＩＰＤを含むウェハレベルパッケージ半導体デバイス）をダイに結合するためのシーケンスを示す。図３Ａのステージ１において示されるように、ダイ３００および半導体デバイス３０２が設けられる。いくつかの実施態様では、ダイ３００は、ウェハレベルプロセスを用いて製造されるウェハレベルパッケージ（ＷＬＰ）である。いくつかの実施態様では、半導体デバイス３０２は、ウェハレベルプロセスを用いて製造されるウェハレベルパッケージ（ＷＬＰ）である。ダイ３００はいくつかのパッド３０６を含む。いくつかの実施態様では、各パッドはボールパッド、第１のＩＰＤパッドおよび第２のＩＰＤパッドを含むことができる。ボールパッド、第１のＩＰＤパッドおよび第２のＩＰＤパッドを含むパッドのより具体的な例は、図４Ｂにおいてさらに説明される。
半導体デバイス３０２はいくつかの空洞／穴３０８を含む。１つまたは複数の空洞／穴３０８は、ハンダボール（たとえば、１組のハンダボール、１組の相互接続材料）によって占有されるように構成される。また、半導体デバイス３０２は、図示されない、１つまたは複数のＩＰＤ（たとえば、キャパシタ、インダクタ）を含む。ステージ１において、半導体デバイス３０２は、ダイ３００に結合することができる。
ステージ２において、ハンダボール３０４（たとえば、相互接続材料）が設けられ、半導体デバイス３０２の空洞／穴３０８を通してダイ３００に結合される。いくつかの実施態様では、ハンダボール３０４は、半導体デバイス３０２がダイ３００に結合される前にダイ３００に結合することができる。
図３Ｂのステージ３は、ダイ３００を半導体デバイス３０２およびハンダボール３０４に結合した最終結果を示す。ステージ３に示されるように、ハンダボール３０４は、半導体デバイス３０２の空洞／穴３０８内に位置する。ハンダボール３０４はダイ３００に結合される。半導体デバイス３０２もダイ３００に結合される。いくつかの実施態様では、半導体デバイス３０２内の空洞／穴３０８のうちのいくつかは空である場合があることに留意されたい。すなわち、いくつかの実施態様では、半導体デバイス３０２の空洞／穴３０８のうちのいくつかは、相互接続材料（たとえば、ハンダボール）で占有されない場合がある。いくつかの実施態様では、ダイ３００およびハンダボール３０４（たとえば、相互接続材料）の組合せは、ウェハレベルプロセスを用いて製造されるウェハレベルパッケージ（ＷＬＰ）である。いくつかの実施態様では、ダイ３００、半導体デバイス３０２およびハンダボール３０４（たとえば、相互接続材料）の組合せは、ウェハレベルプロセスを用いて製造されるウェハレベルパッケージ（ＷＬＰ）である。
図４Ａ〜図４Ｂは、いくつかの実施態様において、ダイ（たとえば、ウェハレベルパッケージ）を新規の半導体デバイスにいかに結合できるかを概念的に示す。具体的には、図４は、半導体デバイス４０２に結合される集積回路（ＩＣ）／ダイ４０１の傾斜した図を示す。いくつかの実施態様では、ダイ４０１は、ウェハレベルパッケージ（ＷＬＰ）半導体デバイス（たとえば、ウェハレベルプロセスを用いて製造された半導体デバイス）である。いくつかの実施態様では、半導体デバイス４０２は、ウェハレベルパッケージ（ＷＬＰ）半導体デバイス（たとえば、ウェハレベルプロセスを用いて製造された半導体デバイス）である。いくつかの実施態様では、半導体デバイス４０２は、１つまたは複数の集積受動デバイス（ＩＰＤ）を含む集積受動デバイス構造である。半導体デバイス４０２はいくつかの空洞／穴を含む。これらの空洞／穴のうちの１つまたは複数が相互接続材料（たとえば、ハンダボール４０４）で占有される。いくつかの実施態様では、これらの空洞のうちの１つまたは複数は空とすることができる（すなわち、これらの空洞のうちの１つまたは複数は、相互接続材料（たとえば、ハンダボール）で占有されない場合がある）。いくつかの実施態様では、相互接続材料（たとえば、ハンダボール）は、第１のデバイス（たとえば、ダイ、チップ）を第２のデバイス（たとえば、プリント回路基板、インターポーザ）に結合するように構成される材料である。いくつかの実施態様では、第１のデバイスおよび／または第２のデバイスは半導体デバイスである。いくつかの実施態様では、ダイ４０１およびハンダボール４０４（たとえば、相互接続材料）の組合せは、ウェハレベルプロセスを用いて製造されるウェハレベルパッケージ（ＷＬＰ）である。いくつかの実施態様では、ダイ４０１、半導体デバイス４０２およびハンダボール４０４（たとえば、相互接続材料）の組合せは、ウェハレベルプロセスを用いて製造されるウェハレベルパッケージ（ＷＬＰ）である。
半導体デバイス４０２は、いくつかの実施態様では、ガラス基板を含む。しかしながら、基板は、いくつかの実施態様では、他の材料とすることができる。半導体デバイス４０２は、図４Ａでは図示されない、いくつかの集積受動デバイス（ＩＰＤ）を含む。ＩＰＤの例は、キャパシタ、インダクタおよび抵抗器を含む。
図４Ｂは、図４Ａのダイ４０１および半導体デバイス４０２の一部４００のプロファイル／側面図を示す。また、図４Ｂは、プリント回路基板（ＰＣＢ）４０６の一部も示す。図４Ｂに示されるように、ダイ４０１は、半導体デバイス４０２およびハンダボール４０４に結合される。ハンダボール４０４はＰＣＢ４０６に結合される。ハンダボール４０４は、半導体デバイス４０２の空洞／穴４０３内に位置する。空洞／穴４０３は、いくつかの実施態様では、異なる形状およびサイズを有することができる。ダイ４０１はパッドを含む。パッドは、第１の集積受動デバイス（ＩＰＤ）パッド４０８と、ボールパッド４１０と、第２の集積受動デバイス（ＩＰＤ）パッド４１２とを含む。図４Ｂに示されるように、第１のＩＰＤパッド４０８、ボールパッド４１０および第２のＩＰＤパッド４１２はダイ４０１の第１の表面に結合される。
半導体デバイス４０２は、基板４１４と、第１の集積受動デバイス（ＩＰＤ）４１５と、第１の誘電体層４１６と、第２の集積受動デバイス（ＩＰＤ）４１７と、第２の誘電体層４１８と、第１の金属層４２０とを含む。基板４１４は、いくつかの実施態様では、ガラス基板である。第１のＩＰＤ４１５および第１の誘電体層４１６は基板４１４の第１の表面（たとえば、上面）上にある。このようにして、図４Ｂに示されるように、いくつかの実施態様では、第１のＩＰＤ４１５は半導体デバイス４０２の表面（たとえば、半導体デバイスの基板の上面）上に組み込まれ／配置される。第２のＩＰＤ４１７および第２の誘電体層４１８は基板４１４の第２の表面（たとえば、底面）上にある。このようにして、図４Ｂに示されるように、いくつかの実施態様では、第２のＩＰＤ４１７は半導体デバイス４０２の表面（たとえば、半導体デバイスの基板の底面）上に組み込まれ／配置される。第１のＩＰＤ４１５および第２のＩＰＤ４１７は、キャパシタ、インダクタおよび／または抵抗器のうちの１つとすることができる。図４Ｂは、ＩＰＤの概念的表現を示すことに留意されたい。ＩＰＤの具体的な図示および例は、図５〜図６においてさらに図示および説明される。
第１の金属層４２０は、基板４１４の空洞／穴４０３の側壁上にある。第１の金属層４２０は、銅めっき層とすることができる。第１の金属層４２０は、第１のＩＰＤ４１５および／または第２のＩＰＤ４１７に電気的に結合することができる。半導体デバイス４０２の第１の金属層４２０は、ダイ４０１の第１のＩＰＤパッド４０８に結合される。ハンダボール４０４はダイ４０１のボールパッド４１０に結合される。
また、図４Ｂは、半導体デバイス４０２が、第３の集積受動デバイス（ＩＰＤ）４２５と、第３の誘電体層４２６と、第４の集積受動デバイス（ＩＰＤ）４２７と、第４の誘電体層４２８と、第２の金属層４３０とを含むことも示す。いくつかの実施態様では、第３の誘電体層４２６は、第１の誘電体層４１６と同じである。いくつかの実施態様では、第４の誘電体層４２８は、第２の誘電体層４１８と同じである。第３のＩＰＤ４２５および第３の誘電体層４２６は基板４１４の第１の表面（たとえば、上面）上にある。第４のＩＰＤ４２７および第４の誘電体層４２８は基板４１４の第２の表面（たとえば、底面）上にある。第３のＩＰＤ４２５および第４のＩＰＤ４２７は、キャパシタ、インダクタおよび／または抵抗器のうちの少なくとも１つとすることができる。
第２の金属層４３０は、基板４１４の空洞／穴４０３の側壁上にある。第２の金属層４３０は、銅めっき層とすることができる。金属層４３０は、第３のＩＰＤ４２５および／または第４のＩＰＤ４２７に電気的に結合することができる。半導体デバイス４０２の第２の金属層４３０は、ダイ４０１の第２のＩＰＤパッド４１２に結合される。
いくつかの実施態様では、第１の金属層４２０は、第２の金属層４３０と同じ金属層である。図４は、ハンダボール４０４（たとえば、相互接続材料）が、第１の金属層４２０および第２の金属層４３０に直接結合される（たとえば、直接接触する）ことを示す。しかしながら、いくつかの実施態様では、ハンダボール４０４は、第１の金属層４２０および／または第２の金属層４３０に直接結合されない場合がある（たとえば、直接接触していない場合がある）。
いくつかの実施態様では、ダイ４０１は、第１のウェハの一部であり、半導体デバイス４０２は、第２のウェハの一部である。いくつかの実施態様では、いくつかのダイ（たとえば、ダイ４０１）を含む第１のウェハは、いくつかの半導体デバイス（たとえば、半導体デバイス４０２）を含む第２のウェハに結合される。いくつかの実施態様では、第１のウェハおよび第２のウェハは、半導体デバイス（たとえば、半導体デバイス４０２）に結合されるダイ（たとえば、ダイ４０１）を作製するために合わせてスライス／ダイシングされる。いくつかの実施態様では、第１のウェハおよび第２のウェハは、半導体デバイス（たとえば、半導体デバイス４０２）およびハンダボールに結合されるダイ（たとえば、ダイ４０１）を作製するために、１組のハンダボール（たとえば、ハンダボール４０４）が第１のウェハに結合された後に、合わせてスライス／ダイシングされる。いくつかの実施態様では、１組のハンダボールは、第２のウェハを第１のウェハに結合する前に、または後に第１のウェハに結合することができる。
集積受動デバイス（ＩＰＤ）を含む例示的な半導体デバイス
図５〜図６は、半導体デバイスの詳細な側面図を示す。具体的には、図５〜図６は、半導体デバイスの側面図を示しており、集積受動デバイス（ＩＰＤ）が詳細に示されている。いくつかの実施態様では、図５〜図６の半導体デバイスは、ウェハレベルパッケージ（ＷＬＰ）半導体デバイス（たとえば、ウェハレベルプロセスを用いて製造された半導体デバイス）である。いくつかの実施態様では、図５〜図６の半導体デバイスは、１つまたは複数の集積受動デバイス（ＩＰＤ）を含む集積受動デバイス構造である。
図５に示されるように、半導体デバイスは、基板５００と、空洞／穴５０１と、層間誘電体層５０２と、第１の集積受動デバイス（ＩＰＤ）とを含む。第１のＩＰＤ（たとえば、集積受動機能のための第１の手段）は、第１のＩＰＤ金属層５０４と、第１のＩＰＤ誘電体層５０６と、第２のＩＰＤ金属層５０８とを含む。第１のＩＰＤ金属層５０４は、基板５００の第１の表面上に位置する。第１のＩＰＤ誘電体層５０６は、第１のＩＰＤ金属層５０４の一部の上に位置する。第２のＩＰＤ金属層５０８は、少なくとも第１のＩＰＤ誘電体層５０６の上に位置する。図５にさらに示されるように、第１のＩＰＤ誘電体層５０６は、第１のＩＰＤ金属層５０４と第２のＩＰＤ金属層５０８との間に位置する。いくつかの実施態様では、第２のＩＰＤ金属層５０８のエリアは、第１のＩＰＤ誘電体層５０６のエリアと重なる。いくつかの実施態様では、第１のＩＰＤ誘電体層５０６は、層間誘電体層５０２の一部である。第１のＩＰＤは、いくつかの実施態様では、キャパシタ（たとえば、デカップリングキャパシタ）である。第１のＩＰＤは、半導体デバイスの第１の表面（たとえば、上面）上にある。このようにして、図５に示されるように、いくつかの実施態様では、第１のＩＰＤは半導体デバイスの表面（たとえば、半導体デバイスの基板の上面）上に組み込まれ／配置される。
また、半導体デバイスは第１の金属層５１０も含む。第１の金属層５１０は、いくつかの実施態様では、銅めっき層である。第１の金属層５１０は、空洞／穴５０１の側壁上に位置する。いくつかの実施態様では、第１の金属層５１０は第１の側面金属層である。空洞／穴５０１は、相互接続材料（たとえば、ハンダボール）によって占有されるように構成される。第１の金属層５１０は、第１のＩＰＤに（たとえば、第２の金属層５０８に）電気的に結合される。第１の金属層５１０は、いくつかの実施態様では、ダイ上のパッド（たとえば、ＩＰＤパッド４０８）に結合されるように構成される。図５に示されるように、第１の金属層５１０は、基板５００の第１の表面（たとえば、上面）の一部と、基板５００の側部と、基板５００の第２の表面（たとえば、底面）の一部とに結合される。いくつかの実施態様では、第１の金属層５１０は、貫通基板ビア（ＴＳＶ）または貫通ガラスビア（ＴＧＶ）とすることができる。
図５は、半導体デバイスが別の集積受動デバイス（ＩＰＤ）（たとえば、第２のＩＰＤ）を含むことも示す。第２のＩＰＤ（たとえば、集積受動機能のための第２の手段）は、第３のＩＰＤ金属層５１４と、第２のＩＰＤ誘電体層５１６と、第４のＩＰＤ金属層５１８とを含む。第３のＩＰＤ金属層５１４は、基板５００の第１の表面上に位置する。第２のＩＰＤ誘電体層５１６は、第３のＩＰＤ金属層５１４の一部の上に位置する。第４のＩＰＤ金属層５１８は、少なくとも第２のＩＰＤ誘電体層５１６の上に位置する。図５に示されるように、第２のＩＰＤ誘電体層５１６は、第３のＩＰＤ金属層５１４と第４のＩＰＤ金属層５１８との間に位置する。いくつかの実施態様では、第４のＩＰＤ金属層５１８のエリアは、第２のＩＰＤ誘電体層５１６のエリアと重なる。いくつかの実施態様では、第２のＩＰＤ誘電体層５１６は、層間誘電体層５０２の一部である。第２のＩＰＤは、いくつかの実施態様では、キャパシタ（たとえば、デカップリングキャパシタ）である。第２のＩＰＤは、半導体デバイスの第１の表面（たとえば、上面）上にある。
また、半導体デバイスは第２の金属層５２０も含む。第２の金属層５２０は、いくつかの実施態様では、銅めっき層である。第２の金属層５２０は、空洞／穴５０１の側壁上に位置する。いくつかの実施態様では、第２の金属層５２０は第２の側面金属層である。いくつかの実施態様では、第２の金属層５２０は、第１の金属層５１０と同じである。第２の金属層５２０は、ＩＰＤに（たとえば、第２の金属層５１８に）電気的に結合される。第２の金属層５２０は、いくつかの実施態様では、ダイ上のパッド（たとえば、ＩＰＤパッド４１２）に結合されるように構成される。図５に示されるように、第２の金属層５２０は、基板５００の第１の表面（たとえば、上面）の一部と、基板５００の側部と、基板５００の第２の表面（たとえば、底面）の一部とに結合される。いくつかの実施態様では、第２の金属層５２０は、貫通基板ビア（ＴＳＶ）または貫通ガラスビア（ＴＧＶ）とすることができる。
図６は、基板６００と、空洞／穴６０１と、第１の層間誘電体層６０２と、第１の集積受動デバイス（ＩＰＤ）とを含む別の半導体デバイスを示す。第１のＩＰＤ（たとえば、集積受動機能のための第１の手段）は、第１のＩＰＤ金属層６０４と、第１のＩＰＤ誘電体層６０６と、第２のＩＰＤ金属層６０８とを含む。第１のＩＰＤは、いくつかの実施態様では、キャパシタ（たとえば、デカップリングキャパシタ）である。第１のＩＰＤは、半導体デバイスの第１の表面（たとえば、上面）上にある。また、半導体デバイスは第１の金属層６１０も含む。第１の金属層６１０は、いくつかの実施態様では、銅めっき層である。いくつかの実施態様では、第１の金属層６１０は、貫通基板ビア（ＴＳＶ）または貫通ガラスビア（ＴＧＶ）とすることができる。第１の金属層６１０は、空洞／穴６０１の側壁上に位置する。いくつかの実施態様では、第１の金属層６１０は第１の側面金属層である。空洞／穴６０１は、相互接続材料（たとえば、ハンダボール）によって占有されるように構成される。第１の金属層６１０は、第１のＩＰＤに（たとえば、第２の金属層６０８に）電気的に結合される。いくつかの実施態様では、第１のＩＰＤは、第１のＩＰＤ金属層６０４と、第１のＩＰＤ誘電体層６０６と、ＩＰＤ第２の金属層６０８とを含み、図４Ｂの第１のＩＰＤ４１５を表す。このようにして、図６に示されるように、いくつかの実施態様では、第１のＩＰＤは半導体デバイスの表面（たとえば、半導体デバイスの基板の上面）上に組み込まれる。
また、図６は、半導体デバイスが第２の層間誘電体層６１２と、第２の集積受動デバイス（ＩＰＤ）とを含むことも示す。第２のＩＰＤ（たとえば、集積受動機能のための第２の手段）は、第３のＩＰＤ金属層６１４と、第２のＩＰＤ誘電体層６１６と、第４のＩＰＤ金属層６１８とを含む。第２のＩＰＤは、いくつかの実施態様では、キャパシタ（たとえば、デカップリングキャパシタ）である。第２のＩＰＤは、半導体デバイスの第２の表面（たとえば、底面）上にある。また、半導体デバイスは第１の金属層６１０も含む。第１の金属層６１０は、いくつかの実施態様では、銅めっき層である。第１の金属層６１０は、空洞／穴６０１の側壁上に位置する。空洞／穴６０１は、相互接続材料（たとえば、ハンダボール）によって占有されるように構成される。第１の金属層６１０は、第１のＩＰＤおよび／または第２のＩＰＤに（たとえば、第２の金属層６０８および／または第４の金属層６１８に）電気的に結合することができる。第１の金属層６１０は、ダイ上のパッドに結合されるように構成される。いくつかの実施態様では、第２のＩＰＤは、第３の金属層６１４と、第２の誘電体層６１６と、第４の金属層６１８とを含み、図４Ｂの第２のＩＰＤ４１７を表す。このようにして、図６にさらに示されるように、いくつかの実施態様では、第２のＩＰＤは半導体デバイスの表面（たとえば、半導体デバイスの基板の底面）上に組み込まれ／配置される。
図５の基板５００および図６の基板６００は、いくつかの実施態様では、ウェハからなる基板とすることができることに留意されたい。その場合に、図５および図６は、いくつかの実施態様では、ウェハのスライス／ダイシング前のウェハ上の半導体デバイスを表すことができる。いくつかの実施態様では、図５および図６の半導体デバイスは、いくつかの半導体デバイスを含むウェハのスライス／ダイシング後の半導体デバイスである。半導体の基板の表面上に１つまたは複数の集積受動デバイス（ＩＰＤ）を含む半導体デバイスと、１つまたは複数の集積受動デバイス（ＩＰＤ）を含む１つまたは複数の半導体デバイスを設ける／製造するためのシーケンスとの種々の実施態様および／または実施形態を説明してきた。
集積受動デバイス（ＩＰＤ）を含む半導体デバイスを設ける／製造するための例示的なシーケンス
図７Ａ〜図７Ｄは、集積受動デバイス（ＩＰＤ）を含む半導体デバイスを設けるための例示的なシーケンスを示す図である。いくつかの実施態様では、図７Ａ〜図７Ｄのシーケンスを用いて、図２、図３Ａ〜図３Ｂ、図４Ａ〜図４Ｂ、および／または図５〜図６の半導体デバイスまたは本開示において説明される他の半導体デバイスを設ける／製造することができる。いくつかの実施態様では、半導体デバイスは、ウェハレベルパッケージ（ＷＬＰ）半導体デバイス（たとえば、ウェハレベルプロセスを用いて製造された半導体デバイス）である。いくつかの実施態様では、半導体デバイスは、１つまたは複数の集積受動デバイス（ＩＰＤ）を含む集積受動デバイス構造である。いくつかの実施態様では、図７Ａ〜図７Ｄのシーケンスは、いくつかの半導体デバイスを含むウェハを設ける（たとえば、ウェハ上にカットされていない半導体デバイスを設ける）一例を示す。
図７Ａのステージ１において示されるように、基板（たとえば、基板７０２）が設けられる。いくつかの実装形態では、基板はウェハである。異なる実施態様は、基板のために異なる材料を用いることができる（たとえば、シリコン基板、ガラス基板）。
ステージ２において、第１の金属層７０４および第２の金属層７０６が設けられる。具体的には、第１の金属層７０４は基板７０２の第１の表面（たとえば、上面）上に設けられ、第２の金属層７０６は、基板７０２の第２の表面（たとえば、底面）上に設けられる。いくつかの実施態様では、第１の金属層７０４および第２の金属層７０６は銅層である。異なる実施態様は、第１の金属層７０４および第２の金属層７０６を異なるように設けることができる。いくつかの実施態様では、基板７０２は、第１の金属層７０４および第２の金属層７０６とともに１つの供給元から与えられる場合がある。このようにして、いくつかの実施態様では、ステージ１およびステージ２は、いくつかの実施態様では、同じステージの一部とすることができる。
ステージ３において、第１の金属層７０４および第２の金属層７０６は、１つまたは複数の集積受動デバイスの構成要素を画定するために選択的にエッチングされる。ステージ３において示されるように、第１の金属層７０４が選択的にエッチングされ、第１のＩＰＤ金属層７０８および第２のＩＰＤ金属層７１０が残される。同様に、ステージ３において、第２の金属層７０６が選択的にエッチングされ、第３のＩＰＤ金属層７１２および第４のＩＰＤ金属層７１４が残される。
図７Ｂのステージ４において、基板７０２の第１の表面（たとえば、上面）上に第１の誘電体層７１６が設けられる。また、第１の誘電体層７１６は、第１のＩＰＤ金属層７０８および第２のＩＰＤ金属層７１０も覆う。ステージ４は、基板７０２の第２の表面（たとえば、底面）上に設けられる第２の誘電体層７１８も示す。第２の誘電体層７１８は、第３のＩＰＤ金属層７１２および第４のＩＰＤ金属層７１４も覆う。
ステージ５において、第１の誘電体層７１６および第２の誘電体層７１８内にいくつかのトレンチ（たとえば、トレンチ７１９、７２１、７２３、７２５）が設けられる。これらのトレンチは、ＩＰＤ金属層７０８〜７１４のうちの１つまたは複数の金属層の一部の上方に垂直に画定される。いくつかの実施態様では、トレンチは、誘電体層の一部（たとえば、第１の誘電体層７１６および／または第２の誘電体層７１８の一部）を横断し、ＩＰＤ金属層７０８〜７１４の上方にある量の誘電体が残される。後に残された誘電体は、いくつかの実施態様では、ＩＰＤの一部であるＩＰＤ誘電体層である。ステージ５において示されるように、第１のＩＰＤ誘電体層７２０は、第１のＩＰＤ金属層７０８上に残っている。同様に、第２のＩＰＤ誘電体層７２２は、第２のＩＰＤ金属層７１０上に残っており、第３のＩＰＤ誘電体層７２４は、第３のＩＰＤ金属層７１２上に残っており、第４のＩＰＤ誘電体層７２６は、第４のＩＰＤ金属層７１４上に残っている。いくつかの実施態様では、トレンチ（たとえば、トレンチ７１９、７２１、７２３、７２５）はＩＰＤ金属層（たとえば、ＩＰＤ金属層７０８〜７１４）まで横断することができ、第１、第２、第３および第４のＩＰＤ誘電体層（たとえば、ＩＰＤ誘電体層７２０、７２２、７２４、７２６）を画定するために、トレンチ内に１つまたは複数の誘電体を設ける（たとえば、部分的に満たす）ことができる。
ステージ６において、トレンチ内にいくつかのＩＰＤ金属層を設けることができる。ステージ６において示されるように、トレンチ７１９内に第５のＩＰＤ金属層７２８が設けられ（たとえば、部分的に満たされ）、トレンチ７２１内に第６のＩＰＤ金属層７３０が設けられ（たとえば、部分的に満たされ）、トレンチ７２３内に第７のＩＰＤ金属層７３２が設けられ（たとえば、部分的に満たされ）、トレンチ７２５内に第８のＩＰＤ金属層７３４が設けられる（たとえば、部分的に満たされる）。第５のＩＰＤ金属層７２８は、第１の誘電体層７２０上に設けられる。第６のＩＰＤ金属層７３０は、第２の誘電体層７２２上に設けられる。第７のＩＰＤ金属層７３２は、第３の誘電体層７２４上に設けられる。第８のＩＰＤ金属層７３４は、第４の誘電体層７２６上に設けられる。
いくつかの実施態様では、半導体デバイスの基板７０２上の第１のＩＰＤは第１のＩＰＤ金属層７０８、第１のＩＰＤ誘電体層７２０および第５金属層７２８によって画定される。いくつかの実施態様では、半導体デバイスの基板７０２上の第２のＩＰＤは第２のＩＰＤ金属層７１０、第２のＩＰＤ誘電体層７２２および第６のＩＰＤ金属層７３０によって画定される。いくつかの実施態様では、半導体デバイスの基板７０２上の第３のＩＰＤは第３のＩＰＤ金属層７１２、第３のＩＰＤ誘電体層７２４および第７のＩＰＤ金属層７３２によって画定される。いくつかの実施態様では、半導体デバイスの基板７０２上の第４のＩＰＤは第４のＩＰＤ金属層７１４、第４のＩＰＤ誘電体層７２６および第８のＩＰＤ金属層７３４によって画定される。
図７Ｃのステージ７において、第１の誘電体層７１６および第２の誘電体層７１８の一部が選択的にエッチングされ、第１の誘電体層７１６内の第１のトレンチ７３５および第２の誘電体層７１８内の第２のトレンチ７３７が作り出される。異なる実施態様は、第１の誘電体層７１６および第２の誘電体層７１８を選択的にエッチングするために異なるプロセスを使用することができる。
ステージ８において、基板７０２内に空洞／穴７３９が設けられる。いくつかの実施態様では、空洞／穴７３９は、相互接続材料（たとえば、ハンダボール）によって占有されるように構成される。異なる実施態様は、空洞／穴７３９のために異なる形状およびサイズを使用することができる。いくつかの実施態様では、レーザを使用して基板７０２内に空洞／穴７３９を設ける／作り出すことができる。
ステージ９において、第１の金属層７４０および第２の金属層７４２が、基板７０２の表面（たとえば、空洞の側壁および上面）上に設けられる。いくつかの実施態様では、第１の金属層７４０および第２の金属層７４２は銅をめっきされる。しかしながら、異なる実施態様は異なる金属を使用することができる。
図７Ｄのステージ１０において、第３の金属層７４４および第４の金属層７４６が、基板７０２の表面（たとえば、底面）上に設けられる。いくつかの実施態様では、
ステージ１１において、第１の金属層７４０および第２の金属層７４２の一部、ならびに第３の金属層７４４および第４の金属層７４６の一部がエッチングされ、第１の金属層７４８および第２の金属層７５０が残される。第１の金属層７４８は第１のＩＰＤを第３のＩＰＤに電気的に結合することができる。第２の金属層７５０は第２のＩＰＤを第４のＩＰＤに電気的に結合することができる。
集積受動デバイス（ＩＰＤ）を含む半導体デバイスを設けるためのシーケンスの一例と、集積受動デバイス（ＩＰＤ）を含む半導体デバイスを設けるための方法の一例とが説明されてきた。
集積受動デバイス（ＩＰＤ）を含む半導体デバイスを設ける／製造するための例示的な方法
図８は、集積受動デバイス（ＩＰＤ）を含む半導体デバイスを設けるための例示的な方法を示す図である。いくつかの実施態様では、図８の方法を用いて、図２、図３Ａ〜図３Ｂ、図４Ａ〜図４Ｂ、および／または図５〜図６の半導体デバイスまたは本開示において説明される他の半導体デバイスを設ける／製造することができる。いくつかの実施態様では、半導体デバイスは、ウェハレベルパッケージ（ＷＬＰ）半導体デバイス（たとえば、ウェハレベルプロセスを用いて製造された半導体デバイス）である。いくつかの実施態様では、半導体デバイスは、１つまたは複数の集積受動デバイス（ＩＰＤ）を含む集積受動デバイス構造である。いくつかの実施態様では、図８の方法は、いくつかの半導体デバイスを含むウェハを設ける（たとえば、ウェハ上にカットされていない半導体デバイスを設ける）一例を示す。
この方法は（８０５において）基板（たとえば、基板７０２）を設ける。いくつかの実装態様では、基板はウェハである。異なる実施態様は、基板のために異なる材料を用いることができる（たとえば、シリコン基板、ガラス基板）。
その後、その方法は、（８１０において）基板上にいくつかの金属層を設ける。たとえば、その方法は、基板の第１の表面（たとえば、上面）上に第１の金属層（たとえば、第１の金属層７０４）を設けることができ、基板の第２の表面（たとえば、底面）上に第２の金属層（たとえば、第２の金属層７０６）を設けることができる。いくつかの実施態様では、第１の金属層および第２の金属層は銅層である。異なる実施態様は、第１の金属層７０４および第２の金属層７０６を異なるように設けることができる。いくつかの実施態様では、基板は、第１の金属層および第２の金属層とともに１つの供給元から与えられる場合がある。このようにして、いくつかの実施態様では、（８１０において）基板上に金属層を設けることは、いくつかの実施態様では、回避することができる。
その方法は、（８１５において）基板上に少なくとも１つの集積受動デバイス（ＩＰＤ）を設ける。ＩＰＤの例は、キャパシタ、インダクタおよび／または抵抗器を含むことができる。異なる実施態様は、（８１５において）基板上に少なくとも１つのＩＰＤを設けるために異なるプロセスを用いることができる。いくつかの実施態様では、少なくとも１つのＩＰＤを設けることは、半導体デバイスの基板の１つまたは複数の表面上で少なくとも１つのＩＰＤを画定することを含む。
異なる実施態様は、ＩＰＤを異なるように設けることができる。たとえば、いくつかの実施態様では、（８１５において）ＩＰＤを設けることは、第１の金属層および第２の金属層を選択的にエッチングし、基板の１つまたは複数の表面上に第１の誘電体層および第２の誘電体層を設け、第１の誘電体層および第２の誘電体層内にいくつかのトレンチを設け、トレンチ内のいくつかの金属層を設けることを含む。（８１５において）基板上に１つまたは複数のＩＰＤを設ける一例が、図７Ａ〜図７Ｃの少なくともステージ３からステージ６において図示および説明される。
その方法はさらに、（８２０において）基板内に少なくとも１つの空洞／穴を設ける。空洞／穴は基板を横断する。空洞／穴は、いくつかの実施態様では、相互接続材料（たとえば、ハンダボール）によって占有されるように構成される。いくつかの実施態様では、（８２０において）少なくとも１つの空洞／穴を設けることは、第１の誘電体層および第２の誘電体層の一部を選択的にエッチングすることも含むことができる。
また、その方法は、（８２５において）基板内の空洞の側壁上に少なくとも１つの金属層（たとえば、側面金属層）を設ける。いくつかの実施態様では、金属層は、基板上の第１の集積受動デバイスを第２の受動デバイスに電気的に結合することができる。金属層は、基板の空洞／穴の側壁上に設けることができる。
いくつかの実施態様では、設けられた（たとえば、製造された）半導体デバイスは、その後、ダイ（たとえば、別のウェハレベルパッケージ）に結合される。いくつかの実施態様では、半導体デバイスがダイに結合される前に、ダイにハンダボールが結合される。いくつかの実施態様では、ハンダボール（たとえば、相互接続材料）は、半導体デバイスがダイに結合されると、空洞のうちの１つまたは複数に設けられる（たとえば、滴下される）。
いくつかの実施態様では、半導体デバイスは、いくつかの半導体デバイスを含む第１のウェハ上にある。いくつかの実施態様では、いくつかの半導体デバイス（たとえば、集積受動デバイスを含む半導体）を含む第１のウェハは、いくつかのダイ（たとえば、集積回路）を含む第２のウェハに結合される。いくつかの実施態様では、第１のウェハおよび第２のウェハが互いに結合されると、第１のウェハおよび第２のウェハはスライス／ダイシングされる。いくつかの実施態様では、第１のウェハおよび／または第２のウェハがダイシング／スライスされる前に、第１のウェハ（たとえば、半導体デバイスを含むウェハ）内の空洞を通して、ハンダボールが設けられ、および／または第２のウェハ（たとえば、ダイを含むウェハ）に結合される場合がある。
半導体デバイスに重ね合わせられる例示的な回路図
図９は、集積受動デバイス（ＩＰＤ）を含む半導体デバイスの概念図に重ね合わせられた例示的な回路図を示す。図９に示されるように、回路図は、第１のノード９０２と、第２のノード９０４と、第３のノード９０６と、第４のノード９０８とを含む。第１のノード９０２は第１の相互接続材料（たとえば、第１のハンダボール）を含み、第２のノード９０４は第２の相互接続材料（たとえば、第２のハンダボール）を含み、第３のノード９０６は第３の相互接続材料（たとえば、第３のハンダボール）を含み、第４のノード９０８は第４の相互接続材料（たとえば、第４のハンダボール）を含む。また、回路図は、第１のＩＰＤ９１０と、第２のＩＰＤ９１２と、第３のＩＰＤ９１４と、第４のＩＰＤ９１６とも含む。第１のＩＰＤ９１０、第２のＩＰＤ９１２、第３のＩＰＤ９１４および第４のＩＰＤ９１６はキャパシタ（たとえば、デカップリングキャパシタ）である。第１のＩＰＤ９１０、第２のＩＰＤ９１２、第３のＩＰＤ９１４および第４のＩＰＤ９１６は、いくつかの実施態様では、半導体デバイス９００に組み込まれる。異なる実施態様は、半導体デバイス９００においてノードおよびＩＰＤの異なる構成を用いることができる。いくつかの実施態様では、図９のＩＰＤは直列に、および／または並列に配置できることに留意されたい。
図１０は、集積受動デバイス（ＩＰＤ）を含む半導体デバイスの概念図に重ね合わせられた別の回路図を示す。図１０に示されるように、回路図は、第１のノード１００２と、第２のノード１００３と、第３のノード１００４と、第４のノード１００５とを含む。第１のノード１００２は第１の相互接続材料（たとえば、第１のハンダボール）を含み、第２のノード１００３は半導体デバイス１０００に結合されるダイの一部を含む。第３のノード１００４は第２の相互接続材料（たとえば、第２のハンダボール）を含み、第４のノード１００５は第３の相互接続材料（たとえば、第３のハンダボール）を含む。また、回路図は、第１のＩＰＤ１０１０と、第２のＩＰＤ１０１２と、第３のＩＰＤ１０１４とも含む。第１のＩＰＤ１０１０は抵抗器であり、第２のＩＰＤ１０１２はキャパシタである。第１のＩＰＤ１０１０および第２のＩＰＤ１０１２は、第１のノード１００２と第２のノード１００３との間に位置する。第３のＩＰＤ１０１４は抵抗器であり、第３のノード１００４と第４のノード１００５との間に位置する。第１のＩＰＤ１０１０、第２のＩＰＤ１０１２および第３のＩＰＤ１０１４は、いくつかの実施態様では、半導体デバイス１０００内に組み込まれる。異なる実施態様は、半導体デバイス１０００においてノードおよびＩＰＤの異なる構成を用いることができる。いくつかの実施態様では、図１０のＩＰＤは直列に、および／または並列に配置できることに留意されたい。
例示的な電子デバイス
図１１は、上述した半導体デバイス、集積回路、ダイ、インターポーザ、またはパッケージのうちのいずれかと一体に構成することができる種々の電子デバイスを示す。たとえば、モバイル電話１１０２、ラップトップコンピュータ１１０４、および定置端末１１０６が、本明細書において説明されたような集積回路（ＩＣ）１１００を含むことができる。ＩＣ １１００は、たとえば、本明細書において説明される集積回路、ダイ、またはパッケージのうちのいずれかとすることができる。図１１に示されるデバイス１１０２、１１０４、１１０６は例示にすぎない。限定しないが、モバイルデバイス、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末などのポータブルデータユニット、ＧＰＳ対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンタテイメントユニット、メータ読取り機器などの定置データユニット、通信デバイス、スマートフォン、タブレットコンピュータ、またはデータもしくはコンピュータ命令の記憶もしくは取り出しを行う任意の他のデバイス、またはそれらの任意の組合せを含む、他の電子デバイスが、ＩＣ１１００を採用することもできる。
図２、図３Ａ〜図３Ｂ、図４Ａ〜図４Ｂ、図５、図６、図７、図８、図９、図１０および／または図１１に示される構成要素、ステップ、特徴および／または機能のうちの１つまたは複数は、単一の構成要素、ステップ、特徴または機能に再構成し、および／または組合せることができるか、あるいは、いくつかの構成要素、ステップ、または機能において具現することができる。また、本発明から逸脱することなく、さらなる要素、構成要素、ステップ、および／または機能を加えることもできる。
「例示的」という用語は、本明細書において、「一例、事例、または実例として役立つ」ことを意味するように使用される。「例示的な」として本明細書において説明されるいかなる実施態様または態様も、必ずしも本開示の他の態様よりも好ましいまたは有利なものと解釈されるべきではない。同様に、「態様」という用語は、本開示のすべての態様が、論じられる特徴、利点、または動作モードを含むことを必要としない。「結合された」という用語は、本明細書において、２つの物体間の直接的または間接的な結合を指すために使用される。たとえば、物体Ａが物体Ｂに物理的に接触し、物体Ｂが物体Ｃに接触する場合、物体Ａと物体Ｃとは、互いに物理的に直接接触していなくても、それでも互いに結合するものと見なすことができる。
また、実施形態は、流れ図、フロー図、構造図、またはブロック図として示されるプロセスとして説明される場合があることに留意されたい。流れ図は、順次プロセスとして動作を説明している場合があるが、動作の多くは、並列または同時に実行することができる。さらに、動作の順序は入れ替えることができる。プロセスは、その動作が完了したとき、終了する。
本明細書において記載される本発明の種々の特徴は、本発明から逸脱することなく、異なるシステムにおいて実施することができる。本開示の前述の態様は例にすぎず、本発明を限定するものとして解釈されるべきではないことに留意されたい。本開示の態様の説明は、例示であることを意図しており、特許請求の範囲を限定することを意図していない。したがって、本教示は、他のタイプの装置に容易に適用することができ、数多くの代替、修正、および変形が、当業者には明らかになるであろう。
１００ プリント回路基板（ＰＣＢ）
１０２ 集積回路（ＩＣ）／ダイ
１０４ ハンダボール
１０６ 第１のデカップリングキャパシタ
１０８ 第２のデカップリングキャパシタ
１１０ 経路
２００ 集積回路（ＩＣ）／ダイ
２０２ 半導体デバイス
２０４ ハンダボール
３００ ダイ
３０２ 半導体デバイス
３０４ ハンダボール
３０６ パッド
３０８ 空洞／穴
４００ 一部
４０１ 集積回路（ＩＣ）／ダイ
４０２ 半導体デバイス
４０３ 空洞／穴
４０４ ハンダボール
４０６ ＰＣＢ
４０８ 第１の集積受動デバイス（ＩＰＤ）パッド
４１０ ボールパッド
４１２ 第２の集積受動デバイス（ＩＰＤ）パッド
４１４ 基板
４１５ 第１の集積受動デバイス（ＩＰＤ）
４１６ 第１の誘電体層
４１７ 第２の集積受動デバイス（ＩＰＤ）
４１８ 第２の誘電体層
４２０ 第１の金属層
４２５ 第３の集積受動デバイス（ＩＰＤ）
４２６ 第３の誘電体層
４２７ 第４の集積受動デバイス（ＩＰＤ）
４２８ 第４の誘電体層
４３０ 第２の金属層
５００ 基板
５０１ 空洞／穴
５０２ 層間誘電体層
５０４ 第１のＩＰＤ金属層
５０６ 第１のＩＰＤ誘電体層
５０８ 第２のＩＰＤ金属層
５１０ 第１の金属層
５１４ 第３のＩＰＤ金属層
５１６ 第２のＩＰＤ誘電体層
５１８ 第４のＩＰＤ金属層
５２０ 第２の金属層
６００ 基板
６０１ 空洞／穴
６０２ 第１の層間誘電体層
６０４ 第１のＩＰＤ金属層
６０６ 第１のＩＰＤ誘電体層
６０８ 第２のＩＰＤ金属層
６１０ 第１の金属層
６１２ 第２の層間誘電体層
６１４ 第３のＩＰＤ金属層
６１６ 第２のＩＰＤ誘電体層
６１８ 第４のＩＰＤ金属層
７０２ 基板
７０４ 第１の金属層
７０６ 第２の金属層
７０８ 第１のＩＰＤ金属層
７１０ 第２のＩＰＤ金属層
７１２ 第３のＩＰＤ金属層
７１４ 第４のＩＰＤ金属層
７１６ 第１の誘電体層
７１８ 第２の誘電体層
７１９ トレンチ
７２０ 第１のＩＰＤ誘電体層
７２１ トレンチ
７２２ 第２のＩＰＤ誘電体層
７２３ トレンチ
７２４ 第３のＩＰＤ誘電体層
７２５ トレンチ
７２６ 第４のＩＰＤ誘電体層
７２８ 第５のＩＰＤ金属層
７３０ 第６のＩＰＤ金属層
７３２ 第７のＩＰＤ金属層
７３４ 第８のＩＰＤ金属層
７３５ 第１のトレンチ
７３７ 第２のトレンチ
７３９ 空洞／穴
７４０ 第１の金属層
７４２ 第２の金属層
７４４ 第３の金属層
７４６ 第４の金属層
７４８ 第１の金属層
７５０ 第２の金属層
９００ 半導体デバイス
９０２ 第１のノード
９０４ 第２のノード
９０６ 第３のノード
９０８ 第４のノード
９１０ 第１のＩＰＤ
９１２ 第２のＩＰＤ
９１４ 第３のＩＰＤ
９１６ 第４のＩＰＤ
１０００ 半導体デバイス
１００２ 第１のノード
１００３ 第２のノード
１００４ 第３のノード
１００５ 第４のノード
１０１０ 第１のＩＰＤ
１０１２ 第２のＩＰＤ
１０１４ 第３のＩＰＤ
１１００ 集積回路（ＩＣ）
１１０２ モバイル電話
１１０４ ラップトップコンピュータ
１１０６ 定置端末

Claims (18)

  1. デバイスであって、
    基板と、
    前記基板を横断する第１の空洞と、
    前記基板の第１の側壁に結合され、前記第１の空洞の長さに沿って延在している第１の金属層と、
    前記第１の空洞内に形成された第１のハンダボールから形成されており、前記第１の空洞を通って延在し、前記第１の金属層に結合された、前記第１の金属層とは異なる相互接続であって、前記相互接続はさらに、前記基板の第１の側に配置された集積回路（ＩＣ）上のボールパッドと、前記基板の前記第１の側の反対側にある前記基板の第２の側に配置されたプリント回路基板とに直接結合されている、相互接続と、
    前記基板の第１の表面上の第１の集積受動デバイス（ＩＰＤ）であって、前記第１のＩＰＤは前記第１の金属層とは異なり、前記第１の金属層に結合されている、第１の集積受動デバイス（ＩＰＤ）と、
    前記基板の第２の表面上の第２の集積受動デバイス（ＩＰＤ）であって、前記第１の金属層に結合されている、第２の集積受動デバイス（ＩＰＤ）と、を備えており、
    前記デバイスは、前記ＩＣに結合されるように構成されたウェハレベルパッケージ（ＷＬＰ）半導体デバイスであり、前記ＩＣはＩＰＤパッドを含み、
    前記第１の金属層は、前記第１の空洞を通って延在し、前記ＩＣの前記ＩＰＤパッドに直接結合されている、デバイス。
  2. 前記相互接続は単一のハンダボールから形成されている、請求項１に記載のデバイス。
  3. 前記第１のＩＰＤは少なくともキャパシタ、インダクタおよび／または抵抗器のうちの１つである、請求項１に記載のデバイス。
  4. 前記基板の第２の側壁に結合され、前記第１の空洞の長さに沿って延在している第２の金属層と、
    前記基板の前記第１の表面上の第３の集積受動デバイス（ＩＰＤ）であって、前記第３のＩＰＤは前記第２の金属層に結合されている、第３の集積受動デバイス（ＩＰＤ）とをさらに備えた、請求項１に記載のデバイス。
  5. 前記第１の金属層および前記第２の金属層は同じである、請求項４に記載のデバイス。
  6. 前記デバイスは、音楽プレーヤ、ビデオプレーヤ、エンタテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、定置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれている、請求項１に記載のデバイス。
  7. 装置であって、
    基板と、
    前記基板を横断する第１の空洞と、
    前記基板の第１の側壁に結合され、前記第１の空洞の長さに沿って延在している第１の金属層と、
    前記第１の空洞内に形成された第１のハンダボールから形成されており、前記第１の空洞を通って延在し、前記第１の金属層に結合された、前記第１の金属層とは異なる相互接続手段であって、前記相互接続手段はさらに、前記基板の第１の側に配置された集積回路（ＩＣ）上のボールパッドと、前記基板の前記第１の側の反対側にある前記基板の第２の側に配置されたプリント回路基板とに直接結合されている、相互接続手段と、
    前記基板の第１の表面上の集積受動機能のための第１の手段であって、前記第１の手段は前記第１の金属層とは異なり、前記第１の金属層に結合されている、集積受動機能のための第１の手段と、
    前記基板の第２の表面上の集積受動機能のための第２の手段であって、前記第１の金属層に結合されている、集積受動機能のための第２の手段と、を備えており、
    前記装置は、前記ＩＣに結合されるように構成されたウェハレベルパッケージ（ＷＬＰ）半導体デバイスであり、前記ＩＣは集積受動デバイス（ＩＰＤ）パッドを含み、
    前記第１の金属層は、前記第１の空洞を通って延在し、前記ＩＣの前記ＩＰＤパッドに直接結合されている、装置。
  8. 前記相互接続手段は単一のハンダボールから形成された、請求項７に記載の装置。
  9. 集積受動機能のための前記第１の手段は少なくともキャパシタ、インダクタおよび／または抵抗器のうちの１つである、請求項７に記載の装置。
  10. 前記基板の第２の側壁に結合され、前記第１の空洞の長さに沿って延在している第２の金属層と、
    前記基板の前記第１の表面上の集積受動機能のための第３の手段であって、集積受動機能のための前記第３の手段は前記第２の金属層に結合されている、集積受動機能のための第３の手段とをさらに備えた、請求項７に記載の装置。
  11. 前記第１の金属層および前記第２の金属層は同じである、請求項１０に記載の装置。
  12. 前記装置は、音楽プレーヤ、ビデオプレーヤ、エンタテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、定置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれている、請求項７に記載の装置。
  13. デバイスを設けるための方法であって、
    基板を設けるステップと、
    前記基板を横断する第１の空洞を形成するステップと、
    前記基板の第１の側壁に結合され、前記第１の空洞の長さに沿って延在する第１の金属層を形成するステップと、
    前記第１の空洞内に形成された第１のハンダボールから形成されており、前記第１の金属層とは異なり、前記第１の空洞を通って延在する相互接続を形成するステップと、
    前記相互接続を前記第１の金属層に結合するステップと、
    前記相互接続を、前記基板の第１の側に配置される集積回路（ＩＣ）上のボールパッドと、前記基板の前記第１の側の反対側にある前記基板の第２の側に配置されるプリント回路基板とに直接結合するステップと、
    前記基板の第１の表面上に第１の集積受動デバイス（ＩＰＤ）を形成するステップであって、前記第１のＩＰＤは前記第１の金属層とは異なり、前記第１の金属層に結合される、第１の集積受動デバイス（ＩＰＤ）を形成するステップと、
    前記基板の第２の表面上に第２の集積受動デバイス（ＩＰＤ）を形成するステップであって、前記第２の集積受動デバイス（ＩＰＤ）は前記第１の金属層に結合される、第２の集積受動デバイス（ＩＰＤ）を形成するステップと、を含み、
    前記デバイスは、前記ＩＣに結合されるように構成されるウェハレベルパッケージ（ＷＬＰ）半導体デバイスであり、前記ＩＣはＩＰＤパッドを含み、
    前記第１の金属層を形成するステップは、前記第１の金属層を前記第１の空洞を通って延在させるステップと、前記第１の金属層を前記ＩＣの前記ＩＰＤパッドに直接結合するステップとを含む、デバイスを設けるための方法。
  14. 前記相互接続を前記形成するステップは、単一のハンダボールから前記相互接続を形成するステップを含む、請求項１３に記載の方法。
  15. 前記第１のＩＰＤは少なくともキャパシタ、インダクタおよび／または抵抗器のうちの１つである、請求項１３に記載の方法。
  16. 前記基板の第２の側壁に結合され、前記第１の空洞の長さに沿って延在する第２の金属層を形成するステップと、
    前記基板の前記第１の表面上に第３の集積受動デバイス（ＩＰＤ）を形成するステップであって、前記第３のＩＰＤは前記第２の金属層に結合される、形成するステップとをさらに含む、請求項１３に記載の方法。
  17. 前記第１の金属層および前記第２の金属層は同じである、請求項１６に記載の方法。
  18. 前記デバイスは、音楽プレーヤ、ビデオプレーヤ、エンタテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、定置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる、請求項１３に記載の方法。
JP2016534803A 2013-08-16 2014-08-12 基板上の集積受動デバイス（ｉｐｄ） Expired - Fee Related JP6306707B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/968,627 2013-08-16
US13/968,627 US9362218B2 (en) 2013-08-16 2013-08-16 Integrated passive device (IPD) on substrate
PCT/US2014/050776 WO2015023696A1 (en) 2013-08-16 2014-08-12 Integrated passive device (ipd) on subtrate

Publications (2)

Publication Number Publication Date
JP2016536794A JP2016536794A (ja) 2016-11-24
JP6306707B2 true JP6306707B2 (ja) 2018-04-04

Family

ID=51399780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016534803A Expired - Fee Related JP6306707B2 (ja) 2013-08-16 2014-08-12 基板上の集積受動デバイス（ｉｐｄ）

Country Status (5)

Country Link
US (1) US9362218B2 (ja)
EP (1) EP3033768A1 (ja)
JP (1) JP6306707B2 (ja)
CN (1) CN105453258A (ja)
WO (1) WO2015023696A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10032710B2 (en) * 2015-07-23 2018-07-24 Nvidia Corporation Via pattern to reduce crosstalk between differential signal pairs
US10861840B2 (en) * 2017-08-30 2020-12-08 Advanced Semiconductor Engineering, Inc. Integrated passive component and method for manufacturing the same
US11508683B2 (en) * 2019-06-17 2022-11-22 Western Digital Technologies, Inc. Semiconductor device with die bumps aligned with substrate balls
US11177065B2 (en) * 2020-03-30 2021-11-16 Qualcomm Incorporated Thermal paths for glass substrates

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530288A (en) 1994-10-12 1996-06-25 International Business Machines Corporation Passive interposer including at least one passive electronic component
JP3796099B2 (ja) 2000-05-12 2006-07-12 新光電気工業株式会社 半導体装置用インターポーザー、その製造方法および半導体装置
US20030086248A1 (en) * 2000-05-12 2003-05-08 Naohiro Mashino Interposer for semiconductor, method for manufacturing same, and semiconductor device using same
JP2002270718A (ja) * 2001-03-07 2002-09-20 Seiko Epson Corp 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2002368370A (ja) 2001-06-07 2002-12-20 Matsushita Electric Ind Co Ltd フレキシブルプリント基板の接合構造及びその方法
JP2004356618A (ja) * 2003-03-19 2004-12-16 Ngk Spark Plug Co Ltd 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体、中継基板の製造方法
KR20050016087A (ko) * 2003-08-06 2005-02-21 로무 가부시키가이샤 반도체장치
US7233061B1 (en) 2003-10-31 2007-06-19 Xilinx, Inc Interposer for impedance matching
JP2005217201A (ja) * 2004-01-29 2005-08-11 Ngk Spark Plug Co Ltd 中継基板、中継基板付き基板
JP2005216696A (ja) * 2004-01-30 2005-08-11 Ngk Spark Plug Co Ltd 中継基板、中継基板付き基板
US7027289B2 (en) 2004-03-25 2006-04-11 Intel Corporation Extended thin film capacitor (TFC)
JP2004320043A (ja) * 2004-05-24 2004-11-11 Ngk Spark Plug Co Ltd コンデンサ及びその製造方法
JP4864313B2 (ja) * 2004-11-19 2012-02-01 富士通株式会社 薄膜キャパシタ基板、その製造方法、及び、半導体装置
JP2006253631A (ja) * 2005-02-14 2006-09-21 Fujitsu Ltd 半導体装置及びその製造方法、キャパシタ構造体及びその製造方法
JP4738228B2 (ja) * 2006-03-28 2011-08-03 富士通株式会社 半導体装置及び半導体装置の製造方法
US8653625B2 (en) 2007-03-14 2014-02-18 Microntechnology, Inc. Interposer structure with embedded capacitor structure, and methods of making same
US20090267183A1 (en) 2008-04-28 2009-10-29 Research Triangle Institute Through-substrate power-conducting via with embedded capacitance
JP5275401B2 (ja) * 2011-04-18 2013-08-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Also Published As

Publication number Publication date
US9362218B2 (en) 2016-06-07
EP3033768A1 (en) 2016-06-22
WO2015023696A1 (en) 2015-02-19
CN105453258A (zh) 2016-03-30
JP2016536794A (ja) 2016-11-24
US20150048480A1 (en) 2015-02-19

Similar Documents

Publication Publication Date Title
TWI671866B (zh) 具有用於被動組件的疊置式基體之晶粒封裝技術（二）
US9159670B2 (en) Ultra fine pitch and spacing interconnects for substrate
US9679873B2 (en) Low profile integrated circuit (IC) package comprising a plurality of dies
US9368566B2 (en) Package on package (PoP) integrated device comprising a capacitor in a substrate
US10115661B2 (en) Substrate-less discrete coupled inductor structure
US8772951B1 (en) Ultra fine pitch and spacing interconnects for substrate
JP2017504212A (ja) 集積デバイスの再配線層内の環状インダクタ
US20140225706A1 (en) In substrate coupled inductor structure
US9601472B2 (en) Package on package (POP) device comprising solder connections between integrated circuit device packages
JP6802146B2 (ja) 同軸配線を備える集積デバイス
JP6377178B2 (ja) 埋込型パッケージ基板コンデンサ
JP6306707B2 (ja) 基板上の集積受動デバイス（ｉｐｄ）
US9324779B2 (en) Toroid inductor in an integrated device
CN106233458B (zh) 包括作为封装层中的通孔的导线的集成器件
US9312175B2 (en) Surface modified TSV structure and methods thereof
US9807884B2 (en) Substrate comprising embedded elongated capacitor
US11189686B2 (en) Integrated device coupled to a capacitor structure comprising a trench capacitor
JP2014107567A (ja) Ｒｆモジュール及びその製造方法
WO2018204115A1 (en) Integrated circuit (ic) package and package substrate comprising stacked vias
JP5696647B2 (ja) 半導体装置およびその製造方法
JP6528258B2 (ja) 部品内蔵基板
US9343401B2 (en) Semiconductor package and fabrication method thereof
CN117529806A (zh) 具有包括带有侧壁耦合的嵌入式电容器的基板的封装件
JP2019117957A (ja) 部品内蔵基板

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161003

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161003

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20161003

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20161122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180308

R150 Certificate of patent or registration of utility model

Ref document number: 6306707

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees