CN105453258A - 基板上的集成无源器件(ipd) - Google Patents

基板上的集成无源器件(ipd) Download PDF

Info

Publication number
CN105453258A
CN105453258A CN201480045086.8A CN201480045086A CN105453258A CN 105453258 A CN105453258 A CN 105453258A CN 201480045086 A CN201480045086 A CN 201480045086A CN 105453258 A CN105453258 A CN 105453258A
Authority
CN
China
Prior art keywords
ipd
semiconductor device
coupled
substrate
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480045086.8A
Other languages
English (en)
Inventor
D·D·金
Y·K·宋
C·H·尹
M·F·维纶茨
C·左
J·金
X·张
R·D·莱恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN105453258A publication Critical patent/CN105453258A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一些创新特征涉及一种半导体器件，该半导体器件包括基板、穿过该基板的第一腔。第一腔被配置成由互连材料(例如，焊球)占据。该基板还包括耦合至第一腔的第一侧壁的第一金属层。该基板进一步包括该基板的第一表面上的第一集成无源器件(IPD)，该第一IPD耦合至第一金属层。在一些实现中，该基板是玻璃基板。在一些实现中，第一IPD是至少电容器、电感器和/或电阻器之一。在一些实现中，该半导体器件进一步包括该基板的第二表面上的第二集成无源器件(IPD)。第二IPD耦合至第一金属层。

Description

基板上的集成无源器件(IPD)
背景
领域
各种特征涉及基板上的集成无源器件(IPD)。
背景
电容器是可以耦合至封装中的管芯(例如，半导体器件)的集成无源器件(IPD)的示例。此类电容器通常被用作电力递送网络(PDN)中的解耦电容器，PDN用于将来自电源/源的功率递送至集成电路(IC)/管芯。PDN固有地遭受噪声和/或谐振，该噪声和/或谐振对PDN旨在供电的IC造成干扰。解耦电容器通过将电源与PDN解耦来帮助避免这一干扰或者使这一干扰最小化。
图1解说了印刷电路板(PCB)上的若干解耦电容器的配置。具体地，图1解说了包括集成电路(IC)/管芯102的印刷电路板(PCB)100。PCB100和IC/管芯102是电力递送网络(PDN)的一部分。IC/管芯102通过一组焊球104耦合至PCB100，该组焊球104位于PCB100与IC/管芯102之间。图1还解说了第一解耦电容器106和第二解耦电容器108。第一解耦电容器和第二解耦电容器106-108也是PDN的一部分并且通过布线110耦合至PDN的功率源(未示出)。
解耦电容器的以上配置占据很多空间并且要求复杂的板设计。由此，存在用于实现对于IC/管芯的解耦电容器或其他IPD(例如，电感器)的改进设计的需要。理想地，此类设计将提供高密度IPD并且将没有当前解耦电容器设计和/或IPD设计那么复杂。
概述
本文描述的各种特征、装置和方法提供一种基板上的集成无源器件(IPD)。
第一示例提供一种半导体器件，该半导体器件包括基板、穿过该基板的第一腔。第一腔被配置成由互连材料占据。该基板还包括耦合至第一腔的第一侧壁的第一金属层。该基板进一步包括该基板的第一表面上的第一集成无源器件(IPD)，该第一IPD耦合至第一金属层。
根据一方面，该互连材料是焊球。
根据一方面，第一IPD是至少电容器、电感器和/或电阻器之一。
根据一方面，该半导体器件进一步包括该基板的第二表面上的第二集成无源器件(IPD)。第二IPD耦合至第一金属层。
根据一方面，该半导体器件还包括耦合至第一腔的第二侧壁的第二金属层。该半导体器件进一步包括该基板的第一表面上的第二集成无源器件(IPD)。第二IPD耦合至第二金属层。在一些实现中，第一和第二金属层是相同的。
根据一方面，该半导体器件是晶片级封装(WLP)半导体器件，该晶片级封装(WLP)半导体器件被配置成耦合至包括IPD焊盘和球形焊盘的集成电路(IC)。在一些实现中，第一金属层被配置成耦合至IC的IPD焊盘。
根据一方面，在半导体器件耦合至集成电路(IC)时，第一IPD被配置成通过第一金属层电耦合至焊球。
根据一个方面，该半导体器件被纳入在音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板式计算机、和/或膝上型计算机中的至少一者中。
第二示例提供一种包括基板、以及穿过该基板的第一腔的设备。第一腔被配置成由互连装置占据。该设备还包括耦合至第一腔的第一侧壁的第一金属层，以及在该基板的第一表面上的用于集成无源功能性的第一装置。该第一装置耦合至第一金属层。
根据一方面，该互连装置是焊球。
根据一方面，用于集成无源功能性的第一装置是至少电容器、电感器和/或电阻器之一。
根据一方面，该设备进一步包括该基板的第二表面上的用于集成无源功能性的第二装置。用于集成无源功能性的第二装置耦合至第一金属层。
根据一方面，该设备还包括耦合至第一腔的第二侧壁的第二金属层，以及该基板的第一表面上的用于集成无源功能性的第二装置。用于集成无源功能性的第二装置耦合至第二金属层。在一些实现中，第一和第二金属层是相同的。
根据一方面，该设备是晶片级封装(WLP)半导体器件，该晶片级封装(WLP)半导体器件被配置成耦合至包括集成无源器件(IPD)焊盘和球形焊盘的集成电路(IC)。在一些实现中，第一金属层被配置成耦合至IC的IPD焊盘。
根据一方面，在该设备耦合至集成电路(IC)时，用于集成无源功能性的第一装置被配置成通过第一金属层电耦合至互连装置。
根据一个方面，该设备被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机。
第三示例提供了一种用于提供半导体器件的方法。该方法提供基板。该方法提供穿过该基板的第一腔。第一腔被配置成由互连材料占据。该方法提供耦合至第一腔的第一侧壁的第一金属层。该方法进一步提供该基板的第一表面上的第一集成无源器件(IPD)。第一IPD耦合至第一金属层。
根据一方面，该互连材料是焊球。
根据一方面，第一IPD是至少电容器、电感器和/或电阻器之一。
根据一方面，该方法进一步提供该基板的第二表面上的第二集成无源器件(IPD)。第二IPD耦合至第一金属层。
根据一方面，该方法进一步提供耦合至第一腔的第二侧壁的第二金属层。该方法还提供该基板的第一表面上的第二集成无源器件(IPD)。第二IPD耦合至第二金属层。在一些实现中，第一和第二金属层是相同的。
根据一方面，该半导体器件是晶片级封装(WLP)半导体器件，该晶片级封装(WLP)半导体器件被配置成耦合至包括IPD焊盘和球形焊盘的集成电路(IC)。在一些实现中，第一金属层被配置成耦合至IC的IPD焊盘。
根据一方面，在半导体器件耦合至集成电路(IC)时，第一IPD被配置成通过第一金属层电耦合至互连材料。
根据一个方面，该半导体器件被纳入在音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板式计算机、和/或膝上型计算机中的至少一者中。
附图
在结合附图理解下面阐述的详细描述时，各种特征、本质和优点会变得明显，在附图中，相像的附图标记贯穿始终作相应标识。
图1解说了常规电容器如何耦合至管芯。
图2解说了包括集成无源器件(IPD)的半导体器件的示例。
图3A解说了用于将包括集成无源器件(IPD)的半导体器件耦合至管芯的序列的一部分的示例。
图3B解说了用于将包括集成无源器件(IPD)的半导体器件耦合至管芯的序列的一部分的示例。
图4A解说了包括集成无源器件(IPD)的半导体器件的倾斜视图的示例。
图4B解说了包括集成无源器件(IPD)的半导体器件的侧视图的示例。
图5解说了包括集成无源器件(IPD)的半导体器件的侧视图的示例。
图6解说了包括集成无源器件(IPD)的半导体器件的侧视图的示例。
图7A解说了用于提供/制造包括集成无源器件(IPD)的半导体器件的示例性序列的一部分。
图7B解说了用于提供/制造包括集成无源器件(IPD)的半导体器件的示例性序列的一部分。
图7C解说了用于提供/制造包括集成无源器件(IPD)的半导体器件的示例性序列的一部分。
图7D解说了用于提供/制造包括集成无源器件(IPD)的半导体器件的示例性序列的一部分。
图8解说了用于提供/制造至管芯的包括集成无源器件(IPD)的半导体器件的示例性方法。
图9解说了被叠加到包括集成无源器件(IPD)的半导体器件的概念解说上的示例性电路图。
图10解说了被叠加到包括集成无源器件(IPD)的半导体器件的概念解说上的另一示例性电路图。
图11解说了可集成本文所描述的半导体器件、管芯、集成电路和/或PCB的各种电子设备。
详细描述
在以下描述中，给出了具体细节以提供对本公开的各方面的透彻理解。然而，本领域普通技术人员将理解，没有这些具体细节也可实践这些方面。例如，电路可能用框图示出以避免使这些方面湮没在不必要的细节中。在其他实例中，公知的电路、结构和技术可能不被详细示出以免模糊本公开的这些方面。
总览
一些创新特征涉及一种半导体器件，该半导体器件包括基板、穿过该基板的第一腔。第一腔被配置成由互连材料(例如，焊球)占据。该基板还包括耦合至第一腔的第一侧壁的第一金属层(例如，第一侧金属层)。该基板进一步包括该基板的第一表面(例如，上表面)上的第一集成无源器件(IPD)，该第一IPD耦合至第一金属层(例如，第一侧金属层)。在一些实现中，该基板是玻璃基板。在一些实现中，第一IPD是至少电容器、电感器和/或电阻器之一。在一些实现中，该半导体器件进一步包括该基板的第二表面(例如，下表面)上的第二集成无源器件(IPD)。在一些实现中，第二IPD在基板的第一表面(例如，上表面)上。第二IPD耦合至第一金属层(例如，第一侧金属层)。在一些实现中，该半导体器件还包括耦合至第一腔的第二侧壁的第二金属层(例如，第二侧金属层)。在一些实现中，第一和第二金属层可以是不同或相同的金属层。在一些实现中，第一金属层(例如，第一侧金属层)和/或第二金属层(例如，第二侧金属层)可以是穿板通孔(TSV)或穿玻通孔(TGV)。在一些实现中，该半导体器件是晶片级封装(WLP)半导体器件，该晶片级封装(WLP)半导体器件被配置成耦合至包括IPD焊盘和球形焊盘的集成电路(IC)。在一些实现中，第一侧金属层被配置成耦合至IC的IPD焊盘。
示例性晶片级封装(WLP)半导体器件
图2概念地解说了在一些实现中耦合至创新的半导体器件的管芯。如图2所示，集成电路(IC)/管芯200耦合至半导体器件202。在一些实现中，IC/管芯200是使用晶片级工艺制造的晶片级封装(WLP)。在一些实现中，半导体器件202是晶片级封装(WLP)半导体器件(例如，使用晶片级工艺制造的半导体器件)。在一些实现中，半导体器件202是包括一个或多个集成无源器件(IPD)的集成无源器件结构。IPD的示例包括电容器、电感器、和/或电阻器。在一些实现中，集成无源器件结构使用晶片级工艺来制造。
图2解说了个体管芯和/或半导体器件。在一些实现中，这些个体管芯和/或半导体器件从一个或多个晶片生产/制造。即，在一些实现中，若干管芯(例如，管芯200)在晶片上制造，该晶片接着被切片/切块以产生个体管芯(例如，管芯200)。类似地，在一些实现中，若干半导体器件(例如，半导体器件202)在晶片上制造，该晶片接着被切片/切块以产生个体半导体器件(例如，半导体器件202)。在进一步描述图2的管芯200、半导体器件202、以及焊球204之前，下文描述了示例性晶片级工艺。
在一些实现中，晶片级工艺是一种晶片制造工艺，它包括器件互连和器件保护工艺，之后将晶片切块/切片成个体器件(例如管芯、半导体器件、中介体)。在一些实现中，晶片级工艺包括在集成电路尚处于晶片中时将封装的上外层和下外层、其他半导体器件和/或焊球(例如，焊料凸块)附连到集成电路，接着将晶片切块/切片成个体器件(例如，管芯、半导体器件)。
在一些实现中，晶片级工艺可包括耦合两个晶片(例如，包括集成电路的第一晶片以及包括集成无源器件(IPD)的第二晶片)，然后将晶片进行切块/切片(例如，同时将第一晶片和第二晶片进行切块/切片)。例如，在一些实现中，包括若干未经切割的管芯(例如，管芯200)的第一晶片耦合至包括若干未经切割的半导体器件(例如，半导体器件202)的第二晶片。一组焊球(例如，焊球204)可以耦合至第一晶片(在将第一晶片耦合至第二晶片之前或之后)。在一些实现中，一旦第一晶片耦合至第二晶片，这两个晶片就可以被切片/切块。在一些实现中，一旦第一晶片耦合至第二晶片并且焊球耦合至第一晶片，第一晶片和第二晶片就可以被切片/切块。应当主意，以上描述的晶片级工艺适用于本公开中描述的任何管芯和/或半导体器件。在描述了示例性晶片级工艺之后，下文进一步描述图2的管芯200、半导体器件202、以及焊球204。
半导体器件202包括基板和若干腔/孔洞。腔/孔洞穿过整个基板。这些腔/孔洞中的一者或多者用焊球204(例如，互连材料)来占据。在一些实现中，管芯200和焊球204(例如，互连材料)的组合是使用晶片级工艺制造的晶片级封装(WLP)。在一些实现中，管芯200、半导体器件202以及焊球204(例如，互连材料)的组合是使用晶片级工艺制造的晶片级封装(WLP)。在一些实现中，互连材料(例如，焊球)是被配置成将第一器件(例如，管芯、芯片)耦合至第二器件(例如，印刷电路板、中介体)的材料。在一些实现中，第一和/或第二器件是半导体器件。在一些实现中，半导体器件202包括基板(例如，玻璃基板)。不同实现可为基板使用不同材料。半导体器件202包括不可见的若干集成无源器件(IPD)。IPD的示例包括电容器、电感器、和/或电阻器。半导体器件202中的基板、腔和IPD的更具体和详细的示例将在下文中的图4、5、6和7中进一步描述。
描述了包括一个或多个集成无源器件(IPD)的晶片级封装(WLP)半导体器件，现在将在图3A-3B中描述用于提供和/或将WLP半导体器件耦合至管芯(其也可以是晶片级封装)的一般序列。
图3A-3B解说了用于将创新的半导体器件(例如，包括一个或多个IPD的晶片级封装半导体器件)耦合至管芯的序列。如图3A的阶段1所示，提供管芯300和半导体器件302。在一些实现中，管芯300是使用晶片级工艺制造的晶片级封装(WLP)。在一些实现中，半导体器件302是使用晶片级工艺制造的晶片级封装(WLP)。管芯300包括若干焊盘306。在一些实现中，每一焊盘可包括球形焊盘、第一IPD焊盘以及第二IPD焊盘。包括球形焊盘、第一IPD焊盘以及第二IPD焊盘的焊盘的更具体示例在图4B中进一步描述。
半导体器件302包括若干腔/孔洞308。一个或多个腔/孔洞308被配置成由焊球(例如，一组焊球、一组互连材料)占据。半导体器件302还包括不可见的一个或多个IPD(例如，电容器、电感器)。在阶段1，半导体器件302可以耦合至管芯300。
在阶段2，焊球304(例如，互连材料)被提供并且通过半导体器件302的腔/孔洞308耦合至管芯300。在一些实现中，焊球304可以在半导体器件302耦合至管芯300之前耦合至管芯300。
图3B的阶段3解说了将管芯300耦合至半导体器件302和焊球304的最终结果。如阶段3中所示，焊球304位于半导体器件302的腔/孔洞308中。焊球304耦合至管芯300。半导体器件302也耦合至管芯300。应当注意，在一些实现中，半导体器件302中的一些腔/孔洞308可以为空。即，在一些实现中，半导体器件302的一些腔/孔洞308可以不由互连材料(例如，焊球)占据。在一些实现中，管芯300和焊球304(例如，互连材料)的组合是使用晶片级工艺制造的晶片级封装(WLP)。在一些实现中，管芯300、半导体器件302以及焊球304(例如，互连材料)的组合是使用晶片级工艺制造的晶片级封装(WLP)。
图4A-4B概念地解说了在一些实现中管芯(例如，晶片级封装)可如何耦合至创新的半导体器件。具体地，图4解说了耦合至半导体器件402的集成电路(IC)/管芯401的倾斜视图。在一些实现中，管芯401是晶片级封装(WLP)半导体器件(例如，使用晶片级工艺制造的半导体器件)。在一些实现中，半导体器件402是晶片级封装(WLP)半导体器件(例如，使用晶片级工艺制造的半导体器件)。在一些实现中，半导体器件402是包括一个或多个集成无源器件(IPD)的集成无源器件结构。半导体器件402包括若干腔/孔洞。这些腔/孔洞中的一者或多者用互连材料(例如，焊球204)占据。在一些实现中，这些腔中的一者或多者可以为空(即，这些腔中的一者或多者可以不由互连材料(例如，焊球)占据)。在一些实现中，互连材料(例如，焊球)是被配置成将第一器件(例如，管芯、芯片)耦合至第二器件(例如，印刷电路板、中介体)的材料。在一些实现中，第一和/或第二器件是半导体器件。在一些实现中，管芯401和焊球404(例如，互连材料)的组合是使用晶片级工艺制造的晶片级封装(WLP)。在一些实现中，管芯401、半导体器件402以及焊球404(例如，互连材料)的组合是使用晶片级工艺制造的晶片级封装(WLP)。
在一些实现中，半导体器件402包括玻璃基板。然而在一些实现中，该基板可以是其他材料。半导体器件402包括在图4A中不可见的若干集成无源器件(IPD)。IPD的示例包括电容器、电感器和电阻器。
图4B解说了图4A的管芯401和半导体器件402的一部分400的剖面/侧面视图。图4B还解说了印刷电路板(PCB)406的一部分。如图4B中所示，管芯401耦合至半导体器件402和焊球404。焊球404耦合至PCB406。焊球404位于半导体器件402的腔/孔洞403中。在一些实现中，腔/孔洞403可具有不同的形状和大小。管芯401包括焊盘。该焊盘包括第一集成无源器件(IPD)焊盘408、球形焊盘410、以及第二集成无源器件(IPD)焊盘412。如图4B所示，第一IPD焊盘408、球形焊盘410、以及第二IPD焊盘412耦合至管芯401的第一表面。
半导体器件402包括基板414、第一集成无源器件(IPD)415、第一介电层416、第二集成无源器件(IPD)417、第二介电层418、以及第一金属层420。在一些实现中，基板414是玻璃基板。第一IPD415和第一介电层416在基板414的第一表面(例如，上表面)上。因而，如图4B所示，在一些实现中，第一IPD415被集成/定位在半导体器件402的表面(例如，半导体器件的基板的上表面)上。第二IPD417和第二介电层418在基板414的第二表面(例如，下表面)上。因而，如图4B所示，在一些实现中，第二IPD417被集成/定位在半导体器件402的表面(例如，半导体器件的基板的下表面)上。第一和第二IPD415和417可以是电容器、电感器、和/或电阻器中的至少一者。应当注意，图4B解说了IPD的概念表示。IPD的具体解说和示例在图5-6中进一步解说和描述。
第一金属层420在基板414中的腔/孔洞403的侧壁上。第一金属层420可以是铜镀敷层。第一金属层420可以电耦合至第一IPD415和/或第二IPD417。半导体器件402的第一金属层420耦合至管芯401的第一IPD焊盘408。焊球404耦合至管芯401的球形焊盘410。
图4B还解说了半导体器件402包括第三集成无源器件(IPD)425、第三介电层426、第三集成无源器件(IPD)427、第四介电层428以及第二金属层430。在一些实现中，第三介电层426可以与第一介电层416相同。在一些实现中，第四介电层428可以与第二介电层418相同。第三IPD425和第三介电层426在基板414的第一表面(例如，上表面)上。第四IPD427和第四介电层428在基板414的第二表面(例如，下表面)上。第三和第四IPD425和427可以是电容器、电感器、和/或电阻器中的至少一者。
第二金属层430在基板414中的腔/孔洞403的侧壁上。第二金属层430可以是铜镀敷层。金属层430可以电耦合至第三IPD425和/或第四IPD427。半导体器件402的第二金属层430耦合至管芯401的第二IPD焊盘412。
在一些实现中，第一金属层420是与第二金属层430相同的金属层。图4解说了直接耦合至(例如，直接接触)第一金属层420和第二金属层430的焊球404(例如，互连材料)。然而，在一些实现中，焊球404可以不直接耦合至(例如，可以不直接接触)第一金属层420和/或第二金属层430。
在一些实现中，管芯401是第一晶片的一部分，而半导体器件402是第二晶片的一部分。在一些实现中，包括若干管芯(例如，管芯401)的第一晶片耦合至包括若干半导体器件(例如，半导体器件402)的第二晶片。在一些实现中，第一和第二晶片被一起切片/切块以产生耦合至半导体器件(例如，半导体器件402)的管芯(例如，管芯401)。在一些实现中，第一晶片和第二晶片在一组焊球(例如，焊球404)耦合至第一晶片之后被一起切片/切块以产生耦合至半导体器件(例如，半导体器件402)和焊球的管芯(例如，管芯401)。在一些实现中，该组焊球可以在将第二晶片耦合至第一晶片之前或之后耦合至第一晶片。
包括集成无源器件(IPD)的示例性半导体器件
图5-6解说了半导体器件的详细侧视图。具体地，图5-6解说了详细示出的具有集成无源器件(IPD)的半导体器件的侧视图。在一些实现中，图5-6的半导体器件是晶片级封装(WLP)半导体器件(例如，使用晶片级工艺制造的半导体器件)。在一些实现中，图5-6的半导体器件是包括一个或多个集成无源器件(IPD)的集成无源器件结构。
如图5所示，半导体器件包括基板500、腔/孔洞501、级间介电层502以及第一集成无源器件(IPD)。第一IPD(例如，用于集成无源功能性的第一装置)包括第一IPD金属层504、第一IPD介电层506、以及第二IPD金属层508。第一IPD金属层504位于基板500的第一表面上。第一IPD介电层506位于第一IPD金属层504的一部分上。第二IPD金属层508位于至少第一IPD介电层506上。如图5中进一步示出的，第一IPD介电层506位于第一IPD金属层504与第二IPD金属层508之间。在一些实现中，第二IPD金属层508的面积与第一IPD介电层506的面积交叠。在一些实现中，第一IPD介电层506是级间介电层502的一部分。在一些实现中，第一IPD是电容器(例如，解耦电容器)。第一IPD在半导体器件的第一表面(例如，上表面)上。因而，如图5所示，在一些实现中，第一IPD被集成/定位在半导体器件的表面(例如，半导体器件的基板的上表面)上。
半导体器件还包括第一金属层510。在一些实现中，第一金属层510是铜镀敷层。第一金属层510位于腔/孔洞501的侧壁上。在一些实现中，第一金属层510是第一侧金属层。腔/孔洞501被配置成由互连材料(例如，焊球)占据。第一金属层510电耦合至第一IPD(例如，电耦合至第二金属层508)。在一些实现中，第一金属层510被配置成耦合至管芯上的焊盘(例如IPD焊盘408)。如图5所示，第一金属层510耦合至基板500的第一表面(例如，上表面)的一部分、基板500的侧面部分、以及基板500的第二表面(例如，下表面)的一部分。在一些实现中，第一金属层510可以是穿板通孔(TSV)或穿玻通孔(TGV)。
图5还解说了半导体器件包括另一集成无源器件(IPD)(例如，第二IPD)。第二IPD(例如，用于集成无源功能性的第二装置)包括第三IPD金属层514、第二IPD介电层516、以及第四IPD金属层518。第三IPD金属层514位于基板500的第一表面上。第二IPD介电层516位于第三IPD金属层504的一部分上。第四IPD金属层518位于至少第二IPD介电层516上。如图5所示，第二IPD介电层516位于第三IPD金属层504和第四IPD金属层518之间。在一些实现中，第四IPD金属层518的面积与第二IPD介电层516的面积交叠。在一些实现中，第二IPD介电层506是级间介电层502的一部分。在一些实现中，第二IPD是电容器(例如，解耦电容器)。第二IPD在半导体器件的第一表面(例如，上表面)上。
半导体器件还包括第二金属层520。在一些实现中，第二金属层520是铜镀敷层。第二金属层520位于腔/孔洞501的侧壁上。在一些实现中，第二金属层520是第二侧金属层。在一些实现中，第二金属层520与第一金属层510相同。第二金属层520电耦合至IPD(例如，电耦合至第二金属层518)。在一些实现中，第二金属层520被配置成耦合至管芯上的焊盘(例如，IPD焊盘412)。如图5所示，第二金属层520耦合至基板500的第一表面(例如，上表面)的一部分、基板500的侧面部分、以及基板500的第二表面(例如，下表面)的一部分。在一些实现中，第二金属层520可以是穿板通孔(TSV)或穿玻通孔(TGV)。
图6解说了包括基板600、腔/孔洞601、第一级间介电层602以及第一集成无源器件(IPD)的另一半导体器件。第一IPD(例如，用于集成无源功能性的第一装置)包括第一IPD金属层604、第一IPD介电层606、以及第二IPD金属层608。在一些实现中，第一IPD是电容器(例如，解耦电容器)。第一IPD在半导体器件的第一表面(例如，上表面)上。半导体器件还包括第一金属层610。在一些实现中，第一金属层610是铜镀敷层。在一些实现中，第一金属层610可以是穿板通孔(TSV)或穿玻通孔(TGV)。第一金属层610位于腔/孔洞601的侧壁上。在一些实现中，第一金属层610是第一侧金属层。腔/孔洞601被配置成由互连材料(例如，焊球)占据。第一金属层610电耦合至第一IPD(例如，电耦合至第二金属层608)。在一些实现中，包括第一IPD金属层604、第一IPD介电层606以及IPD第二金属层608的第一IPD是图4B的第一IPD415的表示。因而，如图6所示，在一些实现中，第一IPD被集成在半导体器件的表面(例如，半导体器件的基板的上表面)上。
图6还解说了半导体器件还包括第二级间介电层612和第二集成无源器件(IPD)。第二IPD(例如，用于集成无源功能性的第二装置)包括第三IPD金属层614、第二IPD介电层616、以及第四IPD金属层618。在一些实现中，第二IPD是电容器(例如，解耦电容器)。第二IPD在半导体器件的第二表面(例如，下表面)上。半导体器件还包括第一金属层610。在一些实现中，第一金属层610是铜镀敷层。第一金属层610位于腔/孔洞601的侧壁上。腔/孔洞601被配置成由互连材料(例如，焊球)占据。第一金属层610可以电耦合至第一IPD和/或第二IPD(例如，电耦合至第二金属层608、和/或电耦合至第四金属层618)。第一金属层610被配置成耦合至管芯上的焊盘。在一些实现中，包括第三金属层614、第二介电层616以及第四金属层618的第二IPD是图4B的第二IPD417的表示。因而，如图6所示，在一些实现中，第二IPD被集成/定位在半导体器件的表面(例如，半导体器件的基板的下表面)上。
应当注意，在一些实现中，图5的基板500和图6的基板600可以是晶片基板。由此，在一些实现中，图5和图6可以表示在将晶片进行切片/切块之前晶片上的半导体器件。在一些实现中，图5和图6的半导体器件是在将包括若干半导体器件的晶片进行切片/切块之后的半导体器件。描述了在半导体的基板的表面上包括一个或多个集成无源器件(IPD)的半导体器件的各种实现和/或实施例之后，以下描述一种用于提供/制造包括一个或多个集成无源器件(IPD)的一个或多个半导体器件的序列。
用于提供/制造包括集成无源器件(IPD)的半导体器件的示例性序列
图7A-7D解说了用于提供包括集成无源器件(IPD)的半导体器件的示例性序列。在一些实现中，图7A-7D的序列可被用于提供/制造图2、3A-3B、4A-4B和/或5-6的半导体器件或者本公开中描述的其他半导体器件。在一些实现中，半导体器件是晶片级封装(WLP)半导体器件(例如，使用晶片级工艺制造的半导体器件)。在一些实现中，半导体器件是包括一个或多个集成无源器件(IPD)的集成无源器件结构。在一些实现中，图7A-7D的序列解说了提供包括若干半导体器件的晶片(例如，提供晶片上的未经切割的半导体器件)的示例。
如图7A的阶段1中所示，提供基板(例如，基板702)。在一些实现中，该基板是晶片。不同实现可以将不同材料用于该基板(例如，硅基板、玻璃基板)。
在阶段2，提供第一金属层704和第二金属层706。具体地，第一金属层704在基板702的第一表面(例如，上表面)上提供，而第二金属层706在基板702的第二表面(例如，下表面)上提供。在一些实现中，第一和第二金属层704-706是铜层。不同实现可以不同地提供第一和第二金属层704-706。在一些实现中，基板702可以从具有第一和第二金属层704-706的供应者提供。因而，在一些实现中，阶段1和阶段2在一些实现中可以是同一阶段的一部分。
在阶段3，第一和第二金属层704-706被选择性地蚀刻以定义一个或多个集成无源器件的组件。如在阶段3中所示，第一金属层704被选择性地蚀刻，从而留下第一IPD金属层708和第二IPD金属层710。类似地，在阶段3，第二金属层706被选择性地蚀刻，从而留下第三IPD金属层712和第四IPD金属层714。
在图7B的阶段4，在基板702的第一表面(例如，上表面)上提供第一介电层716。第一介电层716还覆盖第一和第二IPD金属层708-710。阶段4还解说了在基板702的第二表面(例如，下表面)上提供第二介电层718。第二介电层718还覆盖第三和第四IPD金属层712-714。
在阶段5，在第一和第二介电层716-718中提供若干沟槽(例如，沟槽719、721、723、725)。这些沟槽被垂直地定义在一个或多个IPD金属层708-714的一部分上。在一些实现中，沟槽穿过介电层的一部分(例如，第一和/或第二介电层716-718的一部分)，从而在IPD金属层708-714上留有某些电介质。在一些实现中，被留下的电介质是作为IPD的一部分的IPD介电层。如阶段5中所示，第一IPD介电层720保留在第一IPD金属层708上。类似地，第二IPD介电层722保留在第二IPD金属层710上，第三IPD介电层724保留在第三IPD金属层712上，而第四IPD介电层726保留在第四IPD金属层714上。在一些实现中，沟槽(例如，沟槽719、721、723、725)可以向上穿过IPD金属层(例如，IPD金属层708-714)并且一个或多个电介质可以在沟槽中提供(例如，部分填充)以定义第一、第二、第三和第四IPD介电层(例如，IPD介电层720、722、724、726)。
在阶段6，可以在沟槽中提供若干IPD金属层。如阶段6中所示，第五IPD金属层728在沟槽719中提供(例如，部分填充)，第六IPD金属层730在沟槽721中提供(例如，部分填充)，第七IPD金属层732在沟槽723中提供(例如，部分填充)，而第八IPD金属层734在沟槽725中提供(例如，部分填充)。第五IPD金属层725在第一介电层720上提供。第六IPD金属层730在第二介电层722上提供。第七IPD金属层732在第三介电层724上提供。第八IPD金属层734在第四介电层726上提供。
在一些实现中，半导体器件的基板702上的第一IPD由第一IPD金属层708、第一IPD介电层720以及第五IPD金属层728来定义。在一些实现中，半导体器件的基板702上的第二IPD由第二IPD金属层7010、第二IPD介电层722以及第六IPD金属层730来定义。在一些实现中，半导体器件的基板702上的第三IPD由第三IPD金属层712、第三IPD介电层724以及第七IPD金属层732来定义。在一些实现中，半导体器件的基板702上的第四IPD由第四IPD金属层714、第四IPD介电层726以及第八IPD金属层734来定义。
在图7C的阶段7，第一和第二介电层716-718的各部分被选择性地蚀刻，从而在第一介电层716中创建第一沟槽735并且在第二介电层718中创建第二沟槽。不同实现可使用不同工艺来选择性地蚀刻第一和第二介电层716-718。
在阶段8，在基板702中提供腔/孔洞739。在一些实现中，腔/孔洞739被配置成由互连材料(例如，焊球)占据。不同实现可将不同形状和大小用于腔/孔洞739。在一些实现中，激光可被用于提供/创建基板702中的腔/孔洞739。
在阶段9，在基板702的表面(例如，在腔的侧壁和基板的上表面)上提供第一金属层740和第二金属层742。在一些实现中，第一和第二金属层740-742是镀敷铜。然而，不同实现可使用不同金属。
在图7D的阶段10，在基板702的表面(例如，下表面)上提供第三金属层744和第四金属层746。在一些实现中，该
在阶段11，第一和第二金属层740-742的各部分以及第三和第四金属层744-746的各部分被蚀刻，从而留下第一金属层748和第二金属层750。第一金属层748可以将第一IPD电耦合至第三IPD。第二金属层750可以将第二IPD电耦合至第四IPD。
描述了用于提供包括集成无源器件(IPD)的半导体器件的序列的示例之后，以下描述一种用于提供包括集成无源器件(IPD)的半导体器件的方法的示例。
用于提供/制造包括集成无源器件(IPD)的半导体器件的示例性方法
图8解说了用于提供包括集成无源器件(IPD)的半导体器件的示例性方法。在一些实现中，图8的方法可被用于提供/制造图2、3A-3B、4A-4B和/或5-6的半导体器件或者本公开中描述的其他半导体器件。在一些实现中，半导体器件是晶片级封装(WLP)半导体器件(例如，使用晶片级工艺制造的半导体器件)。在一些实现中，半导体器件是包括一个或多个集成无源器件(IPD)的集成无源器件结构。在一些实现中，图8的方法解说了提供包括若干半导体器件的晶片(例如，提供晶片上的未经切割的半导体器件)的示例。
该方法(在805)提供基板(例如，基板702)。在一些实现中，该基板是晶片。不同实现可以将不同材料用于该基板(例如，硅基板、玻璃基板)。
该方法接着(在810)在基板上提供若干金属层。例如，该方法可以在基板的第一表面(例如，上表面)上提供第一金属层(例如，第一金属层704)以及在基板的第二表面(例如，下表面)上提供第二金属层(例如，第二金属层706)。在一些实现中，第一和第二金属层是铜层。不同实现可以不同地提供第一和第二金属层704-706。在一些实现中，基板可以从具有第一和第二金属层的供应者提供。因而，在一些实现中，(在810)在基板上提供金属层可以在一些实现中被绕过。
该方法(在815)在基板上提供至少一个集成无源器件(IPD)。IPD的示例可包括电容器、电感器、和/或电阻器。不同实现可以使用用于(在815)在基板上提供至少一个IPD的不同工艺。在一些实现中，提供至少一个IPD包括在半导体器件的基板的一个或多个表面上定义至少一个IPD。
不同实现可以不同地提供IPD。例如，在一些实现中，(在815)提供IPD包括选择性地蚀刻第一和第二金属层，在基板的一个或多个表面上提供第一和第二介电层，在第一和第二介电层中提供若干沟槽，以及在沟槽中提供若干金属层。(在815)在基板上提供一个或多个IPD的示例在图7A-7C的至少阶段3到阶段6中被示出和描述。
该方法进一步(在820)在基板中提供至少一个腔/孔洞。腔/孔洞穿过基板。在一些实现中，腔/孔洞被配置成由互连材料(例如，焊球)占据。在一些实现中，(在820)提供至少一个腔/孔洞还可包括选择性地蚀刻第一和第二介电层的各部分。
该方法还(在825)在基板中的腔的侧壁上提供至少一个金属层(例如，侧金属层)。在一些实现中，金属层可在基板上将第一集成无源器件电耦合至第二无源器件。金属层可以被提供在基板中的腔/孔洞的侧壁上。
在一些实现中，被提供(例如，被制造)的半导体器件接着耦合至管芯(例如，另一晶片级封装)。在一些实现中，在半导体器件耦合至管芯之前，焊球耦合至管芯。在一些实现中，一旦半导体器件耦合至管芯，就在一个或多个腔中提供(例如，沉降)焊球(例如，互连材料)。
在一些实现中，半导体器件在包括若干半导体器件的第一晶片上。在一些实现中，包括若干半导体器件(例如，包括集成无源器件的半导体)的第一晶片耦合至包括若干管芯(例如，集成电路)的第二晶片。在一些实现中，一旦第一和第二晶片被耦合在一起，第一和第二晶片就被切片/切块。在一些实现中，在第一晶片和/或第二晶片被切块/切片之前，焊球可以通过第一晶片(例如，包括半导体器件的晶片)中的腔来提供和/或耦合至第二晶片(例如，包括管芯的晶片)。
叠加在半导体器件上的示例性电路图
图9解说了被叠加到包括集成无源器件(IPD)的半导体器件的概念解说上的示例性电路图。如图9所示，电路图包括第一节点902、第二节点904、第三节点906和第四节点908。第一节点902包括第一互连材料(例如，第一焊球)，第二节点904包括第二互连材料(例如，第二焊球)，第三节点906包括第三互连材料(例如，第三焊球)，而第四节点908包括第四互连材料(例如，第四焊球)。电路图还包括第一IPD910、第二IPD912、第三IPD914和第四IPD916。第一、第二、第三和第四IPD910-916是电容器(例如，解耦电容器)。在一些实现中，第一、第二、第三和第四IPD910-916被集成到半导体器件900中。不同实现可以在半导体器件900中使用节点和IPD的不同配置。应当注意，在一些实现中，图9的IPD可以串联和/或并联地布置。
图10解说了被叠加到包括集成无源器件(IPD)的半导体器件的概念解说上的另一示例性电路图。如图10所示，电路图包括第一节点1002、第二节点1003、第三节点1004和第四节点1005。第一节点1002包括第一互连材料(例如，第一焊球)，而第二节点903包括耦合至半导体器件1000的管芯的一部分。第三节点1004包括第二互连材料(例如，第二焊球)，而第四节点1004包括第三互连材料(例如，第三焊球)。该电路图还包括第一IPD1010、第二IPD1012和第三IPD1014。第一IPD1010是电阻器，而第二IPD1012是电容器。第一和第二IPD1010-712位于第一和第二节点1002-1003之间。第三IPD1014是电阻器并且位于第三和第四节点1004-1005之间。在一些实现中，第一、第二和第三IPD1010-1014被集成到半导体器件1000中。不同实现可以在半导体器件1000中使用节点和IPD的不同配置。应当注意，在一些实现中，图10的IPD可以串联和/或并联地布置。
示例性电子设备
图11解说了可集成有前述半导体器件、集成电路、管芯、中介体或封装中的任一者的各种电子设备。例如，移动电话1102、膝上型计算机1104以及固定位置终端1106可包括如本文所述的集成电路(IC)1100。IC1100可以是例如本文所述的集成电路、管芯或封装件中的任何一种。图11中所解说的设备1102、1104、1106仅是示例性的。其它电子设备也可以IC1100为特征，包括但不限于移动设备、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数字助理)、启用GPS的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单位(诸如仪表读取装备)、通信设备、智能电话、平板计算机、或者存储或检索数据或计算机指令的任何其它设备，或者其任何组合。
图2、3A-3B、4A-4B、5、6、7、8、9、10和/或11中解说的组件、步骤、特征和/或功能中的一个或多个可以被重新安排和/或组合成单个组件、步骤、特征或功能，或可以实施在数个组件、步骤、或功能中。也可添加附加的元件、组件、步骤、和/或功能而不会脱离本发明。
措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实现或方面不必被解释为优于或胜过本公开的其他方面。同样，术语“方面”不要求本公开的所有方面都包括所讨论的特征、优点或操作模式。术语“耦合”在本文中被用于指两个对象之间的直接或间接耦合。例如，如果对象A物理地接触对象B，且对象B接触对象C，则对象A和C可仍被认为是彼此耦合的——即便它们并非彼此直接物理接触。
还应注意，这些实施例可能是作为被描绘为流程图、流图、结构图、或框图的过程来描述的。尽管流程图可能会把诸操作描述为顺序过程，但是这些操作中有许多操作能够并行或并发地执行。另外，这些操作的次序可以被重新安排。过程在其操作完成时终止。
本文所述的本发明的各种特征可实现于不同系统中而不脱离本发明。应注意，本公开的以上各方面仅是示例，且不应被解释成限定本发明。对本公开的各方面的描述旨在是解说性的，而非限定所附权利要求的范围。由此，本发明的教导可以现成地应用于其他类型的装置，并且许多替换、修改和变形对于本领域技术人员将是显而易见的。

Claims (30)

1.一种半导体器件，包括：
基板；
穿过所述基板的第一腔，所述第一腔被配置成由互连材料占据；
耦合至所述第一腔的第一侧壁的第一金属层；以及
所述基板的第一表面上的第一集成无源器件(IPD)，所述第一IPD耦合至所述第一金属层。
2.如权利要求1所述的半导体器件，其特征在于，所述互连材料是焊球。
3.如权利要求1所述的半导体器件，其特征在于，所述第一IPD是至少电容器、电感器和/或电阻器之一。
4.如权利要求1所述的半导体器件，其特征在于，进一步包括所述基板的第二表面上的第二集成无源器件(IPD)，所述第二IPD耦合至所述第一金属层。
5.如权利要求1所述的半导体器件，其特征在于，进一步包括：
耦合至所述第一腔的第二侧壁的第二金属层；以及
所述基板的所述第一表面上的第二集成无源器件(IPD)，所述第二IPD耦合至所述第二金属层。
6.如权利要求5所述的半导体器件，其特征在于，所述第一和第二金属层相同。
7.如权利要求1所述的半导体器件，其特征在于，所述半导体器件是晶片级封装(WLP)半导体器件，所述晶片级封装(WLP)半导体器件被配置成耦合至包括IPD焊盘和球形焊盘的集成电路(IC)。
8.如权利要求7所述的半导体器件，其特征在于，所述第一金属层被配置成耦合至所述IC的所述IPD焊盘。
9.如权利要求1所述的半导体器件，其特征在于，所述第一IPD被配置成在所述半导体器件耦合至集成电路(IC)时通过所述第一金属层电耦合至所述互连材料。
10.如权利要求1所述的半导体器件，其特征在于，所述半导体器件被纳入到音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板式计算机、和/或膝上型计算机中的至少一者中。
11.一种设备，包括：
基板；
穿过所述基板的第一腔，所述第一腔被配置成由互连装置占据；
耦合至所述第一腔的第一侧壁的第一金属层；以及
所述基板的第一表面上的用于集成无源功能性的第一装置，所述第一装置耦合至所述第一金属层。
12.如权利要求11所述的设备，其特征在于，所述互连装置是焊球。
13.如权利要求11所述的设备，其特征在于，所述用于集成无源功能性的第一装置是至少电容器、电感器和/或电阻器之一。
14.如权利要求11所述的设备，其特征在于，进一步包括所述基板的第二表面上的用于集成无源功能性的第二装置，所述用于集成无源功能性的第二装置耦合至所述第一金属层。
15.如权利要求11所述的设备，其特征在于，进一步包括：
耦合至所述第一腔的第二侧壁的第二金属层；以及
所述基板的所述第一表面上的用于集成无源功能性的第二装置，所述用于集成无源功能性的第二装置耦合至所述第二金属层。
16.如权利要求15所述的设备，其特征在于，所述第一金属层和第二金属层相同。
17.如权利要求11所述的设备，其特征在于，所述设备是晶片级封装(WLP)半导体器件，所述晶片级封装(WLP)半导体器件被配置成耦合至包括集成无源器件(IPD)焊盘和球形焊盘的集成电路(IC)。
18.如权利要求17所述的设备，其特征在于，所述第一金属层被配置成耦合至所述IC的所述IPD焊盘。
19.如权利要求11所述的设备，其特征在于，所述用于集成无源功能性的第一装置被配置成在所述设备耦合至集成电路(IC)时通过所述第一金属层电耦合至所述互连装置。
20.如权利要求11所述的设备，其特征在于，所述设备被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机。
21.一种用于提供半导体器件的方法，包括：
提供基板；
提供穿过所述基板的第一腔，所述第一腔被配置成由互连材料占据；
提供耦合至所述第一腔的第一侧壁的第一金属层；以及
在所述基板的第一表面上提供第一集成无源器件(IPD)，所述第一IPD耦合至所述第一金属层。
22.如权利要求21所述的方法，其特征在于，所述互连材料是焊球。
23.如权利要求21所述的方法，其特征在于，所述第一IPD是至少电容器、电感器和/或电阻器之一。
24.如权利要求21所述的方法，其特征在于，进一步包括在所述基板的第二表面上提供第二集成无源器件(IPD)，所述第二IPD耦合至所述第一金属层。
25.如权利要求21所述的方法，其特征在于，进一步包括：
提供耦合至所述第一腔的第二侧壁的第二金属层；以及
在所述基板的所述第一表面上提供第二集成无源器件(IPD)，所述第二IPD耦合至所述第二金属层。
26.如权利要求25所述的方法，其特征在于，所述第一金属层和第二金属层相同。
27.如权利要求21所述的方法，其特征在于，所述半导体器件是晶片级封装(WLP)半导体器件，所述晶片级封装(WLP)半导体器件被配置成耦合至包括IPD焊盘和球形焊盘的集成电路(IC)。
28.如权利要求27所述的方法，其特征在于，所述第一金属层被配置成耦合至所述IC的所述IPD焊盘。
29.如权利要求21所述的方法，其特征在于，所述第一IPD被配置成在所述半导体器件耦合至集成电路(IC)时通过所述第一金属层电耦合至所述互连材料。
30.如权利要求21所述的方法，其特征在于，所述半导体器件被纳入在音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板式计算机、和/或膝上型计算机中的至少一者中。
CN201480045086.8A 2013-08-16 2014-08-12 基板上的集成无源器件(ipd) Pending CN105453258A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/968,627 US9362218B2 (en) 2013-08-16 2013-08-16 Integrated passive device (IPD) on substrate
US13/968,627 2013-08-16
PCT/US2014/050776 WO2015023696A1 (en) 2013-08-16 2014-08-12 Integrated passive device (ipd) on subtrate

Publications (1)

Publication Number Publication Date
CN105453258A true CN105453258A (zh) 2016-03-30

Family

ID=51399780

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480045086.8A Pending CN105453258A (zh) 2013-08-16 2014-08-12 基板上的集成无源器件(ipd)

Country Status (5)

Country Link
US (1) US9362218B2 (zh)
EP (1) EP3033768A1 (zh)
JP (1) JP6306707B2 (zh)
CN (1) CN105453258A (zh)
WO (1) WO2015023696A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427728A (zh) * 2017-08-30 2019-03-05 日月光半导体制造股份有限公司 集成型无源组件和其制造方法
CN115336020A (zh) * 2020-03-30 2022-11-11 高通股份有限公司 玻璃基板的热路径

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10032710B2 (en) * 2015-07-23 2018-07-24 Nvidia Corporation Via pattern to reduce crosstalk between differential signal pairs
US11508683B2 (en) 2019-06-17 2022-11-22 Western Digital Technologies, Inc. Semiconductor device with die bumps aligned with substrate balls

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030086248A1 (en) * 2000-05-12 2003-05-08 Naohiro Mashino Interposer for semiconductor, method for manufacturing same, and semiconductor device using same
CN1619808A (zh) * 2003-08-06 2005-05-25 罗姆股份有限公司 半导体装置
JP2006147819A (ja) * 2004-11-19 2006-06-08 Fujitsu Ltd 薄膜キャパシタ、その製造方法、及び、半導体装置
EP1691414A2 (en) * 2005-02-14 2006-08-16 Fujitsu Limited Semiconductor device, method of manufacturing the same, capacitor structure, and method of manufacturing the same
US7233061B1 (en) * 2003-10-31 2007-06-19 Xilinx, Inc Interposer for impedance matching

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530288A (en) 1994-10-12 1996-06-25 International Business Machines Corporation Passive interposer including at least one passive electronic component
JP3796099B2 (ja) * 2000-05-12 2006-07-12 新光電気工業株式会社 半導体装置用インターポーザー、その製造方法および半導体装置
JP2002270718A (ja) * 2001-03-07 2002-09-20 Seiko Epson Corp 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2002368370A (ja) 2001-06-07 2002-12-20 Matsushita Electric Ind Co Ltd フレキシブルプリント基板の接合構造及びその方法
JP2004356618A (ja) * 2003-03-19 2004-12-16 Ngk Spark Plug Co Ltd 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体、中継基板の製造方法
JP2005217201A (ja) * 2004-01-29 2005-08-11 Ngk Spark Plug Co Ltd 中継基板、中継基板付き基板
JP2005216696A (ja) * 2004-01-30 2005-08-11 Ngk Spark Plug Co Ltd 中継基板、中継基板付き基板
US7027289B2 (en) 2004-03-25 2006-04-11 Intel Corporation Extended thin film capacitor (TFC)
JP2004320043A (ja) * 2004-05-24 2004-11-11 Ngk Spark Plug Co Ltd コンデンサ及びその製造方法
JP4738228B2 (ja) * 2006-03-28 2011-08-03 富士通株式会社 半導体装置及び半導体装置の製造方法
US8653625B2 (en) 2007-03-14 2014-02-18 Microntechnology, Inc. Interposer structure with embedded capacitor structure, and methods of making same
US20090267183A1 (en) 2008-04-28 2009-10-29 Research Triangle Institute Through-substrate power-conducting via with embedded capacitance
JP5275401B2 (ja) * 2011-04-18 2013-08-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030086248A1 (en) * 2000-05-12 2003-05-08 Naohiro Mashino Interposer for semiconductor, method for manufacturing same, and semiconductor device using same
CN1619808A (zh) * 2003-08-06 2005-05-25 罗姆股份有限公司 半导体装置
US7233061B1 (en) * 2003-10-31 2007-06-19 Xilinx, Inc Interposer for impedance matching
JP2006147819A (ja) * 2004-11-19 2006-06-08 Fujitsu Ltd 薄膜キャパシタ、その製造方法、及び、半導体装置
EP1691414A2 (en) * 2005-02-14 2006-08-16 Fujitsu Limited Semiconductor device, method of manufacturing the same, capacitor structure, and method of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427728A (zh) * 2017-08-30 2019-03-05 日月光半导体制造股份有限公司 集成型无源组件和其制造方法
CN109427728B (zh) * 2017-08-30 2022-06-21 日月光半导体制造股份有限公司 集成型无源组件和其制造方法
CN115336020A (zh) * 2020-03-30 2022-11-11 高通股份有限公司 玻璃基板的热路径
CN115336020B (zh) * 2020-03-30 2023-10-20 高通股份有限公司 玻璃基板的热路径

Also Published As

Publication number Publication date
WO2015023696A1 (en) 2015-02-19
JP2016536794A (ja) 2016-11-24
EP3033768A1 (en) 2016-06-22
US20150048480A1 (en) 2015-02-19
US9362218B2 (en) 2016-06-07
JP6306707B2 (ja) 2018-04-04

Similar Documents

Publication Publication Date Title
US9209131B2 (en) Toroid inductor in redistribution layers (RDL) of an integrated device
US9642259B2 (en) Embedded bridge structure in a substrate
US10115661B2 (en) Substrate-less discrete coupled inductor structure
US20150130021A1 (en) Solonoid inductor in a substrate
JP2018528620A (ja) 受動デバイスを備える低プロファイルパッケージ
US20140225706A1 (en) In substrate coupled inductor structure
US20150092314A1 (en) Connector placement for a substrate integrated with a toroidal inductor
US9449762B2 (en) Embedded package substrate capacitor with configurable/controllable equivalent series resistance
TW201630008A (zh) 具有與電容器串聯的至少一個通孔的芯片用聚合物框架
CN107004612A (zh) 在基板与管芯之间包括光敏填料的集成器件封装
CN107078117A (zh) 封装基板或印刷电路板(pcb)中的高品质因数电感器和高品质因数滤波器
CN105453258A (zh) 基板上的集成无源器件(ipd)
US20150340425A1 (en) Embedded package substrate capacitor
CN107223283A (zh) 在封装层中包括配置为电感器的导电薄片的集成器件封装
CN106663671B (zh) 在晶片级封装(wlp)集成器件中实现的高品质因数滤波器
US9373583B2 (en) High quality factor filter implemented in wafer level packaging (WLP) integrated device
US9324779B2 (en) Toroid inductor in an integrated device
US9807884B2 (en) Substrate comprising embedded elongated capacitor
US10498307B2 (en) Integrated device comprising a capacitor and inductor structure comprising a shared interconnect for a capacitor and an inductor
US10157824B2 (en) Integrated circuit (IC) package and package substrate comprising stacked vias
CN109564901B (zh) 玻璃上无源器件(pog)结构的面栅阵列(lga)封装
KR20240024822A (ko) 측벽 커플링을 갖는 내장형 커패시터를 포함하는 기판을 갖는 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160330

RJ01 Rejection of invention patent application after publication