CN109427728B - 集成型无源组件和其制造方法 - Google Patents

集成型无源组件和其制造方法 Download PDF

Info

Publication number
CN109427728B
CN109427728B CN201810282079.XA CN201810282079A CN109427728B CN 109427728 B CN109427728 B CN 109427728B CN 201810282079 A CN201810282079 A CN 201810282079A CN 109427728 B CN109427728 B CN 109427728B
Authority
CN
China
Prior art keywords
insulating layer
conductive
layer
substrate
integrated passive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810282079.XA
Other languages
English (en)
Other versions
CN109427728A (zh
Inventor
张勇舜
李德章
陈建桦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN109427728A publication Critical patent/CN109427728A/zh
Application granted granted Critical
Publication of CN109427728B publication Critical patent/CN109427728B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates

Abstract

一种集成型无源组件包括电容器、第一钝化层、电感器、绝缘层和外部接点。所述第一钝化层包围所述电容器。所述电感器在所述第一钝化层上并电连接到所述电容器。所述电感器包括多个导电柱。所述绝缘层在所述第一钝化层上并包围所述导电柱中的每一个。所述绝缘层包括邻近于所述第一钝化层的第一表面、与所述第一表面相对的第二表面和延伸于所述第一表面与所述第二表面之间的侧表面。所述导电柱中的每一个的宽度与所述导电柱中的每一个的高度的比是约1:7。所述外部接点电连接到所述电感器并接触所述绝缘层的所述第二表面和所述绝缘层的所述侧表面。

Description

集成型无源组件和其制造方法
技术领域
本公开涉及一种集成型无源组件和一种制造集成型无源组件的方法。具体地说，本公开涉及一种通过晶圆/面板级封装工艺形成的贴片技术(surface-mount technology，SMT)型集成型无源设备(integrated passive device，IPD)。
背景技术
无源组件(例如电容器或电感器)的尺寸在电子产品的小型化中扮演着关键的角色。随着技术进步，无源组件的厚度会大于有源组件(例如半导体设备或晶粒)的厚度，这对半导体设备封装的缩小造成不利影响。开发了集成型无源设备(IPD)技术以将无源组件嵌入于封装衬底中来降低半导体设备封装的厚度。但是，IPD与半导体设备之间的电气连接可能依赖于导线接合或倒装芯片技术，且此类电气连接相对脆弱。此外，将难以通过其它组件(例如用于阻抗匹配)替换/改变嵌入式IPD。
发明内容
在一或多个实施例中，一种集成型无源组件包括电容器、第一钝化层、电感器、绝缘层和外部接点。所述第一钝化层包围所述电容器。所述电感器安置于所述第一钝化层上并电连接到所述电容器。所述电感器包括多个导电柱。所述绝缘层安置于所述第一钝化层上并包围所述导电柱中的每一个。所述绝缘层包括：邻近于所述第一钝化层的第一表面、与所述第一表面相对的第二表面和延伸于所述第一表面与所述第二表面之间的侧表面。所述导电柱中的每一个的宽度与所述导电柱中的每一个的高度的比是约1:7。所述外部接点电连接到所述电感器并接触所述绝缘层的所述第二表面和所述绝缘层的所述侧表面。
在一或多个实施例中，一种集成型无源组件包括第一钝化层、绝缘层、多个第一金属条、多个第二金属条、多个导电柱和包括预焊料层的外部接点。所述绝缘层邻近于所述第一钝化层。所述绝缘层包括：邻近于所述第一钝化层的第一表面、与所述第一表面相对的第二表面和延伸于所述第一表面与所述第二表面之间的侧表面。所述多个第一金属条安置于所述第一钝化层上。所述多个第二金属条安置于所述第二表面上。所述多个导电柱安置于所述绝缘层内。所述导电柱中的每一个穿透所述绝缘层并连接对应第一金属条与对应第二金属条。所述外部接点电连接到所述多个第二金属条中的至少一个并接触所述绝缘层的所述第二表面和所述绝缘层的所述侧表面。
在一或多个实施例中，一种用于制造集成型无源组件的方法包括：在衬底上形成多个第一导电柱以及第二导电柱；形成包围所述第一导电柱和所述第二导电柱的绝缘层；在所述绝缘层上形成上部钝化层并暴露所述第二导电柱；和锯切所述第二导电柱以形成外部接点。
附图说明
图1是根据本公开的一些实施例的集成型无源组件的横截面图。
图2A、图2B、图2C、图2D和图2E说明根据一些实施例的用于制造图1的集成型无源组件的方法。
图3是根据本公开的一些实施例的集成型无源组件的横截面图。
图4A、图4B、图4C和图4D说明根据一些实施例的用于制造图3的集成型无源组件的方法。
图5是根据本公开的一些实施例的集成型无源组件的横截面图。
图6A、图6B、图6C和图6D说明根据一些实施例的用于制造图5的集成型无源组件的方法。
图7是根据本公开的一些实施例的集成型无源组件的横截面图。
图8是根据本公开的一些实施例的集成型无源组件的横截面图。
图9A、图9B和图9C说明根据一些实施例的用于制造图7的集成型无源组件的方法。
图10A、图10B和图10C说明根据一些实施例的用于制造图8的集成型无源组件的方法。
图11是根据本公开的一些实施例的集成型无源组件的横截面图。
图12是根据本公开的一些实施例的集成型无源组件的横截面图。
图13A、图13B和图13C说明根据一些实施例的用于制造图11的集成型无源组件的方法。
图14A、图14B和图14C说明根据一些实施例的用于制造图12的集成型无源组件的方法。
图15是根据本公开的一些实施例的集成型无源组件的横截面图。
图16是根据本公开的一些实施例的集成型无源组件的横截面图。
图17A、图17B和图17C说明根据一些实施例的用于制造图15的集成型无源组件的方法。
图18A、图18B和图18C说明根据一些实施例的用于制造图16的集成型无源组件的方法。
图19是根据本公开的一些实施例的集成型无源组件的横截面图。
图20是根据本公开的一些实施例的集成型无源组件的横截面图。
图21A、图21B和图21C说明根据一些实施例的用于制造图19的集成型无源组件的方法。
图22A、图22B和图22C说明根据一些实施例的用于制造图20的集成型无源组件的方法。
图23是根据本公开的一些实施例的集成型无源组件的横截面图。
图24是根据本公开的一些实施例的集成型无源组件的横截面图。
图25A、图25B和图25C说明根据一些实施例的用于制造图23的集成型无源组件的方法。
图26A、图26B和图26C说明根据一些实施例的用于制造图24的集成型无源组件的方法。
贯穿图式和详细描述使用共同参考编号来指示相同或相似元件。本公开的实施例将从结合附图获取的以下详细描述中变得更显而易见。
具体实施方式
在本公开中描述了用于提供集成型无源组件的技术。具体地说，本公开的一些实施例涉及通过晶圆/面板级封装工艺形成的SMT型IPD。
除非另外说明，否则例如“上方”、“下方”、“上”、“左”、“右”、“下”、“顶部”、“底部”、“垂直”、“水平”、“侧面”、“高于”、“低于”、“上部”、“在……上”、“在……下”等等的空间描述是相对于图中所展示的定向来指示的。应理解，本文中所使用的空间描述是出于说明的目的，并且本文中所描述的结构的实际实施方案可以任何取向或方式在空间上布置，其限制条件是本公开的实施例的优点不会因此布置而有偏差。
图1是根据本公开的一些实施例的集成型无源组件1的横截面图。集成型无源组件1包含衬底10、电容器60、钝化层70和74、电感器30、绝缘层72、金属条82、84、86和88、导电柱80和外部接点90。绝缘层72还可以是支撑层。
在一或多个实施例中，衬底10包含玻璃、硅、二氧化硅(SiO2)，或其它合适的材料。在一或多个实施例中，衬底10的厚度介于约10微米(μm)到约50μm的范围内。在一或多个实施例中，衬底10的厚度介于约50μm到约150μm的范围内。衬底10具有上表面101和与上表面101相对的下表面102。
电容器60安置于衬底10的表面101上。钝化层70安置于衬底10的表面101上并包围电容器60。钝化层70具有上表面701。电容器60包含上电极603、下电极601和上电极603与下电极601之间的介电层602。在一或多个实施例中，电极601和603包含例如铜(Cu)或其它金属或金属合金或其它导电材料。介电层602包含氮化硅(SiNx)、五氧化二钽(Ta2O5)、一氧化钛(TiO)、另一金属或非金属氧化物或氮化物或其它合适的材料。在一或多个实施例中，下电极601接触衬底10。
绝缘层72安置于钝化层70的表面701上并包围导电柱80中的每一个。绝缘层72包含邻近于钝化层70的下表面721、与表面721相对的上表面722和延伸于表面721与表面722之间的侧表面723。多个导电柱80安置于绝缘层72内。导电柱80中的每一个穿透绝缘层72并连接对应金属条82与对应金属条84。多个金属条82安置于表面701上且多个金属条84安置于表面722上。在一或多个实施例中，绝缘层72是晶圆级封装聚酰亚胺(polyimide，PI)膜或有机聚合物膜。
金属条86安置于表面701上并通过穿透钝化层70的延伸部分与上电极603连接。金属条88安置于表面701上并通过穿透钝化层70的延伸部分与下电极601连接。金属条86和金属条88分别通过对应导电柱80与对应金属条84连接。金属条86与上电极603电连接且金属条88与下电极601电连接。导电柱80中的每一个的宽度与导电柱80中的每一个的高度的比介于约1:10到约1:5或约1:7的范围内。在一或多个实施例中，导电柱80中的每一个的宽度可以是约18μm到约22μm，且导电柱80中的每一个的高度可以是约126μm到约154μm。在一或多个实施例中，导电柱80和金属条82、84、86和88包含例如Cu或其它金属或金属合金或其它导电材料。
电感器30安置于钝化层70上并电连接到电容器60。在一或多个实施例中，电感器30包含多个导电柱80、安置于表面701上的多个金属条82和安置于表面722上的多个金属条84。每个导电柱80穿透绝缘层72并连接对应金属条82与对应金属条84。钝化层74覆盖金属条84。钝化层70覆盖金属条82。
外部接点90电连接到电感器30。外部接点90接触绝缘层72的表面721、绝缘层72的表面722和绝缘层72的侧表面723。外部接点90接触表面722以及侧表面723的部分。在一或多个实施例中，外部接点90电连接到金属条84中的至少一个并接触绝缘层72的表面722和绝缘层72的侧表面723。
外部接点90包含第一部分901和第二部分902。在一或多个实施例中，第一部分901和第二部分902包含例如Cu或其它金属或金属合金或其它导电材料。第一部分901接触绝缘层72的表面721。第二部分902接触绝缘层72的表面722以及绝缘层72的侧表面723的部分。外部接点90包含第一部分901和第二部分902上的预焊料层40。预焊料层40接触衬底10的表面102。增大的电接触区域(例如外部接点90)加强接合力。在一或多个实施例中，预焊料层40包含例如锡(Sn)、银(Ag)、SnAg或其它金属或合金或其它导电材料。由于增大的电接触区域，可减小半导体设备封装的尺寸。在一或多个实施例中，集成型无源组件1的外部接点90上的预焊料层40可促进对组件1的替换/改变。
图2A、图2B、图2C、图2D和图2E说明根据一些实施例的用于制造图1的集成型无源组件1的方法。参考图2A，提供衬底10。衬底10具有上表面101和与上表面101相对的下表面102。衬底10包含玻璃、硅、SiO2或其中两个或更多个的组合。在一些实施例中，衬底10由玻璃材料构成，且衬底10的厚度小于约300μm。在一或多个实施例中，衬底10的厚度介于约10μm到约50μm的范围内。在一或多个实施例中，衬底10的厚度介于约50μm到约150μm的范围内。导电层94形成于衬底10内。在一或多个实施例中，导电层94可以是导电衬垫94。在一或多个实施例中，导电层94包含例如Cu或其它金属或金属合金或其它导电材料。
参考图2B，电容器60和钝化层70安置或形成于衬底10的上表面101上。电容器60包含上电极603、下电极601和上电极603与下电极601之间的介电层602。在一或多个实施例中，电极601和603包含例如Cu或其它金属或金属合金或其它导电材料。介电层602包含SiNx、Ta2O5、TiO或其它合适的材料。在一或多个实施例中，下电极601接触衬底10。
参考图2C，绝缘层72安置或形成于钝化层70的表面701上。在一或多个实施例中，绝缘层72是晶圆级封装PI膜或有机聚合物膜。钝化层(或下部钝化层)70安置于导电柱80与衬底10之间。金属条82形成于钝化层70的表面701上。导电柱80和金属条84形成于金属条82上。导电柱80中的每一个穿透绝缘层72并连接对应金属条82与对应金属条84。金属条84形成于绝缘层72的上表面722上。导电柱80'形成于导电层94上并穿透绝缘层72。绝缘层72包围导电柱80和导电柱80'。钝化层(或上部钝化层)74安置或形成以覆盖金属条84和绝缘层72的表面722并曝露导电柱80'。参考图2D，通过背侧研磨工艺薄化衬底10。在背侧研磨工艺之后使导电层94暴露。
参考图2E，通过锯切或其它材料移除技术锯切导电柱80'。在锯切之后形成第一部分901和第二部分902。第一部分901和第二部分902接触绝缘层72的表面721、绝缘层72的表面722和绝缘层72的侧表面723。接下来，通过浸渍工艺在第一部分901和第二部分902上形成预焊料层40(见图1)。在锯切导电柱80'之后形成外部接点90。在一或多个实施例中，预焊料层40包含例如Sn、Ag、SnAg或其它金属或合金，或者其它导电材料。在浸渍工艺之后，获得图1的集成型无源组件1的一个单元。
图3是根据本公开的一些实施例的集成型无源组件2的横截面图。集成型无源组件2在某种程度上类似于图1中所描绘的集成型无源组件1，且不会关于图3再次描述一些具有相同编号的组件。在集成型无源组件2中，不包含衬底10。集成型无源组件2包含钝化层74、电感器30、绝缘层72、金属条82和84、导电柱80和外部接点90。绝缘层72还可以是支撑层。
多个导电柱80安置于绝缘层72内。导电柱80中的每一个穿透绝缘层72并连接对应金属条82与对应金属条84。多个金属条84安置于绝缘层72的表面722上。在一或多个实施例中，绝缘层72是晶圆级封装PI膜或有机聚合物膜。外部接点90电连接到电感器30。外部接点90接触绝缘层72的表面721、绝缘层72的表面722和绝缘层72的侧表面723。外部接点90包含第一部分901和第二部分902。在一或多个实施例中，第一部分901和第二部分902包含例如Cu或其它金属或金属合金，或者其它导电材料。第一部分901接触绝缘层72的表面721的部分。第二部分902接触绝缘层72的表面722的部分和绝缘层72的侧表面723。预焊料层40接触绝缘层72的表面721。预焊料层40接触或电连接到金属条82。预焊料层40安置于第一部分901和第二部分902上。
图4A、图4B、图4C和图4D说明根据一些实施例的用于制造图3的集成型无源组件2的方法。参考图4A，提供衬底10。衬底10具有上表面101和与上表面101相对的下表面102。衬底10包含玻璃、硅、SiO2或其中两个或更多个的组合。在一些实施例中，衬底10由玻璃材料构成，并且衬底10的厚度是约450μm到约550μm。导电柱80和80'、导电层94和金属条82形成于衬底10的表面101上。在形成导电柱80'之前形成导电层94。在一或多个实施例中，导电柱80和80'、导电层94和金属条82包含例如Cu或其它金属或金属合金，或者其它导电材料。
参考图4B，绝缘层72形成于衬底10的表面101上。金属条84形成于绝缘层72的表面722上。在一或多个实施例中，绝缘层72是晶圆级封装PI膜或有机聚合物膜。金属条84形成于导电柱80上。导电柱80中的每一个穿透绝缘层72并连接对应金属条82与对应金属条84。
参考图4C，通过背侧研磨工艺移除衬底10。在背侧研磨工艺之后，使金属条82从绝缘层72的表面721暴露。使导电柱80'从绝缘层72的表面721和722暴露。通过钝化层74覆盖金属条84。
参考图4D，通过锯切或其它材料移除技术锯切导电柱80'。在锯切之后形成第一部分901和第二部分902。第一部分901和第二部分902接触绝缘层72的表面721的部分、绝缘层72的表面722的部分和绝缘层72的侧表面723。
接下来，通过浸渍工艺在第一部分901、第二部分902和金属条82上形成预焊料层40(见图3)。在一或多个实施例中，预焊料层40包含例如Sn、Ag、SnAg或其它金属或合金，或者其它导电材料。在浸渍工艺之后，获得图3的集成型无源组件2的一个单元。
图5是根据本公开的一些实施例的集成型无源组件3的横截面图。集成型无源组件3在某种程度上类似于图1中所描绘的集成型无源组件1，且不会关于图5再次描述一些相同编号的组件。在集成型无源组件3中，不包含衬底10。集成型无源组件3包含钝化层70和74、电感器30、绝缘层72、金属条82和84、导电柱80和外部接点90。绝缘层72还可以是支撑层。
多个导电柱80安置于绝缘层72内。导电柱80中的每一个穿透绝缘层72并连接对应金属条82与对应金属条84。多个金属条82安置于表面701上且多个金属条84安置于表面722上。在一或多个实施例中，绝缘层72是晶圆级封装PI膜或有机聚合物膜。外部接点90电连接到电感器30。外部接点90接触绝缘层72的表面721的部分、绝缘层72的表面722的部分和绝缘层72的侧表面723。外部接点90包含第一部分901、第二部分902和预焊料层40。在一或多个实施例中，第一部分901和第二部分902包含例如Cu或其它金属或金属合金或其它导电材料。第一部分901接触绝缘层72的表面721的部分。第二部分902接触绝缘层72的表面722的部分和绝缘层72的侧表面723。
图6A、图6B、图6C和图6D说明根据一些实施例的用于制造图5的集成型无源组件3的方法。参考图6A，提供衬底10。衬底10具有上表面101和与上表面101相对的下表面102。衬底10包含玻璃、硅、SiO2或其中两个或更多个的组合。在一些实施例中，衬底10由玻璃材料构成，并且衬底10的厚度是约450μm到约550μm。导电柱80和80'、导电层94和金属条82形成于衬底10的表面101上。在一或多个实施例中，导电柱80和80'、导电层94和金属条82包含例如Cu或其它金属或金属合金或其它导电材料。
仍参考图6A，钝化层70形成于衬底10的表面101上。接下来且参考图6B，绝缘层72形成于钝化层70上。金属条84形成于绝缘层72的表面722上。在一或多个实施例中，绝缘层72是晶圆级封装PI膜或有机聚合物膜。金属条84形成于导电柱80上。导电柱80中的每一个穿透绝缘层72并连接对应金属条82与对应金属条84。
参考图6C，通过背侧研磨工艺移除衬底10。在背侧研磨工艺之后，使导电柱80'从钝化层70的表面702暴露。通过钝化层74覆盖金属条84。
参考图6D，通过锯切或其它材料移除技术锯切导电柱80'。在锯切之后形成第一部分901和第二部分902。第一部分901和第二部分902接触绝缘层72的表面721的部分、绝缘层72的表面722的部分和绝缘层72的侧表面723。
接下来，通过浸渍工艺在第一部分901和第二部分902上形成预焊料层40(见图5)。在一或多个实施例中，预焊料层40包含例如Sn、Ag、SnAg或其它金属或合金或其它导电材料。在浸渍工艺之后，获得图5的集成型无源组件3的一个单元。
图7是根据本公开的一些实施例的集成型无源组件4的横截面图。集成型无源组件4在某种程度上类似于图1中所描绘的集成型无源组件1，且不会关于图7再次描述一些相同编号的组件。在集成型无源组件4中，不包含衬底10。集成型无源组件4包含钝化层74、电感器30、绝缘层72、金属条82和84、导电柱80和外部接点90。绝缘层72还可以是支撑层。
多个导电柱80安置于绝缘层72内。导电柱80中的每一个穿透绝缘层72并连接对应金属条82与对应金属条84。多个金属条84安置于表面722上。在一或多个实施例中，绝缘层72是晶圆级封装PI膜或有机聚合物膜。外部接点90电连接到电感器30。外部接点90接触绝缘层72的表面721的部分、绝缘层72的表面722的部分和绝缘层72的侧表面723。绝缘层72的侧表面723相对于绝缘层72的表面721形成锐角，例如约85度或更小或约80度或更小。外部接点90包含第一部分901、第二部分902和预焊料层40。在一或多个实施例中，第一部分901和第二部分902包含例如Cu或其它金属或金属合金或其它导电材料。第一部分901接触绝缘层72的表面721的部分。第二部分902接触绝缘层72的表面722的部分和绝缘层72的侧表面723。预焊料层40接触绝缘层72的表面722。
图8是根据本公开的一些实施例的集成型无源组件5的横截面图。集成型无源组件5在某种程度上类似于图1中所描绘的集成型无源组件1，且不会关于图8再次描述一些相同编号的组件。在集成型无源组件5中，不包含衬底10。集成型无源组件5包含钝化层74、电感器30、绝缘层72、金属条82和84、导电柱80和外部接点90。绝缘层72还可以是支撑层。
多个导电柱80安置于绝缘层72内。导电柱80中的每一个穿透绝缘层72并连接对应金属条82与对应金属条84。多个金属条84安置于表面722上。在一或多个实施例中，绝缘层72是晶圆级封装PI膜或有机聚合物膜。外部接点90电连接到电感器30。外部接点90接触绝缘层72的表面721的部分、绝缘层72的表面722的部分和绝缘层72的侧表面723的部分。外部接点90包含第一部分901、第二部分902和预焊料层40。在一或多个实施例中，第一部分901和第二部分902包含例如Cu或其它金属或金属合金或其它导电材料。第一部分901接触绝缘层72的表面721的部分。第二部分902接触绝缘层72的表面722的部分和绝缘层72的侧表面723的部分。第一部分901与第二部分902隔离或间隔开，且绝缘层72的侧表面723的部分暴露。预焊料层40安置于第二部分902上并接触绝缘层72的表面722。
图9A、图9B和图9C说明根据一些实施例的用于制造图7的集成型无源组件4的方法。参考图9A，提供衬底10。衬底10具有上表面101和与上表面101相对的下表面102。衬底10包含玻璃、硅、SiO2或其中两个或更多个的组合。在一些实施例中，衬底10由玻璃材料构成，且衬底10的厚度小于约300μm。在一或多个实施例中，衬底10的厚度介于约10μm到约50μm的范围内。在一或多个实施例中，衬底10的厚度介于约50μm到约150μm的范围内。导电柱80、导电层94和金属条82形成于衬底10的表面101上。在一或多个实施例中，导电柱80、导电层94和金属条82包含例如Cu或其它金属或金属合金或其它导电材料。
参考图9B，绝缘层72形成于衬底10的表面101上。金属条84形成于绝缘层72的表面722上。在一或多个实施例中，绝缘层72是晶圆级封装PI膜或有机聚合物膜。金属条84形成于导电柱80上。导电柱80中的每一个穿透绝缘层72并连接对应金属条82与对应金属条84。通孔开口801形成于绝缘层72中以容纳导电柱80'。导电柱80'形成于通过通孔开口801暴露的导电层94上。
参考图9C，通过浸渍工艺在导电柱80'上形成预焊料层40。在一或多个实施例中，预焊料层40包含例如Sn、Ag、SnAg或其它金属或合金或其它导电材料。形成钝化层74以覆盖金属条84。在通过锯切或其它材料移除技术锯切导电柱80'、预焊料层40和衬底10之后获得图7的集成型无源组件4的一个单元。
图10A、图10B和图10C说明根据一些实施例的用于制造图8的集成型无源组件5的方法。参考图10A，提供衬底10。衬底10具有上表面101和与上表面101相对的下表面102。衬底10包含玻璃、硅、SiO2或其中两个或更多个的组合。在一些实施例中，衬底10由玻璃材料构成，并且衬底10的厚度是约450μm到约550μm。导电柱80、导电层94和金属条82形成于衬底10的表面101上。在一或多个实施例中，导电柱80、导电层94和金属条82包含例如Cu或其它金属或金属合金或其它导电材料。
参考图10B，绝缘层72形成于衬底10的表面101上。金属条84形成于绝缘层72的表面722上。在一或多个实施例中，绝缘层72是晶圆级封装PI膜或有机聚合物膜。金属条84形成于导电柱80上。导电柱80中的每一个穿透绝缘层72并连接对应金属条82与对应金属条84。通孔开口801形成于绝缘层72中以容纳导电柱80'，而不暴露导电层94。导电柱80'形成于导电层94上方并与导电层94分离。
参考图10C，通过浸渍工艺在导电柱80'上形成预焊料层40。在一或多个实施例中，预焊料层40包含例如Sn、Ag、SnAg或其它金属或合金或其它导电材料。形成钝化层74以覆盖金属条84。在通过锯切或其它材料移除技术锯切导电柱80'、预焊料层40和衬底10之后获得图8的集成型无源组件5的一个单元。在锯切之后，形成外部接点90(见图8)，其包含第一部分901、第二部分902和预焊料层40。第一部分901与第二部分902隔离。
图11是根据本公开的一些实施例的集成型无源组件6的横截面图。集成型无源组件6在某种程度上类似于图1中所描绘的集成型无源组件1，且不会关于图11再次描述一些相同编号的组件。在集成型无源组件6中，不包含衬底10。集成型无源组件6包含钝化层70和74、电感器30、绝缘层72、金属条82和84、导电柱80和外部接点90。绝缘层72还可以是支撑层。
多个导电柱80安置于绝缘层72内。导电柱80中的每一个穿透绝缘层72并连接对应金属条82与对应金属条84。多个金属条82安置于表面701上且多个金属条84安置于表面722上。在一或多个实施例中，绝缘层72是晶圆级封装PI膜或有机聚合物膜。外部接点90电连接到电感器30。外部接点90接触绝缘层72的表面721的部分、绝缘层72的表面722的部分和绝缘层72的侧表面723。绝缘层72的侧表面723相对于绝缘层72的表面721形成锐角，例如约85度或更小或约80度或更小。外部接点90包含第一部分901、第二部分902和预焊料层40。在一或多个实施例中，第一部分901和第二部分902包含例如Cu或其它金属或金属合金或其它导电材料。第一部分901接触绝缘层72的表面721的部分。第二部分902接触绝缘层72的表面722的部分和绝缘层72的侧表面723。
图12是根据本公开的一些实施例的集成型无源组件7的横截面图。集成型无源组件7在某种程度上类似于图1中所描绘的集成型无源组件1，且不会关于图12再次描述一些相同编号的组件。在集成型无源组件7中，不包含衬底10。集成型无源组件7包含钝化层70和74、电感器30、绝缘层72、金属条82和84、导电柱80和外部接点90。绝缘层72还可以是支撑层。
多个导电柱80安置于绝缘层72内。导电柱80中的每一个穿透绝缘层72并连接对应金属条82与对应金属条84。多个金属条82安置于表面701上且多个金属条84安置于表面722上。在一或多个实施例中，绝缘层72是晶圆级封装PI膜或有机聚合物膜。外部接点90电连接到电感器30。外部接点90接触绝缘层72的表面721的部分、绝缘层72的表面722的部分和绝缘层72的侧表面723的部分。外部接点90包含第一部分901、第二部分902和预焊料层40。第一部分901与第二部分902隔离或间隔开。预焊料层40安置于第二部分902上。在一或多个实施例中，第一部分901和第二部分902包含例如Cu或其它金属或金属合金或其它导电材料。第一部分901接触绝缘层72的表面721的部分。第二部分902接触绝缘层72的表面722的部分和绝缘层72的侧表面723的部分。
图13A、图13B和图13C说明根据一些实施例的用于制造图11的集成型无源组件6的方法。参考图13A，提供衬底10。衬底10具有上表面101和与上表面101相对的下表面102。衬底10包含玻璃、硅、SiO2或其中两个或更多个的组合。在一些实施例中，衬底10由玻璃材料构成，并且衬底10的厚度是约450μm到约550μm。钝化层70形成于衬底10上。导电柱80和金属条82形成于钝化层70上。导电层94形成于衬底10的表面101上。在一或多个实施例中，导电柱80、导电层94和金属条82包含例如Cu或其它金属或金属合金或其它导电材料。
参考图13B，绝缘层72形成于钝化层70上。金属条84形成于绝缘层72的表面722上。在一或多个实施例中，绝缘层72是晶圆级封装PI膜或有机聚合物膜。金属条84形成于导电柱80上。导电柱80中的每一个穿透绝缘层72并连接对应金属条82与对应金属条84。通孔开口801形成于绝缘层72中以容纳导电柱80'。导电柱80'形成于通过通孔开口801暴露的导电层94上。
参考图13C，通过浸渍工艺在导电柱80'上形成预焊料层40。在一或多个实施例中，预焊料层40包含例如Sn、Ag、SnAg或其它金属或合金或其它导电材料。形成钝化层74以覆盖金属条84。在通过锯切或其它材料移除技术锯切导电柱80'、预焊料层40和衬底10之后获得图11的集成型无源组件6的一个单元。
图14A、图14B和图14C说明根据一些实施例的用于制造图12的集成型无源组件7的方法。参考图14A，提供衬底10。衬底10具有上表面101和与上表面101相对的下表面102。衬底10包含玻璃、硅、SiO2或其中两个或更多个的组合。在一些实施例中，衬底10由玻璃材料构成，并且衬底10的厚度是约450μm到约550μm。钝化层70形成于衬底10上。导电柱80和金属条82形成于钝化层70上。导电层94形成于衬底10的表面101上。在一或多个实施例中，导电柱80、导电层94和金属条82包含例如Cu或其它金属或金属合金或其它导电材料。
参考图14B，绝缘层72形成于钝化层70上。金属条84形成于绝缘层72的表面722上。在一或多个实施例中，绝缘层72是晶圆级封装PI膜或有机聚合物膜。金属条84形成于导电柱80上。导电柱80中的每一个穿透绝缘层72并连接对应金属条82与对应金属条84。通孔开口801形成于绝缘层72中以容纳导电柱80'，而不暴露导电层94。导电柱80'形成于导电层94上方。导电柱80'与导电层94分离。
参考图14C，通过浸渍工艺在导电柱80'上形成预焊料层40。在一或多个实施例中，预焊料层40包含例如Sn、Ag、SnAg或其它金属或合金或其它导电材料。形成钝化层74以覆盖金属条84。在通过锯切或其它材料移除技术锯切导电柱80'、预焊料层40、绝缘层72和衬底10之后获得图12的集成型无源组件7的一个单元。
图15是根据本公开的一些实施例的集成型无源组件8的横截面图。集成型无源组件8在某种程度上类似于图1中所描绘的集成型无源组件1，且不会关于图15再次描述一些相同编号的组件。在集成型无源组件8中，不包含衬底10。集成型无源组件8包含钝化层74、电感器30、绝缘层72、金属条82和84、导电柱80和外部接点90。绝缘层72还可以是支撑层。
多个导电柱80安置于绝缘层72内。导电柱80中的每一个穿透绝缘层72并连接对应金属条82与对应金属条84。多个金属条84安置于表面722上。在一或多个实施例中，绝缘层72是晶圆级封装PI膜或有机聚合物膜。外部接点90电连接到电感器30。外部接点90接触绝缘层72的表面721、绝缘层72的表面722和绝缘层72的侧表面723。绝缘层72的侧表面723不垂直于绝缘层72的表面721或722，并相对于表面721形成锐角。外部接点90包含第一部分901和第二部分902。在一或多个实施例中，第一部分901和第二部分902包含例如Cu或其它金属或金属合金或其它导电材料。第一部分901接触绝缘层72的表面721的部分。第二部分902接触绝缘层72的表面722的部分和绝缘层72的侧表面723。预焊料层40接触或电连接到金属条82。预焊料层40安置于第一部分901和第二部分902上。
图16是根据本公开的一些实施例的集成型无源组件9的横截面图。集成型无源组件9在某种程度上类似于图1中所描绘的集成型无源组件1，且不会关于图16再次描述一些相同编号的组件。在集成型无源组件9中，不包含衬底10。集成型无源组件9包含钝化层74、电感器30、绝缘层72、金属条82和84、导电柱80和外部接点90。绝缘层72还可以是支撑层。
多个导电柱80安置于绝缘层72内。导电柱80中的每一个穿透绝缘层72并连接对应金属条82与对应金属条84。多个金属条84安置于表面722上。在一或多个实施例中，绝缘层72是晶圆级封装PI膜或有机聚合物膜。外部接点90电连接到电感器30。外部接点90包含第一部分901、第二部分902和预焊料层40。第一部分901与第二部分902分离。预焊料层40分别安置于第一部分901和第二部分902上。外部接点90接触绝缘层72的表面721、绝缘层72的表面722和绝缘层72的侧表面723。绝缘层72的侧表面723不垂直于绝缘层72的表面721或722。在一或多个实施例中，第一部分901和第二部分902包含例如Cu或其它金属或金属合金或其它导电材料。第一部分901接触绝缘层72的表面721的部分。第二部分902接触绝缘层72的表面722的部分和绝缘层72的侧表面723。预焊料层40接触或电连接到金属条82。
图17A、图17B和图17C说明根据一些实施例的用于制造图15的集成型无源组件8的方法。参考图17A，提供衬底10。衬底10具有上表面101和与上表面101相对的下表面102。衬底10包含玻璃、硅、SiO2或其中两个或更多个的组合。在一些实施例中，衬底10由玻璃材料构成，并且衬底10的厚度是约450μm到约550μm。导电柱80、导电层94和金属条82形成于衬底10的表面101上。在一或多个实施例中，导电柱80、导电层94和金属条82包含例如Cu或其它金属或金属合金或其它导电材料。
参考图17B，绝缘层72形成于衬底10的表面101上。金属条84形成于绝缘层72的表面722上。在一或多个实施例中，绝缘层72是晶圆级封装PI膜或有机聚合物膜。金属条84形成于导电柱80上。导电柱80中的每一个穿透绝缘层72并连接对应金属条82与对应金属条84。通孔开口801形成于绝缘层72中以容纳导电柱80'。导电柱80'形成于通过通孔开口801暴露的导电层94上。
参考图17C，通过背侧研磨工艺移除衬底10。移除导电层94的部分以形成穿孔801'。穿孔801'可容纳导电柱80'。通过浸渍工艺在导电柱80'和导电层94上形成预焊料层40(见图15)。在一或多个实施例中，预焊料层40包含例如Sn、Ag、SnAg或其它金属或合金或其它导电材料。形成钝化层74以覆盖金属条84。在锯切或其它材料移除技术之后获得图15的集成型无源组件8的一个单元。
图18A、图18B和图18C说明根据一些实施例的用于制造图16的集成型无源组件9的方法。参考图18A，提供衬底10。衬底10具有上表面101和与上表面101相对的下表面102。衬底10包含玻璃、硅、SiO2或其中两个或更多个的组合。在一些实施例中，衬底10由玻璃材料构成，并且衬底10的厚度是约450μm到约550μm。导电柱80、导电层94和金属条82形成于衬底10的表面101上。在一或多个实施例中，导电柱80、导电层94和金属条82包含例如Cu或其它金属或金属合金或其它导电材料。
参考图18B，绝缘层72形成于衬底10的表面101上。金属条84形成于绝缘层72的表面722上。在一或多个实施例中，绝缘层72是晶圆级封装PI膜或有机聚合物膜。金属条84形成于导电柱80上。导电柱80中的每一个穿透绝缘层72并连接对应金属条82与对应金属条84。通孔开口801形成于绝缘层72中以容纳导电柱80'，而不暴露导电层94。导电柱80'形成于导电层94上方。
参考图18C，通过背侧研磨工艺移除衬底10。移除导电层94的部分、导电柱80'的部分和绝缘层72的部分以形成穿孔801'。通过浸渍工艺在导电柱80'和导电层94上形成预焊料层40(见图16)。在一或多个实施例中，预焊料层40包含例如Sn、Ag、SnAg或其它金属或合金或其它导电材料。形成钝化层74以覆盖金属条84。在锯切或其它材料移除技术之后获得图16的集成型无源组件9的一个单元。
图19是根据本公开的一些实施例的集成型无源组件11的横截面图。集成型无源组件11在某种程度上类似于图1中所描绘的集成型无源组件1，且不会关于图19再次描述一些相同编号的组件。在集成型无源组件11中，不包含衬底10。集成型无源组件11包含钝化层70和74、电感器30、绝缘层72、金属条82和84、导电柱80和外部接点90。绝缘层72还可以是支撑层。
多个导电柱80安置于绝缘层72内。导电柱80中的每一个穿透绝缘层72并连接对应金属条82与对应金属条84。多个金属条82安置于表面701上且多个金属条84安置于表面722上。在一或多个实施例中，绝缘层72是晶圆级封装PI膜或有机聚合物膜。外部接点90电连接到电感器30。外部接点90接触绝缘层72的表面721的部分、绝缘层72的表面722的部分和绝缘层72的侧表面723。绝缘层72的侧表面723相对于绝缘层72的表面721形成锐角，例如约85度或更小或约80度或更小。外部接点90包含第一部分901、第二部分902和预焊料层40。在一或多个实施例中，第一部分901和第二部分902包含例如Cu或其它金属或金属合金或其它导电材料。第一部分901接触绝缘层72的表面721的部分。第二部分902接触绝缘层72的表面722的部分和绝缘层72的侧表面723。
图20是根据本公开的一些实施例的集成型无源组件12的横截面图。集成型无源组件12在某种程度上类似于图1中所描绘的集成型无源组件1，且不会关于图20再次描述一些相同编号的组件。在集成型无源组件12中，不包含衬底10。集成型无源组件12包含钝化层70和74、电感器30、绝缘层72、金属条82和84、导电柱80和外部接点90。绝缘层72还可以是支撑层。
多个导电柱80安置于绝缘层72内。导电柱80中的每一个穿透绝缘层72并连接对应金属条82与对应金属条84。多个金属条82安置于表面701上且多个金属条84安置于表面722上。在一或多个实施例中，绝缘层72是晶圆级封装PI膜或有机聚合物膜。外部接点90电连接到电感器30。外部接点90接触绝缘层72的表面721的部分、绝缘层72的表面722的部分和绝缘层72的侧表面723的部分。外部接点90包含第一部分901、第二部分902和预焊料层40。第一部分901与第二部分902分离。在一或多个实施例中，第一部分901和第二部分902包含例如Cu或其它金属或金属合金或其它导电材料。第一部分901接触绝缘层72的表面721的部分。第二部分902接触绝缘层72的表面722的部分和绝缘层72的侧表面723的部分。
图21A、图21B和图21C说明根据一些实施例的用于制造图19的集成型无源组件11的方法。参考图21A，提供衬底10。衬底10具有上表面101。衬底10包含玻璃、硅、SiO2或其中两个或更多个的组合。在一些实施例中，衬底10由玻璃材料构成，并且衬底10的厚度是约450μm到约550μm。钝化层70形成于衬底10的表面101上。导电柱80和金属条82形成于钝化层70上。导电层94形成于衬底10的表面101上。在一或多个实施例中，导电柱80、导电层94和金属条82包含例如Cu或其它金属或金属合金或其它导电材料。
参考图21B，绝缘层72形成于钝化层70上。金属条84形成于绝缘层72上。在一或多个实施例中，绝缘层72是晶圆级封装PI膜或有机聚合物膜。金属条84形成于导电柱80上。导电柱80中的每一个穿透绝缘层72并连接对应金属条82与对应金属条84。通孔开口801形成于绝缘层72中以容纳导电柱80'。导电柱80'形成于通过通孔开口801暴露的导电层94上。
参考图21C，通过背侧研磨工艺移除衬底10。移除导电层94的部分和导电柱80'的部分以形成穿孔801'。穿孔801'可容纳导电柱80'。通过浸渍工艺在导电柱80'和导电层94上形成预焊料层40(见图19)。在一或多个实施例中，预焊料层40包含例如Sn、Ag、SnAg或其它金属或合金或其它导电材料。形成钝化层74以覆盖金属条84。在锯切或其它材料移除技术之后获得图19的集成型无源组件11的一个单元。
图22A、图22B和图22C说明根据一些实施例的用于制造图20的集成型无源组件12的方法。参考图22A，提供衬底10。衬底10具有上表面101。衬底10包含玻璃、硅、SiO2或其中两个或更多个的组合。在一些实施例中，衬底10由玻璃材料构成，并且衬底10的厚度是约450μm到约550μm。钝化层70形成于衬底10的表面101上。导电柱80和金属条82形成于钝化层70上。导电层94形成于衬底10的表面101上。在一或多个实施例中，导电柱80、导电层94和金属条82包含例如Cu或其它金属或金属合金或其它导电材料。
参考图22B，绝缘层72形成于钝化层70上。金属条84形成于绝缘层72上。在一或多个实施例中，绝缘层72是晶圆级封装PI膜或有机聚合物膜。金属条84形成于导电柱80上。导电柱80中的每一个穿透绝缘层72并连接对应金属条82与对应金属条84。通孔开口801形成于绝缘层72中以容纳导电柱80'，而不暴露导电层94。导电柱80'形成于导电层94上方。导电柱80'与导电层94分离。
参考图22C，通过背侧研磨工艺移除衬底10。移除导电层94的部分和导电柱80'的部分以形成穿孔801'。穿孔801'可容纳导电柱80'。通过浸渍工艺在导电柱80'和导电层94上形成预焊料层40(见图20)。在一或多个实施例中，预焊料层40包含例如Sn、Ag、SnAg或其它金属或合金或其它导电材料。形成钝化层74以覆盖金属条84。在锯切或其它材料移除技术之后获得图20的集成型无源组件12的一个单元。
图23是根据本公开的一些实施例的集成型无源组件13的横截面图。集成型无源组件13在某种程度上类似于图1中所描绘的集成型无源组件1，且不会关于图23再次描述一些相同编号的组件。在集成型无源组件13中，不包含衬底10。集成型无源组件13包含钝化层74、电感器30、绝缘层72和79、金属条82和84、导电柱80和外部接点90。绝缘层72还可以是支撑层。绝缘层79可以是面膜(例如包含树脂，例如环氧树脂，或模制化合物)。
多个导电柱80安置于绝缘层72内。导电柱80中的每一个穿透绝缘层72并连接对应金属条82与对应金属条84。多个金属条82安置于表面721上且多个金属条84安置于表面722上。在一或多个实施例中，绝缘层72是晶圆级封装PI膜或有机聚合物膜。外部接点90电连接到电感器30。外部接点90接触绝缘层72的表面721的部分、绝缘层72的表面722的部分和绝缘层72的侧表面723。绝缘层72的侧表面723相对于绝缘层72的表面721形成锐角，例如约85度或更小或约80度或更小。外部接点90包含第一部分901、第二部分902和预焊料层40。在一或多个实施例中，第一部分901和第二部分902包含例如Cu或其它金属或金属合金或其它导电材料。第一部分901接触绝缘层72的表面721的部分。第二部分902接触绝缘层72的表面722的部分和绝缘层72的侧表面723。绝缘层79接触绝缘层72的表面721的部分。
图24是根据本公开的一些实施例的集成型无源组件14的横截面图。集成型无源组件14在某种程度上类似于图1中所描绘的集成型无源组件1，且不会关于图24再次描述一些相同编号的组件。在集成型无源组件14中，不包含衬底10。集成型无源组件12包含钝化层74、电感器30、绝缘层72和79、金属条82和84、导电柱80和外部接点90。绝缘层72还可以是支撑层。绝缘层79可以是面膜(例如包含树脂，例如环氧树脂，或模制化合物)。
多个导电柱80安置于绝缘层72内。导电柱80中的每一个穿透绝缘层72并连接对应金属条82与对应金属条84。多个金属条82安置于表面721上且多个金属条84安置于表面722上。在一或多个实施例中，绝缘层72是晶圆级封装PI膜或有机聚合物膜。外部接点90电连接到电感器30。外部接点90接触绝缘层72的表面721的部分、绝缘层72的表面722的部分和绝缘层72的侧表面723的部分。外部接点90包含第一部分901、第二部分902和预焊料层40。第一部分901与第二部分902分离。在一或多个实施例中，第一部分901和第二部分902包含例如Cu或其它金属或金属合金或其它导电材料。第一部分901接触绝缘层72的表面721的部分。第二部分902接触绝缘层72的表面722的部分和绝缘层72的侧表面723的部分。
图25A、图25B和图25C说明根据一些实施例的用于制造图23的集成型无源组件13的方法。参考图25A，提供衬底10。衬底10具有上表面101和与上表面101相对的下表面102。衬底10包含玻璃、硅、SiO2或其中两个或更多个的组合。在一些实施例中，衬底10由玻璃材料构成，并且衬底10的厚度是约450μm到约550μm。导电层94和金属条82形成于衬底10的表面101上。绝缘层79形成于衬底10的表面101上。绝缘层79可以是面膜(例如包含树脂，例如环氧树脂，或模制化合物)。在一或多个实施例中，金属条82和导电层94包含例如Cu或其它金属或金属合金或其它导电材料。
参考图25B，绝缘层72形成于衬底10上和绝缘层79上。导电柱80和金属条84形成于金属条82上。金属条84形成于绝缘层72上。在一或多个实施例中，绝缘层72是晶圆级封装PI膜或有机聚合物膜。导电柱80中的每一个穿透绝缘层72并连接对应金属条82与对应金属条84。通孔开口801形成于绝缘层72中以容纳导电柱80'。导电柱80'形成于通过通孔开口801暴露的导电层94上。
参考图25C，通过浸渍工艺在导电柱80'和导电层94上形成预焊料层40。在一或多个实施例中，预焊料层40包含例如Sn、Ag、SnAg或其它金属或合金或其它导电材料。形成钝化层74以覆盖金属条84。接下来，通过背侧研磨工艺移除衬底10。在移除衬底10之后，获得图23的集成型无源组件13的一个单元。
图26A、图26B和图26C说明根据一些实施例的用于制造图24的集成型无源组件14的方法。参考图26A，提供衬底10。衬底10具有上表面101。衬底10包含玻璃、硅、SiO2或其中两个或更多个的组合。在一些实施例中，衬底10由玻璃材料构成，并且衬底10的厚度是约450μm到约550μm。导电层94和金属条82形成于衬底10的表面101上。绝缘层79形成于衬底10的表面101上。绝缘层79可以是面膜(例如包含树脂，例如环氧树脂，或模制化合物)。在一或多个实施例中，金属条82和导电层94包含例如Cu或其它金属或金属合金或其它导电材料。
参考图26B，绝缘层72形成于衬底10上和绝缘层79上。导电柱80和金属条84形成于金属条82上。金属条84形成于绝缘层72上。在一或多个实施例中，绝缘层72是晶圆级封装PI膜或有机聚合物膜。导电柱80中的每一个穿透绝缘层72并连接对应金属条82与对应金属条84。通孔开口801形成于绝缘层72中以容纳导电柱80'，而不暴露导电层94。导电柱80'形成于导电层94上方。
参考图26C，通过浸渍工艺在导电柱80'上形成预焊料层40。在一或多个实施例中，预焊料层40包含例如Sn、Ag、SnAg或其它金属或合金或其它导电材料。形成钝化层74以覆盖金属条84。接下来，通过背侧研磨工艺移除衬底10。在移除衬底10之后，获得图24的集成型无源组件14的一个单元。
如本文中所使用，术语“大致”、“大体上”、“大体”和“约”用于描述和解释小的变化。当与事件或情形结合使用时，所述术语可以指其中事件或情形明确发生的例子以及其中事件或情形极近似于发生的例子。举例来说，当结合数值使用时，术语可指小于或等于数值的±10％的变化，例如，小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或小于或等于±0.05％。举例来说，术语参考两个值“近似地相等”可指两个值的比率处于0.9与1.1之间的范围内并包含0.9和1.1。
另外，有时在本文中按范围格式呈现量、比率和其它数值。应理解，此类范围格式是用于便利和简洁起见，且应灵活地理解，不仅包含明确地指定为范围限制的数值，而且包含涵盖于所述范围内的所有个别数值或子范围，如同明确地指定每一数值和子范围一般。
如果两个表面之间的位移不超过0.5μm、不超过1μm、不超过5μm、不超过10μm或不超过15μm，那么可认为这两个表面或侧面是对齐的。在一些实施例的描述中，设置于另一组件“上”的组件可涵盖前一组件直接在后一组件上(例如，与后一组件物理接触)的状况，以及一或多个中间组件位于前一组件与后一组件之间的状况。
虽然已参考本公开的特定实施例描述并说明本公开，但是这些描述和说明并不限制本公开。所属领域的技术人员应理解，可在不脱离如由所附权利要求书界定的本公开的真实精神和范围的情况下，作出各种改变且取代等效物。所述图示可能未必按比例绘制。由于制造工艺和公差，本公开中的艺术再现与实际设备之间可能存在区别。可存在并未特定说明的本公开的其它实施例。应将说明书和图式视为说明性的而非限制性的。可做出修改，以使特定情况、材料、物质组成、方法或过程适应于本公开的目标、精神以及范围。所有此类修改意图在所附权利要求书的范围内。虽然本文中所公开的方法已参考按特定次序执行的特定操作加以描述，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并非本公开的限制。

Claims (8)

1.一种用于制造集成型无源组件的方法，其包括：
在衬底上形成多个第一导电柱以及第二导电柱；
形成包围所述第一导电柱和所述第二导电柱的绝缘层；
在所述绝缘层上形成上部钝化层并暴露所述第二导电柱；和
锯切所述第二导电柱以形成外部接点。
2.根据权利要求1所述的方法，其进一步包括在锯切所述第二导电柱之前移除所述衬底。
3.根据权利要求1所述的方法，其进一步包括在锯切所述第二导电柱之前使所述衬底薄化。
4.根据权利要求1所述的方法，其进一步包括在所述衬底内提供导电衬垫，且其中形成所述第二导电柱包括在所述导电衬垫上形成所述第二导电柱。
5.根据权利要求1所述的方法，其进一步包括在所述第一导电柱与所述衬底之间形成下部钝化层。
6.根据权利要求1所述的方法，其进一步包括在所述第二导电柱的剩余部分上形成预焊料层。
7.根据权利要求1所述的方法，其中形成所述绝缘层包括在所述绝缘层中形成穿孔以容纳所述第二导电柱。
8.根据权利要求1所述的方法，其中形成所述绝缘层包括在所述绝缘层中形成通孔开口以容纳所述第二导电柱。
CN201810282079.XA 2017-08-30 2018-04-02 集成型无源组件和其制造方法 Active CN109427728B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/691,014 2017-08-30
US15/691,014 US10861840B2 (en) 2017-08-30 2017-08-30 Integrated passive component and method for manufacturing the same

Publications (2)

Publication Number Publication Date
CN109427728A CN109427728A (zh) 2019-03-05
CN109427728B true CN109427728B (zh) 2022-06-21

Family

ID=65436122

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810282079.XA Active CN109427728B (zh) 2017-08-30 2018-04-02 集成型无源组件和其制造方法

Country Status (2)

Country Link
US (1) US10861840B2 (zh)
CN (1) CN109427728B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10840324B2 (en) * 2018-08-28 2020-11-17 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method for the same
US11670614B2 (en) * 2020-10-02 2023-06-06 Qualcomm Incorporated Integrated circuit assembly with hybrid bonding

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0379404A2 (en) * 1989-01-14 1990-07-25 TDK Corporation A multilayer hybrid circuit
CN101232775A (zh) * 1999-09-02 2008-07-30 伊比登株式会社 印刷布线板及其制造方法
CN105453258A (zh) * 2013-08-16 2016-03-30 高通股份有限公司 基板上的集成无源器件(ipd)
CN106030782A (zh) * 2014-02-18 2016-10-12 高通股份有限公司 具有无源器件的低剖型封装

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2464078C (en) * 2002-08-09 2010-01-26 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP5348862B2 (ja) * 2007-08-06 2013-11-20 新光電気工業株式会社 インダクタ素子
US7989270B2 (en) * 2009-03-13 2011-08-02 Stats Chippac, Ltd. Semiconductor device and method of forming three-dimensional vertically oriented integrated capacitors
US9041152B2 (en) * 2013-03-14 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Inductor with magnetic material
US10490341B2 (en) * 2017-08-17 2019-11-26 Advanced Semiconductor Engineering, Inc. Electrical device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0379404A2 (en) * 1989-01-14 1990-07-25 TDK Corporation A multilayer hybrid circuit
CN101232775A (zh) * 1999-09-02 2008-07-30 伊比登株式会社 印刷布线板及其制造方法
CN105453258A (zh) * 2013-08-16 2016-03-30 高通股份有限公司 基板上的集成无源器件(ipd)
CN106030782A (zh) * 2014-02-18 2016-10-12 高通股份有限公司 具有无源器件的低剖型封装

Also Published As

Publication number Publication date
CN109427728A (zh) 2019-03-05
US20190067261A1 (en) 2019-02-28
US10861840B2 (en) 2020-12-08

Similar Documents

Publication Publication Date Title
US20220051973A1 (en) Semiconductor package and manufacturing method thereof
CN106571357B (zh) 半导体装置
KR102591618B1 (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
US10224301B2 (en) Semiconductor package device and method of manufacturing the same
JP4775007B2 (ja) 半導体装置及びその製造方法
US11004779B2 (en) Semiconductor device package and a method of manufacturing the same
US10381296B2 (en) Semiconductor device package and a method of manufacturing the same
CN109037188B (zh) 半导体装置封装
CN108962871B (zh) 半导体装置封装
US9831103B2 (en) Manufacturing method of interposed substrate
US20230261036A1 (en) Semiconductor device packages including an inductor and a capacitor
US10224218B2 (en) Method for fabricating semiconductor package having a multi-layer encapsulated conductive substrate and structure
CN109427728B (zh) 集成型无源组件和其制造方法
US10867899B2 (en) Semiconductor packages
US9881917B2 (en) Semiconductor device and method of manufacturing the same
US10332757B2 (en) Semiconductor device package having a multi-portion connection element
US20160293582A1 (en) Semiconductor device
TWI659515B (zh) 封裝結構及其製造方法
US10472228B2 (en) MEMS device package and method for manufacturing the same
CN112397401A (zh) 用于制造半导体封装的方法
JP2009016830A (ja) チップ積層構造物及びその製造方法
US10811347B2 (en) Semiconductor device package and method of manufacturing the same
US11024586B2 (en) Semiconductor device package and method of manufacturing the same
CN110767626A (zh) 封装结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant