CN110767626A - 封装结构及其制造方法 - Google Patents

Abstract

本发明公开了一种封装结构，包括基板、金属‑绝缘层‑金属电容、线路重布结构以及芯片。金属‑绝缘层‑金属电容设置于基板之上，并包括第一电极、第二电极以及绝缘层。线路重布结构设置于金属‑绝缘层‑金属电容之上，并包括第一线路重布层和第二线路重布层。第一线路重布层包括与第一电极电性连接的第一导线和与第二电极电性连接的第二导线。第二线路重布层设置于第一线路重布层上，并包括与第一导线电性连接的第三导线和与第二导线电性连接的第四导线。芯片设置于线路重布结构之上，并与第三导线和第四导线电性连接。在此本发明的封装结构有利于电子装置的薄型化。

Description

封装结构及其制造方法

技术领域

本发明涉及电子设备技术领域，特别是涉及一种封装结构及其制造方法。

背景技术

传统上，诸如电容等被动组件通常是个别制作完成后，依照电路设计而焊接在基板上。然而，这些被动组件通常占有一定的空间(例如立体型电容)，因此不利于电子装置的薄型化。

发明内容

本发明的目的在于提供一种封装结构及其制造方法，通过在介电层中设置金属-绝缘层-金属电容来取代传统的立体型电容，来达到电子装置的薄型化的需求。

本发明的一个目的在于提供一种封装结构，包括基板、金属-绝缘层-金属电容、线路重布结构以及芯片。金属-绝缘层-金属电容设置于基板之上，并包括第一电极、第二电极以及绝缘层。绝缘层设置于第一电极与第二电极之间。线路重布结构设置于金属-绝缘层-金属电容之上。线路重布结构包括第一线路重布层和第二线路重布层。第一线路重布层包括第一导线和第二导线。第一导线与第一电极电性连接。第二导线与第二电极电性连接。第二线路重布层设置于第一线路重布层上，并包括第三导线和第四导线。第三导线与第一导线电性连接。第四导线与第二导线电性连接。芯片设置于线路重布结构之上，并与第三导线和第四导线电性连接。

在本发明的某些实施方式中，封装结构进一步包括黏着层，黏着层设置于基板与金属-绝缘层-金属电容之间。

在本发明的某些实施方式中，黏着层的厚度为5微米～15微米。

在本发明的某些实施方式中，金属-绝缘层-金属电容的第一电极具有第一部分。第一部分与第二电极在第一电极的法线方向上不重叠，且第一导线通过接触第一部分的第一导电接触件而与第一电极电性连接。

在本发明的某些实施方式中，封装结构进一步包括防焊层，防焊层设置于线路重布结构与芯片之间。防焊层覆盖第三导线和第四导线，并具有第一开口和第二开口分别暴露出第三导线的一部分和第四导线的一部分。

在本发明的某些实施方式中，封装结构进一步包括保护层，保护层设置于防焊层与芯片之间。

本发明的另一个目的在于提供一种封装结构的制造方法，包括下列步骤：提供基板；使用黏着材料将金属-绝缘层-金属电容接合于基板之上，其中金属-绝缘层-金属电容包括第一电极、第二电极以及绝缘层，绝缘层设置于第一电极与第二电极之间；在金属-绝缘层-金属电容之上形成第一线路重布层，其中第一线路重布层包括第一导线和第二导线，第一导线与第一电极电性连接，第二导线与第二电极电性连接；在第一线路重布层上形成第二线路重布层，其中第二线路重布层包括第三导线和第四导线，第三导线与第一导线电性连接，第四导线与第二导线电性连接；在第二线路重布层之上形成芯片，其中芯片与第三导线和第四导线电性连接。

在本发明的某些实施方式中，金属-绝缘层-金属电容的第一电极具有第一部分。第一部分与第二电极在第一电极的法线方向上不重叠，且在形成第一线路重布层的步骤之前，进一步包括下列步骤：形成第一导电接触件，其中第一导电接触件接触第一电极的第一部分，从而第一导线通过第一导电接触件与第一电极电性连接。

在本发明的某些实施方式中，在形成芯片的步骤之前，进一步包括下列步骤：在第二线路重布层上形成防焊层，其中防焊层覆盖第三导线和第四导线，并具有第一开口和第二开口分别暴露出第三导线的一部分和第四导线的一部分。

在本发明的某些实施方式中，在形成芯片的步骤之后，进一步包括下列步骤：在防焊层与芯片之间形成保护层。

本发明提供的封装结构及其制造方法，通过在介电层中设置金属-绝缘层-金属电容来取代传统的立体型电容，有效地解决了因采用传统立体电容造成的电子装置体积过大的问题，进而达到电子装置的薄型化的需求。

以下将以实施方式对上述的说明作详细的描述，并对本发明的技术方案提供更进一步的解释。

附图说明

图1示出了本发明的一实施方式的封装结构的剖面示意图。

图2～图8示出了本发明的一实施方式的封装结构的制造方法的各个阶段的剖面示意图。

【符号说明】

10 封装结构 422a 第三导通孔

100 基板 422b 第四导通孔

200 黏着层 423a 第三导电接触件

300 金属-绝缘层-金属电容 423b 第四导电接触件

310 第一电极 430 第二线路重布层

311 第一部分 431a 第三导线

312 第二部分 431b 第四导线

320 绝缘层 500 芯片

330 第二电极 600 防焊层

400 线路重布结构 600a 第一开口

410 层间介电层 600b 第二开口

412 第一介电层 700 保护层

412a 第一导通孔 700a 第三开口

412b 第二导通孔 700b 第四开口

413a 第一导电接触件 L1、L2 长度

413b 第二导电接触件 C1 第一焊接材料

420 第一线路重布层 C2 第二焊接材料

421a 第一导线 D1、D2、D3 方向

421b 第二导线

422 第二介电层

具体实施方式

为了使本发明的叙述更加详尽与完备，下文针对了本发明的实施态样与具体实施例提出了说明性的描述，但这并非实施或运用本发明具体实施例的唯一形式。以下所揭露的各实施例，在有益的情形下可相互组合或取代，也可在一实施例中附加其他的实施例，而无须进一步的记载或说明。在以下描述中，将详细叙述许多特定细节以使读者能够充分理解以下的实施例。然而，可在无此等特定细节的情况下实践本发明的实施例。

以下叙述的成份和排列方式的特定实施例是为了简化本发明。当然，此等仅仅为实施例，并不旨在限制本发明。举例而言，在随后描述中的在第二特征之上或在第二特征上形成第一特征可包括形成直接接触的第一特征和第二特征的实施例，还可以包括在第一特征和第二特征之间形成额外特征，从而使第一特征和第二特征不直接接触的实施例。另外，本发明的各实施例中可重复组件符号和/或字母。此重复是出于简化及清楚的目的，且本身不指示所论述各实施例和/或构造之间的关系。

再者，空间相对用语，例如「下方」、「之下」、「上方」、「之上」等，这是为了便于叙述一组件或特征与另一组件或特征之间的相对关系，如图中所绘示。这些空间上的相对用语的真实意义包含其他的方位。例如，当图示上下翻转180度时，一组件与另一组件之间的关系，可能从「下方」、「之下」变成「上方」、「之上」。此外，本文中所使用的空间上的相对叙述也应作同样的解释。

图1示出了本发明的一实施方式的封装结构10的剖面示意图。如图1所示，封装结构10包括基板100、黏着层200、金属-绝缘层-金属(metal-insulator-metal，MIM)电容300、线路重布结构400以及芯片500。

金属-绝缘层-金属电容300设置于基板100之上，并包括第一电极310、第二电极330以及绝缘层320。具体地，绝缘层320设置于第一电极310与第二电极330之间。在一些实施例中，第一电极310和第二电极330的厚度为0.5微米～10微米，例如0.6微米、0.8微米、1微米、2微米、4微米或8微米。在一些实施例中，绝缘层320的厚度为0.1微米～5微米，例如0.2微米、0.3微米、0.5微米、1微米、2微米或4微米。

在一些实施例中，第一电极310在沿着第一方向D1上的长度L1为0.2毫米～75毫米。第二电极330和绝缘层320在沿着第一方向D1上的长度L2为0.1毫米～74.9毫米。在垂直于第一方向D1的第二方向D2(穿出纸面的方向)上，第一电极310、第二电极330以及绝缘层320的具有相同的宽度，例如为0.4毫米～75毫米。

详细而言，第一电极310具有第一部分311和第二部分312。在第一电极310的法线方向(即垂直于第一方向D1的第三方向D3)上，第一部分311与第二电极330不重叠，而第二部分312则与第二电极330重叠。

在一些实施例中，第一电极310和第二电极330包括铂(Pt)、氮化钛(TiN)、金(Au)、钛(Ti)、钽(Ta)、氮化钽(TaN)、钨(W)、氮化钨(WN)或铜(Cu)等，但不以此为限。在一些实施例中，绝缘层320包括氧化镍(NiO)、氧化钛(TiO)、氧化铪(HfO)、氧化锆(ZrO)、氧化锌(ZnO)、氧化钨(WO3)、氧化铝(Al2O3)、氧化钽(TaO)、氧化钼(MoO)或氧化铜(CuO)等，但不以此为限。须说明的是，虽然在图1所绘示的绝缘层320为单层，但在其他实施例中，绝缘层320可为互相堆栈的多层。

黏着层200设置于基板100与金属-绝缘层-金属电容300之间。黏着层200用以接合基板100与金属-绝缘层-金属电容300。在一些实施例中，黏着层200的厚度为5微米～15微米，例如6微米、8微米、10微米或12微米。当黏着层200的厚度不足5微米时，基板100与金属-绝缘层-金属电容300之间的接合强度不足。但当黏着层200的厚度超过15微米时，不符合电子装置薄型化的发展趋势。在一些实施例中，黏着层200包括硅胶、环氧树脂胶、聚酰亚胺(polyimide，PI)胶或聚对苯二甲酸乙二酯(polyethylene terephthalate，PET)胶，但不以此为限。

线路重布结构400设置于金属-绝缘层-金属电容300之上。具体地，线路重布结构400包括层间介电层410、第一线路重布层420以及第二线路重布层430。

层间介电层410包括第一介电层412、第一导电接触件413a以及第二导电接触件413b。具体地，第一介电层412覆盖金属-绝缘层-金属电容300。第一导电接触件413a和第二导电接触件413b嵌置于第一介电层412中。详细而言，第一导电接触件413a的底部接触第一电极310的第一部分311，并且第一导电接触件413a的上表面暴露于第一介电层412外。第二导电接触件413b的底部接触第二电极330，并且第二导电接触件413b的上表面暴露于第一介电层412外。

第一线路重布层420设置于层间介电层410上，并包括第一导线421a、第二导线421b、第二介电层422、第三导电接触件423a以及第四导电接触件423b。具体地，第一导线421a和第二导线421b设置于第一介电层412上。第一导线421a接触第一导电接触件413a的暴露部分，而第二导线421b接触第二导电接触件413b的暴露部分，从而第一导线421a与第一电极310电性连接，而第二导线421b与第二电极330电性连接。第二介电层422覆盖第一导线421a、第二导线421b、以及第一介电层412。第三导电接触件423a和第四导电接触件423b嵌置于第二介电层422中。详细而言，第三导电接触件423a的底部接触第一导线421a的一部分，并且第三导电接触件423a的上表面暴露于第二介电层422外。第四导电接触件423b的底部接触第二导线421b，并且第四导电接触件423b的上表面暴露于第二介电层422外。

第二线路重布层430设置于第一线路重布层420上，并包括第三导线431a和第四导线431b。具体地，第三导线431a和第四导线431b设置于第二介电层422上。第三导线431a接触第三导电接触件423a的暴露部分，而第四导线431b接触第四导电接触件423b的暴露部分，从而第三导线431a与第一导线421a电性连接，而第四导线431b与第二导线421b电性连接。

如图1所示，第一导电接触件413a、第二导电接触件413b、第三导电接触件423a以及第四导电接触件423b的宽度自顶部朝向底部逐渐变窄，呈现上宽下窄的梯型形状，但第一导电接触件413a、第二导电接触件413b、第三导电接触件423a以及第四导电接触件423b的形状不以此为限。举例来说，第一导电接触件413a、第二导电接触件413b、第三导电接触件423a以及第四导电接触件423b可为圆柱体、立方体等。在一些实施例中，第一导线421a、第二导线421b、第三导线431a以及第四导线431b包括任何导电材料，例如铜、镍或银等金属，但不以此为限。在一些实施例中，第一介电层412和第二介电层422包括ABF(AjinomotoBuild-up Film)、聚酰亚胺(Polyimide，PI)或光敏介电材料(photoimageabledielectric，PID)，但不以此为限。在一些实施例中，第一导电接触件413a、第二导电接触件413b、第三导电接触件423a以及第四导电接触件423b可为金属柱，而金属柱例如包括铜、镍或银等导电金属，但不以此为限。

芯片500设置于线路重布结构400之上，并与第三导线431a和第四导线431b电性连接。具体地，芯片500的下表面设置有第一金属凸块和第二金属凸块(未绘示)。第一金属凸块经由第一焊接材料C1与第三导线431a接合，从而芯片500与第三导线431a电性连接。类似地，第二金属凸块经由第二焊接材料C2与第四导线431b接合，从而芯片500与第四导线431b电性连接。在一些实施例中，第一焊接材料C1和第二焊接材料C2包括锡球，但不以此为限。

在一些实施例中，封装结构10进一步包括防焊层600。如图1所示，防焊层600设置于线路重布结构400与芯片500之间。具体地，防焊层600覆盖第三导线431a和第四导线431b，并具有第一开口600a和第二开口600b。第一开口600a和第二开口600b分别暴露出第三导线431a的一部分和第四导线431b的一部分。第一焊接材料C1的底部填入第一开口600a中，并与第三导线431a的暴露部分接合。第二焊接材料C2的底部填入第二开口600b中，并与第四导线431b的暴露部分接合。在一些实施例中，防焊层600包括绿漆。

在一些实施例中，封装结构10进一步包括保护层700。保护层700设置于防焊层600与芯片500之间。具体地，保护层700具有与第一开口600a连通的第三开口700a，以及与第二开口600b连通的第四开口700b。第一焊接材料C1的顶部填入第三开口700a中，而第二焊接材料C2的顶部填入第四开口700b中。在一些实施例中，保护层700包括树脂，但不以此为限。值得一提的是，保护层700可保护芯片500的金属凸块与第三导线431a和第四导线431b的接合，从而避免剥离的情况发生。另一方面，保护层700也可阻隔水气，并且避免金属凸块、第一焊接材料C1、第二焊接材料C2、第三导线431a以及第四导线431b的氧化。

本发明还提供一种封装结构10的制造方法。图2～图8示出了本发明的一实施方式的封装结构的制造方法的各个阶段的剖面示意图。

如图2所示，在基板100之上形成黏着层200和金属-绝缘层-金属电容300。具体地，使用黏着材料将金属-绝缘层-金属电容300接合于基板100之上。

接下来，如图3所示，形成第一介电层412覆盖金属-绝缘层-金属电容300和基板100。具体地，第一介电层412包括第一导通孔412a和第二导通孔412b分别暴露出第一电极310的第一部分311和第二电极330。例如，形成介电材料覆盖金属-绝缘层-金属电容300和基板100，并图案化介电材料以形成第一导通孔412a和第二导通孔412b。在一些实施例中，形成介电材料的方法包括化学气相沉积、物理气相沉积等，但不以此为限。在一些实施例中，图案化介电材料的方法包括在待图案化层上沉积光阻，并经过曝光和显影来形成图案化光阻层。接着，使用此图案化光阻层作为蚀刻屏蔽来蚀刻待图案化层。最后，移除图案化光阻层。可代替地，在介电材料为光敏介电材料的实施例中，可借由曝光和显影来移除光敏介电材料的一部分以完成图案化。

接下来，如图4所示，在第一介电层412上形成第一导线421a和第二导线421b，以及分别在第一导通孔412a和第二导通孔412b中形成第一导电接触件413a和第二导电接触件413b。例如，在第一介电层412上形成导电材料，并填充在第一导通孔412a和第二导通孔412b中。接着，图案化导电材料以形成第一导线421a、第二导线421b、第一导电接触件413a以及第二导电接触件413b。在一些实施例中，形成导电材料的方式包括电镀、化学气相沉积、物理气相沉积等，但不以此为限。

接下来，如图5所示，形成第二介电层422覆盖第一导线421a、第二导线421b以及第一介电层412，并且第二介电层422包括分别暴露出第一导线421a和第二导线421b的第三导通孔422a和第四导通孔422b。例如，形成介电材料覆盖第一导线421a、第二导线421b以及第一介电层412，并图案化介电材料以形成第三导通孔422a和第四导通孔422b。须说明的是，形成介电材料和图案化介电材料的方式如前所述，将不再赘述。

接下来，如图6所示，在第二介电层422上形成第三导线431a和第四导线431b，以及分别在第三导通孔422a和第四导通孔422b中形成第三导电接触件423a和第四导电接触件423b。例如，在第二介电层422上形成导电材料，并填充在第三导通孔422a和第四导通孔422b中。接着，图案化导电材料以形成第三导线431a、第四导线431b、第三导电接触件423a以及第四导电接触件423b。形成导电材料的方式如前所述，将不再赘述。

接下来，如图7所示，形成防焊层600覆盖第三导线431a、第四导线431b以及第二介电层422，并且防焊层600包括第一开口600a和第二开口600b分别暴露出第三导线431a的一部分和第四导线431b的一部分。

接下来，如图8所示，在防焊层600之上设置芯片500，且芯片500与第三导线431a和第四导线431b电性连接。具体地，使用第一焊接材料C1接合设置于芯片500下表面的第一金属凸块(未绘示)与第三导线431a。第一焊接材料C1的底部填入第一开口600a中，并与第三导线431a的暴露部分接合，从而芯片500与第三导线431a电性连接。使用第二焊接材料C2接合设置于芯片500下表面的第二金属凸块(未绘示)与第四导线431b。第二焊接材料C2的底部填入第二开口600b中，并与第四导线431b的暴露部分接合，从而芯片500与第四导线431b电性连接。

接下来，在防焊层600与芯片500之间形成保护层700，从而形成如图1所示的封装结构10。例如，在防焊层600与芯片500之间填充介电材料以形成保护层700。

由上述发明实施例可知，在此揭露的封装结构中，使用金属-绝缘层-金属电容取代传统的立体型电容。此外，金属-绝缘层-金属电容嵌置于介电层中，因此有利于电子装置的薄型化。

虽然本发明已以实施方式揭露如上，但其他实施方式也有可能。因此，权利要求的精神与范围并不限定于此处实施方式所含的叙述。

任何熟习此技艺者可明了，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求所界定的范围为准。

Claims (10)

1.一种封装结构，其特征在于，包括：

基板；

金属-绝缘层-金属电容，设置于所述基板之上，并包括第一电极、第二电极以及绝缘层，所述绝缘层设置于所述第一电极与所述第二电极之间；

线路重布结构，设置于所述金属-绝缘层-金属电容之上，其中所述线路重布结构包括：

第一线路重布层，包括第一导线和第二导线，所述第一导线与所述第一电极电性连接，所述第二导线与所述第二电极电性连接；以及

第二线路重布层，设置于所述第一线路重布层上，并包括第三导线和第四导线，所述第三导线与所述第一导线电性连接，所述第四导线与所述第二导线电性连接；以及

芯片，设置于所述线路重布结构之上，并与所述第三导线和所述第四导线电性连接。

2.根据权利要求1所述的封装结构，其特征在于，还包括黏着层，设置于所述基板与所述金属-绝缘层-金属电容之间。

3.根据权利要求2所述的封装结构，其特征在于，所述黏着层的厚度为5微米～15微米。

4.根据权利要求1所述的封装结构，其特征在于，所述金属-绝缘层-金属电容的所述第一电极具有第一部分，所述第一部分与所述第二电极在所述第一电极的法线方向上不重叠，且所述第一导线通过接触所述第一部分的第一导电接触件而与所述第一电极电性连接。

5.根据权利要求1所述的封装结构，其特征在于，还包括防焊层，设置于所述线路重布结构与所述芯片之间，其中所述防焊层覆盖所述第三导线和所述第四导线，并具有第一开口和第二开口分别暴露出所述第三导线的一部分和所述第四导线的一部分。

6.根据权利要求5所述的封装结构，其特征在于，还包括保护层，设置于所述防焊层与所述芯片之间。

7.一种封装结构的制造方法，其特征在于，包括：

提供基板；

使用黏着材料将金属-绝缘层-金属电容接合于所述基板之上，其中所述金属-绝缘层-金属电容包括第一电极、第二电极以及绝缘层，所述绝缘层设置于所述第一电极与所述第二电极之间；

在所述金属-绝缘层-金属电容之上形成第一线路重布层，其中所述第一线路重布层包括第一导线和第二导线，所述第一导线与所述第一电极电性连接，所述第二导线与所述第二电极电性连接；

在所述第一线路重布层上形成第二线路重布层，其中所述第二线路重布层包括第三导线和第四导线，所述第三导线与所述第一导线电性连接，所述第四导线与所述第二导线电性连接；以及

在所述第二线路重布层之上形成芯片，其中所述芯片与所述第三导线和所述第四导线电性连接。

8.根据权利要求7所述的封装结构的制造方法，其特征在于，所述金属-绝缘层-金属电容的所述第一电极具有第一部分，所述第一部分与所述第二电极在所述第一电极的法线方向上不重叠，且在形成所述第一线路重布层的步骤之前，还包括下列步骤：

形成第一导电接触件，其中所述第一导电接触件接触所述第一电极的所述第一部分，从而所述第一导线通过所述第一导电接触件与所述第一电极电性连接。

9.根据权利要求7所述的封装结构的制造方法，其特征在于，在形成所述芯片的步骤之前，还包括下列步骤：

在所述第二线路重布层上形成防焊层，其中所述防焊层覆盖所述第三导线和所述第四导线，并具有第一开口和第二开口分别暴露出所述第三导线的一部分和所述第四导线的一部分。

10.根据权利要求8所述的封装结构的制造方法，其特征在于，在形成所述芯片的步骤之后，还包括下列步骤：

在所述防焊层与所述芯片之间形成保护层。

Images