JP2007019410A - 半導体装置、及び、電子モジュールの製造方法 - Google Patents
半導体装置、及び、電子モジュールの製造方法 Download PDFInfo
- Publication number
- JP2007019410A JP2007019410A JP2005201800A JP2005201800A JP2007019410A JP 2007019410 A JP2007019410 A JP 2007019410A JP 2005201800 A JP2005201800 A JP 2005201800A JP 2005201800 A JP2005201800 A JP 2005201800A JP 2007019410 A JP2007019410 A JP 2007019410A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- wiring
- adhesive
- electronic module
- resin protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29011—Shape comprising apertures or cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29012—Shape in top view
- H01L2224/29013—Shape in top view being rectangular or square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】効率よく実装することが可能な半導体装置、及び、信頼性の高い電子モジュールを効率よく製造する方法を提供する。
【解決手段】半導体装置100は、電極14を有する半導体基板10と、半導体基板10の電極14が形成された面に形成された樹脂突起20と、電極14と電気的に接続されてなり、樹脂突起20上に至るように形成された配線30と、半導体基板10の電極14が形成された面に設けられた接着剤40と、を含む。
【選択図】図4
【解決手段】半導体装置100は、電極14を有する半導体基板10と、半導体基板10の電極14が形成された面に形成された樹脂突起20と、電極14と電気的に接続されてなり、樹脂突起20上に至るように形成された配線30と、半導体基板10の電極14が形成された面に設けられた接着剤40と、を含む。
【選択図】図4
Description
本発明は、半導体装置、及び、電子モジュールの製造方法に関する。
配線基板に半導体装置が実装されたタイプの電子モジュールが知られている。この電子モジュールでは、半導体装置と配線基板とを、接着剤によって接着することが知られている。半導体装置を配線基板に搭載する工程を効率よく行うことができれば、効率よく電子モジュールを製造することができる。また、電子モジュールにおいて、接着剤の内側で、マイグレーションを原因とする電気的なショートの発生を防止することができれば、電子モジュールの信頼性を高めることができる。
本発明の目的は、効率よく実装することが可能な半導体装置、及び、信頼性の高い電子モジュールを効率よく製造する方法を提供することにある。
特開平2−272737号公報
(1)本発明に係る半導体装置は、電極を有する半導体基板と、
前記半導体基板の前記電極が形成された面に形成された樹脂突起と、
前記電極と電気的に接続されてなり、前記樹脂突起上に至るように形成された配線と、
前記半導体基板の前記電極が形成された面に設けられた接着剤と、
を含む。本発明によると、効率よく配線基板に実装することが可能な、実装性に優れた半導体装置を提供することができる。
(2)この半導体装置において、
前記接着剤は、前記配線における前記樹脂突起の上端面とオーバーラップする部分の少なくとも一部が露出するように形成されていてもよい。
(3)この半導体装置において、
前記接着剤は、前記樹脂突起と接触しないように形成されていてもよい。
(4)この半導体装置において、
前記接着剤は、前記配線と接触しないように形成されていてもよい。
(5)この半導体装置において、
前記接着剤は、前記樹脂突起及び前記配線を覆うように形成されていてもよい。
(6)本発明に係る電子モジュールの製造方法は、電極を有する半導体チップと、前記半導体チップの前記電極が形成された面に形成された樹脂突起と、前記電極と電気的に接続されてなり、前記樹脂突起上に至るように形成された配線と、前記半導体チップの前記電極が形成された面に設けられた接着剤と、を含む半導体装置を用意する工程と、
配線パターンを有する配線基板を用意する工程と、
前記半導体装置を前記配線基板に搭載して、前記配線における前記樹脂突起とオーバーラップする部分と前記配線パターンの電気的接続部とを接触させて電気的に接続するとともに、前記接着剤によって前記半導体装置と前記配線基板とを接着する接着層を形成する工程と、
を含む。本発明によると、信頼性の高い電子モジュールを、効率よく製造する方法を提供することができる。
(7)この電子モジュールの製造方法において、
前記接着層を、前記樹脂突起と接触しないように形成してもよい。
(8)この電子モジュールの製造方法において、
前記半導体装置を前記配線基板に搭載する工程を、減圧環境下で行ってもよい。
前記半導体基板の前記電極が形成された面に形成された樹脂突起と、
前記電極と電気的に接続されてなり、前記樹脂突起上に至るように形成された配線と、
前記半導体基板の前記電極が形成された面に設けられた接着剤と、
を含む。本発明によると、効率よく配線基板に実装することが可能な、実装性に優れた半導体装置を提供することができる。
(2)この半導体装置において、
前記接着剤は、前記配線における前記樹脂突起の上端面とオーバーラップする部分の少なくとも一部が露出するように形成されていてもよい。
(3)この半導体装置において、
前記接着剤は、前記樹脂突起と接触しないように形成されていてもよい。
(4)この半導体装置において、
前記接着剤は、前記配線と接触しないように形成されていてもよい。
(5)この半導体装置において、
前記接着剤は、前記樹脂突起及び前記配線を覆うように形成されていてもよい。
(6)本発明に係る電子モジュールの製造方法は、電極を有する半導体チップと、前記半導体チップの前記電極が形成された面に形成された樹脂突起と、前記電極と電気的に接続されてなり、前記樹脂突起上に至るように形成された配線と、前記半導体チップの前記電極が形成された面に設けられた接着剤と、を含む半導体装置を用意する工程と、
配線パターンを有する配線基板を用意する工程と、
前記半導体装置を前記配線基板に搭載して、前記配線における前記樹脂突起とオーバーラップする部分と前記配線パターンの電気的接続部とを接触させて電気的に接続するとともに、前記接着剤によって前記半導体装置と前記配線基板とを接着する接着層を形成する工程と、
を含む。本発明によると、信頼性の高い電子モジュールを、効率よく製造する方法を提供することができる。
(7)この電子モジュールの製造方法において、
前記接着層を、前記樹脂突起と接触しないように形成してもよい。
(8)この電子モジュールの製造方法において、
前記半導体装置を前記配線基板に搭載する工程を、減圧環境下で行ってもよい。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。また、本発明は、以下の実施形態及び変形例を自由に組み合わせたものを含むものとする。
(半導体装置)
図1(A)及び図1(B)は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。なお、図1(A)は、本発明を適用した実施の形態に係る半導体装置の上視図であり、図1(B)は、図1(A)のIB−IB線断面の一部拡大図である。
図1(A)及び図1(B)は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。なお、図1(A)は、本発明を適用した実施の形態に係る半導体装置の上視図であり、図1(B)は、図1(A)のIB−IB線断面の一部拡大図である。
本実施の形態に係る半導体装置は、半導体基板10を含む。半導体基板10は、例えばシリコン基板であってもよい。半導体基板10は、図1(A)に示すように、チップ状をなしていてもよい。このとき、半導体基板10を半導体チップと称してもよい。あるいは、半導体基板10は、ウエハ状をなしていてもよい(図示せず)。半導体基板10がウエハ状をなす場合、半導体基板10は、複数の半導体チップとなる領域を有していてもよい。半導体基板10には、集積回路12が形成されていてもよい(図1(B)参照)。集積回路12の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。半導体基板10の集積回路12が形成された面(能動面)は、図1(A)に示すように、長方形をなしていてもよい。ただし、半導体基板10の能動面は、正方形をなしていてもよい(図示せず)。
半導体基板10は、電極14を有する(図1(B)参照)。電極14は、半導体基板10の内部と電気的に接続されていてもよい。電極14は、集積回路12と電気的に接続されていてもよい。あるいは、集積回路12に電気的に接続されていない導電体を含めて、電極14と称してもよい。電極14は、半導体チップの内部配線の一部であってもよい。このとき、電極14は、半導体チップの内部配線のうち、外部との電気的な接続に利用される部分であってもよい。電極14は、アルミニウム又は銅等の金属で形成されていてもよい。
半導体基板10は、図1(B)に示すように、パッシベーション膜16を有していてもよい。パッシベーション膜16は、電極14を露出させるように形成されていてもよい。パッシベーション膜16は、電極14を露出させる開口を有していてもよい。パッシベーション膜16は、電極14を部分的に覆うように形成されていてもよい。パッシベーション膜16は、電極14の周囲を覆うように形成されていてもよい。パッシベーション膜16は、例えば、SiO2やSiN等の無機絶縁膜であってもよい。あるいは、パッシベーション膜16は、ポリイミド樹脂などの有機絶縁膜であってもよい。
半導体装置100は、図1(A)及び図1(B)に示すように、半導体基板10上に形成された樹脂突起20を含む。樹脂突起20は、半導体基板10の電極14が形成された面に形成されてなる。樹脂突起20は、パッシベーション膜16上に形成されていてもよい。樹脂突起20の材料は特に限定されず、既に公知となっているいずれかの材料を適用してもよい。例えば、樹脂突起20は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン(BCB;benzocyclobutene)、ポリベンゾオキサゾール(PBO;polybenzoxazole)等の樹脂で形成してもよい。樹脂突起20の形状も特に限定されるものではない。例えば、樹脂突起20は、直線状に形成されていてもよい(図1(A)参照)。半導体基板10が長方形をなす場合、樹脂突起20は、半導体基板10の長辺に沿って延びるように形成されていてもよい。樹脂突起20の表面は、曲面になっていてもよい。このとき、樹脂突起20の断面形状は、図1(B)に示すように、半円状をなしていてもよい。ただし、樹脂突起20は、半球状をなしていてもよい(図示せず)。
半導体装置100は、図1(A)及び図1(B)に示すように、配線30を含む。配線30は、電極14と電気的に接続されてなる。配線30は、樹脂突起20上に至るように形成されてなる。配線30の構造は、特に限定されるものではない。例えば、配線30は複数層で形成されていてもよい。このとき、配線30は、チタンタングステンによって形成された第1の層と、金によって形成された第2の層とを含んでいてもよい(図示せず)。あるいは、配線30は、単層で形成されていてもよい。配線30を、パッシベーション膜16と接触するように形成してもよい。このとき、配線30を、樹脂突起20の両側で、パッシベーション膜16に接触するように形成してもよい。また、配線30は、電極14と接触するように形成してもよい。これにより、配線30と電極14とを電気的に接続させてもよい。
なお、半導体装置100では、図1(A)に示すように、1つの樹脂突起20に複数の配線30が形成されていてもよい。ただし、これとは別に、1つの樹脂突起20には、1つの配線30のみが形成されていてもよい(図示せず)。
半導体装置100は、接着剤40を含む。接着剤40は、半導体基板10の電極14が形成された面に設けられてなる。接着剤40は、配線30における樹脂突起20の上端面とオーバーラップする部分の少なくとも一部が露出するように形成されていてもよい。このとき、接着剤40は、樹脂突起20と接触しないように設けられていてもよい。接着剤40は、また、樹脂突起20の周囲を避けて形成されていてもよい。すなわち、接着剤40は、樹脂突起20と間隔をあけて形成されていてもよい。そして、接着剤40は、半導体基板10の中央領域を避けて、周縁領域のみに形成されていてもよい(図1(A)及び図1(B)参照)。なお、接着剤40は、樹脂突起20よりも高さが高くなるように形成されていてもよい(図1(B)参照)。ただし、接着剤40は、樹脂突起20と同じ高さか、あるいは樹脂突起20よりも高さが低くなるように形成されていてもよい(図示せず)。接着剤40の材料は特に限定されるものではなく、既に公知となっているいずれかの接着剤を利用してもよい。例えば、接着剤40として、樹脂系接着剤を利用してもよい。また、接着剤40は、例えば、フィルム状の接着剤であってもよい。そして、接着剤40は、絶縁性の接着剤であってもよい。
半導体装置100は、以上の構成をなしていてもよい。これによると、効率よく電子モジュールを製造することが可能な半導体装置100を提供することができる。すなわち、半導体装置100によると、これを回路基板等に実装する工程で、改めて接着剤を設ける工程が不要になる。そのため、効率よく回路基板等に実装することが可能になる。なお、半導体装置100を回路基板(配線基板50)に実装する工程については、後の、電子モジュールの製造方法の中で詳述する。
以下、本発明を適用した実施の形態の変形例に係る半導体装置について説明する。
図2に示す例では、半導体装置は、接着剤45を含む。接着剤45は、図2に示すように、樹脂突起20及び配線30を覆うように形成されていてもよい。
図3に示す例では、半導体装置は、接着剤46を含む。接着剤46は、図3に示すように、配線30と接触しないように(配線30を避けて)形成されていてもよい。また、接着剤46は、半導体基板10の中央領域を含む領域に形成されていてもよい。
これらの変形例によっても、効率よく電子モジュールを製造することを可能にする半導体装置を提供することができる。
(電子モジュールの製造方法)
図4(A)〜図4(C)は、本発明を適用した実施の形態に係る電子モジュールの製造方法について説明するための図である。
図4(A)〜図4(C)は、本発明を適用した実施の形態に係る電子モジュールの製造方法について説明するための図である。
本発明を適用した実施の形態に係る電子モジュールの製造方法は、半導体装置100を用意することを含む。なお、半導体装置100は、既に説明したいずれかの構成をなす半導体装置であってもよい。また、電子モジュールの製造工程では、半導体装置100として、チップ状の半導体基板を有する半導体装置を利用してもよい。そのため、以下の、電子モジュールの製造方法の説明においては、半導体装置100の半導体基板10を、半導体チップ11と称する。
本実施の形態に係る電子モジュールの製造方法は、配線基板50を用意することを含む。配線基板50は、ベース基板52と、ベース基板52に設けられた配線パターン54とを有していてもよい。ベース基板52の材料は特に限定されず、有機系又は無機系のいずれの材料であってもよく、これらの複合構造からなるものであってもよい。ベース基板52として、例えばポリエチレンテレフタレート(PET)からなる基板又はフィルムを使用してもよい。あるいは、ベース基板52としてポリイミド樹脂からなるフレキシブル基板を使用してもよい。フレキシブル基板としてFPC(Flexible Printed Circuit)や、TAB(Tape Automated Bonding)技術で使用されるテープを使用してもよい。また、無機系の材料から形成されたベース基板52として、例えばセラミックス基板やガラス基板が挙げられる。ベース基板52がガラス基板である場合、配線基板50は、電気光学パネル(液晶パネル・エレクトロルミネッセンスパネル等)の一部であってもよい。配線パターン54の材料についても、特に限定されるものではない。例えば、配線パターン54は、銅(Cu)、クロム(Cr)、チタン(Ti)、ニッケル(Ni)、チタンタングステン(Ti−W)のうちのいずれかを積層して形成されていてもよい。あるいは、配線基板50が液晶パネルの場合、配線パターン54は、ITO(Indium Tin Oxide)、Cr、Alなどの金属膜、金属化合物膜、又は、それらの複合膜によって形成されていてもよい。このとき、配線パターン54は、液晶を駆動する電極(走査電極、信号電極、対向電極等)に電気的に接続されていてもよい。配線パターン54は、その一部がベース基板52の内側を通るように形成されていてもよい。そして、配線パターン54は、電気的接続部55を含む。電気的接続部55は、配線パターン54のうち、他の部材との電気的な接続に利用される部分である。電気的接続部55は、例えば、ベース基板52の表面に形成されていてもよい。
本実施の形態に係る電子モジュールの製造方法は、配線基板50に半導体装置100を搭載することを含む。本工程では、配線30における樹脂突起20とオーバーラップする部分と配線パターン54の電気的接続部55とを接触させて電気的に接続させる。また、本工程では、接着剤40によって半導体装置100と配線基板50とを接着する接着層42を形成する。配線基板50に半導体装置100を搭載する方法は特に限定されないが、図4(A)〜図4(C)を参照して、配線基板50に半導体装置100を搭載する方法の一例について説明する。はじめに、図4(A)に示すように、半導体装置100を配線基板50上に配置して、半導体装置100の配線30(樹脂突起20)と配線基板50の配線パターン54(電気的接続部55)とが対向するように位置合わせをする。その後、図4(B)に示すように、半導体装置100と配線基板50とを押圧して、配線30と配線パターン54(電気的接続部55)とを接触させる。このとき、半導体チップ11と配線基板50とによって樹脂突起20を押しつぶして、樹脂突起20を弾性変形させてもよい。これにより、樹脂突起20の弾性力によって、配線30と配線パターン54の電気的接続部55とを押し付けることができるため、電気的な接続信頼性の高い電子モジュールを提供することができる。なお、本工程で、接着剤40を配線基板50に接触させてもよい。これにより、接着剤40を押し広げてもよい。そして、図4(C)に示すように、接着剤40を利用して、接着層42を形成してもよい。すなわち、接着剤40に対してその接着力を発現する処理を行って、半導体装置100と配線基板50とを接着する接着層42を形成してもよい。例えば、接着剤40を硬化させて、接着層42を形成してもよい。このとき、接着剤40は、硬化する際にその接着力を発現させる接着剤であってもよい。なお、接着層42によって、半導体装置100を、配線基板50に固定してもよい。すなわち、接着層42によって、半導体装置100と配線基板50との間隔を保ってもよい。これにより、樹脂突起20が弾性変形した状態を維持してもよい。例えば、樹脂突起20を押しつぶした状態で接着剤40を硬化させることで、樹脂突起20が弾性変形した状態を維持することができる。
なお、接着層42の形状及び形成領域は特に限定されるものではない。例えば、接着層42は、樹脂突起20と接触しないように形成してもよい(図4(C)参照)。すなわち、接着層42は、樹脂突起20と接着(固着)しないように形成してもよい。このとき、接着層42は、樹脂突起20の周囲を避けて形成されていてもよい。言い換えると、接着層42は、樹脂突起20と間隔をあけて形成されていてもよい。このとき、半導体チップ11と配線基板50との間には、接着層42によって区画された空間が形成されてもよい。なお、該空間は減圧されていてもよい。半導体装置100を配線基板50に搭載する工程を、減圧環境下で行うことで、該空間を減圧空間としてもよい。また、接着層42は、半導体チップ11の周縁領域と配線基板50とを接着するように形成してもよい。すなわち、接着層42は、半導体チップ11の周縁部と配線基板50との空隙をふさぐように形成されていてもよい。接着層42は、半導体チップ11とオーバーラップする領域よりも外側に至るように形成してもよい(図4(C)参照)。あるいは、接着層42は、半導体チップ11とオーバーラップする領域内のみに形成してもよい(図示せず)。接着層42の大きさや形状は、接着剤40の量や粘度を調整することで制御することができる。
図5には、電子モジュール1の具体例の一つとして、表示デバイス1000を示す。表示デバイス1000は、例えば、液晶表示デバイスやEL(Electrical Luminescence)表示デバイスであってもよい。そして、半導体装置100(半導体チップ11)は、表示デバイスを制御するドライバICであってもよい。ただし本発明に係る電子モジュールは、表示モジュールに限られるものではない。
本実施の形態に係る電子モジュールの製造方法によると、半導体装置100を利用して、電子モジュール1を形成する。そして、半導体装置100には、予め、接着剤40が設けられている。そのため、接着剤を設ける工程を行うことなく、配線基板50に半導体装置100を搭載する工程を行うことができる。これにより、効率よく電子モジュール1を形成することができる。また、接着剤40が、配線30における樹脂突起20の上端とオーバーラップする部分を露出させるように形成されている場合、半導体装置100を配線基板50に実装する際に、配線30と電気的接続部55との間に接着剤40が入り込むことを防止することができる。そのため、配線30と電気的接続部55とを確実に接触させることができ、電気的な接続信頼性の高い電子モジュールを形成することが可能になる。
さらに、本方法によると、接着層42を、樹脂突起20の周囲を避けて、樹脂突起20と接触しないように形成することが可能になる。これによると、マイグレーションを原因とする電気的なショートが発生しにくい、信頼性の高い電子モジュールを形成することができる。以下、これについて説明する。
一般的に、樹脂の内部には水分が含まれている。そして、温度変化などの影響を受けて、樹脂中の水分は、気化して樹脂の外側に発散されることがあった。樹脂を含む電子モジュールでは、この水分が樹脂の外側で液化することで、電子モジュール内に液体(水滴)が生じることがあった。水分が液化する理由として、例えば、樹脂から発散した水分が密閉空間内に充填されることによって密閉空間内の水蒸気圧が高まり、これが飽和蒸気圧を超えることで、該密閉空間内で水分が凝結することが考えられる。そして、隣り合う2つの配線が当該液体に接触すると、電気的なショートが起こることがあった。これを防止するためには、電子モジュール内に液体を発生させないか、あるいは、液体が発生した場合でも、隣り合う2つの配線に接触させないことが重要である。
ところで、接着層42が樹脂突起20と接触しないように形成されている場合には、電子モジュール1の内部に液体が発生しにくくなる。詳しくは、樹脂(樹脂突起20や接着層42等)中の水分は、樹脂の外側に発散されて、樹脂突起20と接着層42とによって区画される空間中に分散される。これが凝結すると電子モジュール1の内部に液体が発生し、電気的なショートを発生させる恐れがある。しかし、電子モジュール1によると、内部の空間を予め広くすることが可能である。そのため、該空間の蒸気圧を低く抑えることが可能になり、その圧力が飽和水蒸気圧を超えないようにすることができる。そのため、電子モジュール1によると、内部に液体が発生しにくくすることができる。
なお、半導体チップ11と配線基板50との間に形成された、接着層42によって区画された空間が減圧された空間である場合、該空間内で、水分の凝結がさらに起きにくくなる。そのため、さらに信頼性の高い電子モジュールを提供することができる。
また、電子モジュール1によると、内部に水分が発生した場合でも、この水分が隣り合う2つの配線30と接触することを防止することができる。
すなわち、樹脂突起20と接着層42とが接触するように形成されている場合には、両者の間隔は非常に狭くなるため、この界面に発生した液体は、非常に広い範囲に拡がることになる。そのため、微量の液体であっても、隣り合う2つの配線30と接触する恐れがある。
これに対して、電子モジュール1によると、接着層42は、樹脂突起20と接触しないように形成されてなる。すなわち、樹脂突起20と接着層42とは間隔をあけて配置されてなる。そのため、樹脂突起20及び接着層42の表面に微量の液体が付着した場合にも、これが大きく拡がることを防止することができる。そのため、液体が、隣り合う2つの配線30と接触することを防止することができる。
このことから、本発明によると、隣り合う2つの配線30間で電気的なショートが発生しにくい信頼性の高い電子モジュールを、効率よく製造することができる。
なお、半導体装置は、接着剤40が、樹脂突起20及び配線30を覆う構造をなしていてもよい。これによっても、電子モジュールを、効率よく製造することが可能になる。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
1…電子モジュール、 10…半導体基板、 11…半導体チップ、 12…集積回路、 14…電極、 16…パッシベーション膜、 20…樹脂突起、 30…配線、 40…接着剤、 42…接着層、 45…接着剤、 46…接着剤、 50…配線基板、 52…ベース基板、 54…配線パターン、 55…電気的接続部、 100…半導体装置
Claims (8)
- 電極を有する半導体基板と、
前記半導体基板の前記電極が形成された面に形成された樹脂突起と、
前記電極と電気的に接続されてなり、前記樹脂突起上に至るように形成された配線と、
前記半導体基板の前記電極が形成された面に設けられた接着剤と、
を含む半導体装置。 - 請求項1記載の半導体装置において、
前記接着剤は、前記配線における前記樹脂突起の上端面とオーバーラップする部分の少なくとも一部が露出するように形成されてなる半導体装置。 - 請求項2記載の半導体装置において、
前記接着剤は、前記樹脂突起と接触しないように形成されてなる半導体装置。 - 請求項1から請求項3のいずれかに記載の半導体装置において、
前記接着剤は、前記配線と接触しないように形成されてなる半導体装置。 - 請求項1記載の半導体装置において、
前記接着剤は、前記樹脂突起及び前記配線を覆うように形成されてなる半導体装置。 - 電極を有する半導体チップと、前記半導体チップの前記電極が形成された面に形成された樹脂突起と、前記電極と電気的に接続されてなり、前記樹脂突起上に至るように形成された配線と、前記半導体チップの前記電極が形成された面に設けられた接着剤と、を含む半導体装置を用意する工程と、
配線パターンを有する配線基板を用意する工程と、
前記半導体装置を前記配線基板に搭載して、前記配線における前記樹脂突起とオーバーラップする部分と前記配線パターンの電気的接続部とを接触させて電気的に接続するとともに、前記接着剤によって前記半導体装置と前記配線基板とを接着する接着層を形成する工程と、
を含む電子モジュールの製造方法。 - 請求項6記載の電子モジュールの製造方法において、
前記接着層を、前記樹脂突起と接触しないように形成する電子モジュールの製造方法。 - 請求項6又は請求項7記載の電子モジュールの製造方法において、
前記半導体装置を前記配線基板に搭載する工程を、減圧環境下で行う電子モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005201800A JP2007019410A (ja) | 2005-07-11 | 2005-07-11 | 半導体装置、及び、電子モジュールの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005201800A JP2007019410A (ja) | 2005-07-11 | 2005-07-11 | 半導体装置、及び、電子モジュールの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007019410A true JP2007019410A (ja) | 2007-01-25 |
Family
ID=37756269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005201800A Withdrawn JP2007019410A (ja) | 2005-07-11 | 2005-07-11 | 半導体装置、及び、電子モジュールの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007019410A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009212905A (ja) * | 2008-03-05 | 2009-09-17 | Seiko Epson Corp | 電子部品実装用基板及び電子部品の実装構造 |
JP2009212906A (ja) * | 2008-03-05 | 2009-09-17 | Seiko Epson Corp | 電子部品の実装構造及びその実装方法 |
JP2010187133A (ja) * | 2009-02-10 | 2010-08-26 | Seiko Epson Corp | 電子部品の実装構造、及び電子部品の実装方法 |
-
2005
- 2005-07-11 JP JP2005201800A patent/JP2007019410A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009212905A (ja) * | 2008-03-05 | 2009-09-17 | Seiko Epson Corp | 電子部品実装用基板及び電子部品の実装構造 |
JP2009212906A (ja) * | 2008-03-05 | 2009-09-17 | Seiko Epson Corp | 電子部品の実装構造及びその実装方法 |
JP2010187133A (ja) * | 2009-02-10 | 2010-08-26 | Seiko Epson Corp | 電子部品の実装構造、及び電子部品の実装方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4235835B2 (ja) | 半導体装置 | |
JP4645832B2 (ja) | 半導体装置及びその製造方法 | |
US8138612B2 (en) | Semiconductor device | |
JP4656311B2 (ja) | 電子モジュール | |
US7582967B2 (en) | Semiconductor device, electronic module, and method of manufacturing electronic module | |
JP4145902B2 (ja) | 半導体装置及びその製造方法 | |
JP4305667B2 (ja) | 半導体装置 | |
JP2007019410A (ja) | 半導体装置、及び、電子モジュールの製造方法 | |
JP4273347B2 (ja) | 半導体装置 | |
JP4968424B2 (ja) | 半導体装置 | |
US20070057370A1 (en) | Semiconductor device | |
JP4654790B2 (ja) | 半導体装置及びその製造方法 | |
JP2008109024A (ja) | 半導体装置及び電子デバイス、並びに、電子デバイスの製造方法 | |
JP5098204B2 (ja) | 半導体装置及びその製造方法、並びに、電子機器 | |
JP4873144B2 (ja) | 電子デバイスの製造方法、及び、半導体装置 | |
JP4720992B2 (ja) | 半導体装置 | |
JP2008091691A (ja) | 半導体装置、電子デバイス、及び、電子デバイスの製造方法 | |
JP2008103584A (ja) | 半導体装置及び電子デバイス、並びに、それらの製造方法 | |
JP2006295043A (ja) | 半導体装置及び電子モジュール、並びに、それらの製造方法 | |
JP2009049189A (ja) | 電子デバイス | |
JP2010171191A (ja) | 半導体装置、半導体モジュール及びその製造方法 | |
JP2008159993A (ja) | 半導体装置及び電子デバイスの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081007 |