JP4654790B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4654790B2
JP4654790B2 JP2005178953A JP2005178953A JP4654790B2 JP 4654790 B2 JP4654790 B2 JP 4654790B2 JP 2005178953 A JP2005178953 A JP 2005178953A JP 2005178953 A JP2005178953 A JP 2005178953A JP 4654790 B2 JP4654790 B2 JP 4654790B2
Authority
JP
Japan
Prior art keywords
semiconductor device
inorganic insulating
resin protrusion
insulating member
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005178953A
Other languages
English (en)
Other versions
JP2006351996A (ja
Inventor
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005178953A priority Critical patent/JP4654790B2/ja
Publication of JP2006351996A publication Critical patent/JP2006351996A/ja
Application granted granted Critical
Publication of JP4654790B2 publication Critical patent/JP4654790B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Description

本発明は、半導体装置及びその製造方法に関する。
電子部品を小型化するためには、半導体装置の外形は小さい方が好ましい。しかし、半導体装置の役割が多様化するにつれ、半導体チップに形成される集積回路の高集積化が進み、これに伴って、半導体チップのピン数の増加が進んでいる。すなわち、現在では、半導体装置の小型化と、集積回路の高集積化という2つの要求を同時に満たすことが可能な半導体装置が求められている。
この要求に応えることができる半導体装置として、半導体チップ上に配線が形成されたタイプの半導体装置が注目を集めている。このタイプの半導体装置では、半導体装置の外形を半導体チップの外形とほぼ同じにすることができるため、従来の半導体パッケージに較べて、半導体装置の小型化が可能である。
しかし、この半導体装置であっても、従来の半導体装置と同等又はそれ以上の信頼性が要求される。また、この半導体装置を、信頼性を確保しつつ、効率よく製造する方法の開発が望まれている。
本発明の目的は、信頼性の高い半導体装置及びその製造方法を提供することにある。
特開平2−272737号公報
(1)本発明に係る半導体装置は、電極を有する半導体基板と、
前記半導体基板上に形成された樹脂突起と、
前記樹脂突起の基端部を覆うように、かつ、前記樹脂突起の上端部を露出させるように形成された無機絶縁部材と、
前記電極と電気的に接続されてなり、前記無機絶縁部材上を通り、前記樹脂突起の前記上端部に至るように形成された配線と、
を含む。本発明によると、配線が無機絶縁材料と接触している領域を大きくすることができる。配線は、樹脂に較べて、無機絶縁材料との密着性が高いため、本発明によると、配線の剥離が生じにくい、信頼性の高い半導体装置を提供することができる。
(2)この半導体装置において、
前記半導体基板はパッシベーション膜を有し、
前記樹脂突起及び前記無機絶縁部材は、前記パッシベーション膜上に形成されていてもよい。
(3)本発明に係る半導体装置の製造方法は、電極を有する半導体基板を用意する工程と、
前記半導体基板上に、樹脂突起を形成する工程と、
前記樹脂突起の基端部を覆う無機絶縁部材を、前記樹脂突起の上端部が露出するように形成する工程と、
前記電極と電気的に接続された配線を、前記無機絶縁部材上を通り、前記樹脂突起の前記上端部に至るように形成する工程と、
を含む。本発明によると、配線の剥離が起こりにくい、信頼性の高い半導体装置を製造することができる。
(4)この半導体装置の製造方法において、
前記半導体基板はパッシベーション膜を有し、
前記樹脂突起及び前記無機絶縁部材を、前記パッシベーション膜上に形成してもよい。
(5)この半導体装置の製造方法において、
前記パッシベーション膜は、前記電極とオーバーラップする開口を有し、
前記電極における前記開口とオーバーラップする領域には酸化膜が形成されてなり、
前記無機絶縁部材を、前記酸化膜が露出するように形成し、
前記配線を形成する工程の前に、Arガスを利用して、前記酸化膜の少なくとも一部を除去して前記電極を露出させる工程と、
前記配線を、前記酸化膜を除去する工程で前記樹脂突起に形成された炭化層もしくはプラズマ重合層上を通るように形成した後に、前記炭化層もしくはプラズマ重合層における前記配線からの露出部を除去する工程と、
をさらに含んでもよい。
(6)この半導体装置の製造方法において、
前記無機絶縁部材を形成する工程は、
前記酸化膜、樹脂突起及びパッシベーション膜を覆うように無機絶縁層を形成する工程と、
前記無機絶縁層を部分的に除去して、前記酸化膜及び前記樹脂突起の前記上端部を露出させる工程と、
を含んでもよい。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。
(半導体装置)
図1(A)〜図2は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。なお、図1(A)は、本発明を適用した実施の形態に係る半導体装置1の概略図であり、図1(B)は、図1(A)のIB−IB線断面の一部拡大図である。また、図2は、半導体装置1が実装された電子モジュールを示す図である。
本実施の形態に係る半導体装置は、図1(A)及び図1(B)に示すように、半導体基板10を含む。半導体基板10は、例えばシリコン基板であってもよい。半導体基板10は、チップ状をなしていてもよい(図1(A)参照)。このとき、半導体基板10の電極14が形成された面(能動面)は長方形をなしていてもよい。ただし、半導体基板10の能動面は、正方形をなしていてもよい(図示せず)。あるいは、半導体基板10は、ウエハ状をなしていてもよい(図3(A)参照)。半導体基板10には、1つ又は複数の(半導体チップには1つの、半導体ウエハには複数の)集積回路12が形成されていてもよい(図1(B)参照)。集積回路12の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。
半導体基板10は、図1(B)に示すように、電極14を有する。電極14は、半導体基板10の内部と電気的に接続されていてもよい。電極14は、集積回路12と電気的に接続されていてもよい。あるいは、集積回路12に電気的に接続されていない導電体を含めて、電極14と称してもよい。電極14は、例えば、アルミニウムによって形成されていてもよい。電極14は、半導体基板の内部配線の一部であってもよい。このとき、電極14は、半導体基板の内部配線のうち、外部との電気的な接続に利用される部分であってもよい。電極14は、アルミニウム又は銅等の金属で形成されていてもよい。
半導体基板10は、図1(B)に示すように、パッシベーション膜16を有していてもよい。パッシベーション膜16には、開口17が形成されていてもよい(図3(B)参照)。開口17は、電極14上に配置されていてもよい。すなわち、開口17は、電極14とオーバーラップするように形成されていてもよい。開口17は、電極14の中央領域とオーバーラップするように形成されていてもよい。パッシベーション膜16は、電極14を部分的に覆うように形成されていてもよい。パッシベーション膜は、例えば、SiOやSiN等の無機絶縁膜であってもよい。あるいは、パッシベーション膜16は、ポリイミド樹脂などの有機絶縁膜であってもよい。ただし、本実施の形態に係る半導体装置では、半導体基板10はパッシベーション膜16を有していなくてもよい。このときには、後述する無機絶縁部材30を、パッシベーション膜と称してもよい。
本実施の形態に係る半導体装置は、図1(A)及び図1(B)に示すように、半導体基板10上に形成された樹脂突起20を含む。半導体基板10がパッシベーション膜16を有する場合、樹脂突起20は、パッシベーション膜16上に形成されていてもよい。樹脂突起20の材料は特に限定されず、既に公知となっているいずれかの材料を適用してもよい。例えば、樹脂突起20は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン(BCB;benzocyclobutene)、ポリベンゾオキサゾール(PBO;polybenzoxazole)等の樹脂で形成してもよい。樹脂突起20の形状も特に限定されるものではない。例えば、樹脂突起20は、直線状に形成されていてもよい(図1(A)参照)。半導体基板10が長方形をなす場合、樹脂突起20は、半導体基板10の長辺に沿って延びるように形成されていてもよい。そして、樹脂突起20の表面は、曲面になっていてもよい。このとき、樹脂突起20の断面形状は、図1(B)に示すように、半円状をなしていてもよい。ただし、樹脂突起20は、半球状をなしていてもよい(図示せず)。
本実施の形態に係る半導体装置は、図1(B)に示すように、無機絶縁部材30を含む。無機絶縁部材30は、樹脂突起20の基端部22を覆うように、かつ、樹脂突起20の上端部24を露出させるように形成されてなる。半導体基板10がパッシベーション膜16を有する場合、無機絶縁部材30は、パッシベーション膜16上に(パッシベーション膜16上を通るように)形成されていてもよい。このとき、無機絶縁部材30は、パッシベーション膜16を覆うように形成されていてもよい。あるいは、無機絶縁部材30は、樹脂突起20の周囲の領域のみに形成されていてもよい(図示せず)。無機絶縁部材30の材料は特に限定されるものではない。例えば、無機絶縁部材30は、シリコン、シリコン酸化物、シリコン窒化物のいずれか1つ又は複数によって形成されていてもよい。無機絶縁部材30の構造も特に限定されるものではない。無機絶縁部材30は、図1(B)に示すように、一層で形成されていてもよいが、2層以上の複数層で形成されていてもよい(図示せず)。無機絶縁部材30は、図1(B)に示すように、電極14を露出させるように形成されていてもよい。例えば、無機絶縁部材30には、電極14とオーバーラップする開口が形成されていてもよい。そして、電極14は、該開口を介して、無機絶縁部材30から露出していてもよい。
本実施の形態に係る半導体装置は、配線40を含む。配線40は、電極14と電気的に接続されてなる。配線40は、無機絶縁部材30上を通り、樹脂突起20の上端部24に至るように形成されてなる。配線40は、無機絶縁部材30及び樹脂突起20(樹脂突起20の上端部24)と接触するように形成されていてもよい。特に、配線40は、無機絶縁部材30における樹脂突起20の基端部22を覆う部分(基端部22の隣の部分)と接触するように形成されていてもよい。このとき、配線40は、樹脂突起20の両側で、無機絶縁部材30に接触するように形成されていてもよい。また、配線40は、電極14と接触するように形成してもよい。これにより、配線40と電極14とを電気的に接続させてもよい。なお、配線40の構造及び材料は、特に限定されるものではない。例えば、配線40は、複数層で形成されていてもよい。このとき、配線40は、チタンタングステンによって形成された第1の層と、金によって形成された第2の層とを含んでいてもよい(図示せず)。あるいは、配線40は、単層で形成されていてもよい。
本実施の形態に係る半導体装置1は、以上の構成をなしていてもよい。先に説明したように、半導体装置1によると、樹脂突起20の基端部22は、無機絶縁部材30によって覆われている。そして、配線40は、無機絶縁部材30上を通って、樹脂突起20(上端部24)上に至るように形成されてなる。これによると、無機絶縁部材30を有しない場合に較べて、配線40が無機材料と接触している領域を広くすることができる。ここで、無機材料は、樹脂に較べ、配線との密着性が高い。そのため、配線40と無機材料との接触領域が広がれば、配線40が剥離しにくくなる。特に、樹脂突起20の基端部22付近では、配線40の下地の形状が急激に変化するため、樹脂突起20と配線との剥離が懸念される。しかし、半導体装置1によると、樹脂突起20の基端部22において無機絶縁部材30と配線40とが接触するため、樹脂突起20の基端部22付近で、配線40が剥離しにくくなる。すなわち、半導体装置1によると、配線40の剥離が起きにくい、信頼性の高い半導体装置を提供することができる。なお、無機絶縁部材30が樹脂突起20の両側の基端部22に形成され、配線40が樹脂突起20の両側で無機絶縁部材30と接触している場合には、さらに信頼性の高い半導体装置を提供することができる。また、半導体装置1によると、樹脂突起20の上端部24は無機絶縁部材30から露出しているため、配線40における樹脂突起20の上端部24とオーバーラップする領域を、外部端子として利用することが可能になる。
すなわち、半導体装置1によると、信頼性が高く、かつ、実装性に優れた半導体装置を提供することができる。
そして、図2には、半導体装置1が実装された電子モジュール1000を示す。図2に示す例では、半導体装置1は、基板2に実装されている。ここで、基板2はリジッド基板(例えばガラス基板、シリコン基板)であってもよいし、フレキシブル基板(例えばフィルム基板)であってもよい。半導体装置1は、配線40が形成された面が基板2と対向するように搭載されていてもよい。このとき、基板2の配線と半導体装置1の配線40とは、接触して電気的に接続されていてもよい。詳しくは、基板2の配線と配線40における樹脂突起20の上端部24とオーバーラップする部分とが、接触して電気的に接続されていてもよい。これによると、樹脂突起20の弾性力によって、配線40を、基板2の配線に押し付けることができる。そのため、電気的な接続信頼性の高い半導体装置を提供することができる。また、半導体装置1は、接着剤(樹脂系接着剤)によって、基板2に接着されていてもよい。なお、電子モジュール1000は、表示デバイスであってもよい。表示デバイスは、例えば液晶表示デバイスやEL(Electrical Luminescence)表示デバイスであってもよい。そして、半導体装置1は、表示デバイスを制御するドライバICであってもよい。
(半導体装置の製造方法)
図3(A)〜図7(B)は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。
本実施の形態に係る半導体装置の製造方法は、図3(A)及び図3(B)に示す、電極14を有する半導体基板10を用意することを含む。半導体基板10は、例えば、ウエハ状で用意してもよい。ウエハ状の半導体基板10は、図3(A)に示すように、複数の半導体装置となる領域11を有していてもよい。半導体基板10は、図3(B)に示すように、パッシベーション膜16を有していてもよい。パッシベーション膜16には、開口17が形成されていてもよい。このとき、電極14には酸化膜18が形成されていてもよい。酸化膜18は、電極14における開口17とオーバーラップする領域に形成されていてもよい。酸化膜18は、図3(B)に示すように、開口17の内側に形成されていてもよい。ただし、本工程では、パッシベーション膜16を有しない半導体基板を用意してもよい(図示せず)。
本実施の形態に係る半導体装置の製造方法は、半導体基板10上に樹脂突起20を形成することを含む(図4(C)参照)。半導体基板10がパッシベーション膜16を有する場合、樹脂突起20を、パッシベーション膜16上に形成してもよい。樹脂突起20を形成する方法は特に限定されるものではないが、以下、図4(A)〜図4(C)を参照して、樹脂突起20を形成する方法の一例について説明する。はじめに、図4(A)に示すように、半導体基板10(パッシベーション膜16)上に、樹脂材料21を設ける。そして、図4(B)に示すように、樹脂材料21をパターニングする。その後、樹脂材料21を硬化(例えば熱硬化)させることによって、図4(C)に示すように、樹脂突起20を形成してもよい。なお、樹脂突起20を形成する工程で、樹脂材料21を溶融させ、その後硬化させることによって、表面が曲面になるように樹脂突起20を形成することができる。
本実施の形態に係る半導体装置の製造方法は、無機絶縁部材30を形成することを含む(図5(B)参照)。無機絶縁部材30は、樹脂突起20の基端部22を覆うように、かつ、樹脂突起20の上端部24を露出させるように形成する。半導体基板10がパッシベーション膜16を有する場合、無機絶縁部材30を、パッシベーション膜16上に形成してもよい。このとき、無機絶縁部材30を、パッシベーション膜16を覆うように形成してもよい。また、電極14に酸化膜18が形成されている場合、無機絶縁部材30は、酸化膜18を露出させるように形成してもよい。無機絶縁部材30を、電極14とオーバーラップする開口32を有するように形成してもよく、開口32を介して、無機絶縁部材30から酸化膜18を露出させてもよい。
無機絶縁部材30を形成する方法は特に限定されないが、図5(A)及び図5(B)を参照して、無機絶縁部材30を形成する方法の一例を説明する。本工程は、図5(A)に示すように、無機絶縁層35を形成することを含んでいてもよい。無機絶縁層35は、半導体基板10(酸化膜18及びパッシベーション膜16)と樹脂突起20とを覆うように形成してもよい。無機絶縁層35を形成する方法は特に限定されないが、例えば、CVD法を適用してもよい。そして、本工程は、無機絶縁層35を部分的に除去して、酸化膜18及び樹脂突起20の上端部24を露出させることを含んでいてもよい。これによって、図5(B)に示す、無機絶縁部材30を形成してもよい。
本実施の形態に係る半導体装置の製造方法は、図6に示すように、酸化膜18の少なくとも一部を除去して、電極14を露出させることを含んでいてもよい。本工程は、Arガスを利用して行ってもよい。例えば、半導体基板10をArガスの雰囲気内(Arイオンを含む雰囲気内)に配置し、電位差を利用してArイオンを加速させ、Arイオンを酸化膜18に衝突させることを含んでいてもよい。このとき、Arイオンを酸化膜18に衝突させることによって酸化膜18を飛散させ、電極14を露出させてもよい。なお、本工程は、無機絶縁部材30を形成する工程の後に行う。また、本工程は、Arガス以外のガスを利用してもよい。なお、本工程によって、樹脂突起20の上端部24の表面を炭化もしくはプラズマ重合させて、炭化層もしくはプラズマ重合層を形成してもよい。
本実施の形態に係る半導体装置の製造方法は、電極14と電気的に接続された配線40を形成することを含む(図1(A)及び図1(B)参照)。配線40は、無機絶縁部材30上を通り、樹脂突起20の上端部24に至るように形成する。樹脂突起20の上端部24に炭化層もしくはプラズマ重合層が形成されている場合、配線40は、炭化層もしくはプラズマ重合層上を通るように形成してもよい。配線40を形成する方法は特に限定されない。例えば、スパッタリングによって金属箔を形成し、その後、該金属箔をパターニングすることによって配線40を形成してもよい。
本実施の形態に係る半導体装置の製造方法は、配線40を形成する工程の後に、樹脂突起20の上端部24の表面に形成された炭化層もしくはプラズマ重合層の、配線40からの露出部を除去することを含んでいてもよい(図7(A)及び図7(B)参照)。本工程によって、樹脂突起20の一部を除去してもよい。これにより、配線40間に、凹部25を形成してもよい(図7(B)参照)。本工程は、例えば、Oプラズマを利用して行ってもよい。樹脂突起20の上端部24付近では、樹脂突起20の表面は、半導体基板10とほぼ同じ方向を向いた面になっている。そのため、Oプラズマを利用することによって、上端部24の表面に形成された炭化層もしくはプラズマ重合層を、効率よく確実に除去することができる。
そして、半導体基板10を切断する工程や、検査工程等を経て、図7(A)及び図7(B)に示す、半導体装置3を形成してもよい。なお、図7(B)は、図7(A)のXIIB−XIIB線断面の一部拡大図である。
本実施の形態に係る半導体装置の製造方法によると、配線40の剥離が発生しにくい、信頼性の高い半導体装置を製造することができる。
また、本実施の形態に係る半導体装置の製造方法によると、樹脂突起20の基端部22に樹脂層が形成されないように半導体装置を製造することができる。そのため、隣り合う配線40間で、マイグレーションを原因とする電気的なショートが発生しにくい、信頼性の高い半導体装置を製造することが可能になる。以下、この効果について詳述する。
一般的に、金属は空気(酸素)と接触すると酸化し、酸化膜が形成される。そして、酸化膜は、金属に較べて電気抵抗が高い。そのため、半導体基板の電極の表面に酸化膜が形成されると、電極を他の導電部材と電気的に接続させることが難しくなる。そのため、電極の表面に酸化膜が形成された場合、これを除去する工程の後に、電極と電気的に接続される他の導電部材(本方法では配線40)を形成する工程が行われていた。そして、酸化膜を除去する方法として、Arガスを利用した方法が広く採用されてきた。
しかし、Arガスは、樹脂に作用して、その表面を炭化させ、炭化層もしくはプラズマ重合層を形成することが知られている。そして、樹脂は、炭化もしくはプラズマ重合による高分子物が形成することによって、絶縁抵抗が低下する。そのため、樹脂表面に複数の配線が引き回される場合には、電極に形成された酸化膜を除去する工程を行うことで、配線間の絶縁抵抗が低下することが予想される。配線間の絶縁抵抗が下がると、例えば、マイグレーションを原因とする配線間の電気的なショートが発生する危険がある。特に、半導体チップの多ピン化や、半導体装置の小型化の要請を受けて、配線の狭ピッチ化が進んだときには、半導体装置の信頼性を確保するためには、樹脂突起の絶縁抵抗を低下させないことが重要である。
ところで、樹脂突起の絶縁抵抗を確保するためには、樹脂突起20の表面の炭化層もしくはプラズマ重合層における配線40の間の部分を除去することが考えられる。具体的には、Oプラズマを利用して配線40間の炭化層もしくはプラズマ重合層を除去することによって、配線40間の絶縁抵抗を確保する技術等が考えられる。しかし、この方法によると、樹脂突起20の基端部の表面に形成された炭化層もしくはプラズマ重合層を、短時間で完全に除去することは難しい。なぜなら、樹脂突起20の基端部は、半導体基板10に対してほぼ垂直の角度を有する場合があるが、直進性を有するOプラズマ等では、樹脂突起20の基端部の炭化層もしくはプラズマ重合層に作用させることが難しいためである。
これに対して、本実施の形態に係る半導体装置の製造方法では、樹脂突起20の基端部22を無機絶縁部材30で覆った状態で、酸化膜18を除去する工程を行う(図6参照)。無機絶縁部材30は、樹脂と異なり、Arガスの作用によって絶縁抵抗が低下することがないため、樹脂突起20の基端部付近で、配線40間の絶縁抵抗を確保することができる。そのため、本方法によると、電気的な接続信頼性の高い半導体装置を、効率よく製造することが可能になる。
なお、本発明を適用した実施の形態に係る半導体装置の製造方法は、これに限られるものではない。例えば、酸化膜18を除去する工程は、図8に示すように、樹脂突起20が無機絶縁層36によって覆われた状態で行ってもよい。無機絶縁層35(図5(A)参照)に開口32を形成することによって、無機絶縁層36を形成してもよい。樹脂突起20が無機絶縁層36に覆われた状態で酸化膜18を除去する工程を行うことで、樹脂突起20が炭化することを防止することができる。その後、無機絶縁層36の一部を除去して樹脂突起20の上端部24を露出させる工程や、配線40を形成する工程などを経て、半導体装置1(図1(A)参照)を製造してもよい。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図1(A)及び図1(B)は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。 図2は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。 図3(A)及び図3(B)は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図4(A)〜図4(C)は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図5(A)及び図5(B)は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図6は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図7(A)及び図7(B)は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図8は、本発明を適用した実施の形態の変形例に係る半導体装置の製造方法を説明するための図である。
符号の説明
1…半導体装置、 2…基板、 3…半導体装置、 10…半導体基板、 11…領域、 12…集積回路、 14…電極、 16…パッシベーション膜、 17…開口、 18…酸化膜、 20…樹脂突起、 22…基端部、 24…上端部、 30…無機絶縁部材、 32…開口、 35…無機絶縁層、 36…無機絶縁層、 40…配線

Claims (6)

  1. 電極を有する半導体基板と、
    前記半導体基板上に形成された樹脂突起と、
    前記樹脂突起の基端部を覆うように、かつ、前記樹脂突起の上端部を露出させるように形成された無機絶縁部材と、
    前記電極と電気的に接続されてなり、前記無機絶縁部材上を通り、前記樹脂突起の前記上端部に至るように形成された配線と、
    を含む半導体装置。
  2. 請求項1記載の半導体装置において、
    前記半導体基板はパッシベーション膜を有し、
    前記樹脂突起及び前記無機絶縁部材は、前記パッシベーション膜上に形成されてなる半導体装置。
  3. 電極を有する半導体基板を用意する工程と、
    前記半導体基板上に、樹脂突起を形成する工程と、
    前記樹脂突起の基端部を覆う無機絶縁部材を、前記樹脂突起の上端部が露出するように形成する工程と、
    前記電極と電気的に接続された配線を、前記無機絶縁部材上を通り、前記樹脂突起の前記上端部に至るように形成する工程と、
    を含む半導体装置の製造方法。
  4. 請求項3記載の半導体装置の製造方法において、
    前記半導体基板はパッシベーション膜を有し、
    前記樹脂突起及び前記無機絶縁部材を、前記パッシベーション膜上に形成する半導体装置の製造方法。
  5. 請求項4記載の半導体装置の製造方法において、
    前記パッシベーション膜は、前記電極とオーバーラップする開口を有し、
    前記電極における前記開口とオーバーラップする領域には酸化膜が形成されてなり、
    前記無機絶縁部材を、前記酸化膜が露出するように形成し、
    前記配線を形成する工程の前に、Arガスを利用して、前記酸化膜の少なくとも一部を除去して前記電極を露出させる工程と、
    前記配線を、前記酸化膜を除去する工程で前記樹脂突起に形成された炭化層もしくはプラズマ重合層上を通るように形成した後に、前記炭化層もしくはプラズマ重合層における前記配線からの露出部を除去する工程と、
    をさらに含む半導体装置の製造方法。
  6. 請求項4又は請求項5記載の半導体装置の製造方法において、
    前記無機絶縁部材を形成する工程は、
    前記酸化膜、樹脂突起及びパッシベーション膜を覆うように無機絶縁層を形成する工程と、
    前記無機絶縁層を部分的に除去して、前記酸化膜及び前記樹脂突起の前記上端部を露出させる工程と、
    を含む半導体装置の製造方法。
JP2005178953A 2005-06-20 2005-06-20 半導体装置及びその製造方法 Expired - Fee Related JP4654790B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005178953A JP4654790B2 (ja) 2005-06-20 2005-06-20 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005178953A JP4654790B2 (ja) 2005-06-20 2005-06-20 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006351996A JP2006351996A (ja) 2006-12-28
JP4654790B2 true JP4654790B2 (ja) 2011-03-23

Family

ID=37647494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005178953A Expired - Fee Related JP4654790B2 (ja) 2005-06-20 2005-06-20 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP4654790B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4888650B2 (ja) * 2007-01-11 2012-02-29 セイコーエプソン株式会社 半導体装置及び電子デバイスの製造方法
EP2207062B1 (en) 2007-07-17 2012-09-12 FUJIFILM Corporation Photosensitive compositions, curable compositions, novel compounds, photopolymerizable compositions, color filters, and planographic printing plate precursors
KR101973444B1 (ko) * 2017-10-19 2019-04-29 삼성전기주식회사 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217227A (ja) * 2000-12-29 2002-08-02 Samsung Electronics Co Ltd 熱応力吸収インタフェース構造体とこれを用いたウェーハレベルパッケージ及びその製造方法
JP2005101527A (ja) * 2003-08-21 2005-04-14 Seiko Epson Corp 電子部品の実装構造、電気光学装置、電子機器及び電子部品の実装方法
JP2007531247A (ja) * 2003-07-16 2007-11-01 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 側壁用絶縁体を有する金属バンプ及びこのような金属バンプを有するチップを製造する方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217227A (ja) * 2000-12-29 2002-08-02 Samsung Electronics Co Ltd 熱応力吸収インタフェース構造体とこれを用いたウェーハレベルパッケージ及びその製造方法
JP2007531247A (ja) * 2003-07-16 2007-11-01 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 側壁用絶縁体を有する金属バンプ及びこのような金属バンプを有するチップを製造する方法
JP2005101527A (ja) * 2003-08-21 2005-04-14 Seiko Epson Corp 電子部品の実装構造、電気光学装置、電子機器及び電子部品の実装方法

Also Published As

Publication number Publication date
JP2006351996A (ja) 2006-12-28

Similar Documents

Publication Publication Date Title
JP2005175019A (ja) 半導体装置及び積層型半導体装置
JP2007042769A (ja) 半導体装置
US7936073B2 (en) Semiconductor device and method of manufacturing the same
JP4269173B2 (ja) 半導体装置及びその製造方法
JP4061506B2 (ja) 半導体装置の製造方法
US8138612B2 (en) Semiconductor device
JP4145902B2 (ja) 半導体装置及びその製造方法
JP4654790B2 (ja) 半導体装置及びその製造方法
JP2006287094A (ja) 半導体装置及びその製造方法
JP4968424B2 (ja) 半導体装置
JP4273347B2 (ja) 半導体装置
JP2007019410A (ja) 半導体装置、及び、電子モジュールの製造方法
JP2007012811A (ja) 半導体装置の製造方法
JP2007281216A (ja) 半導体装置及びその製造方法、並びに、電子機器
JP2006351922A (ja) 半導体装置の製造方法
JP2006191141A (ja) 半導体装置
JP2006191140A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080529

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080626

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees