JP2007012811A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007012811A
JP2007012811A JP2005190446A JP2005190446A JP2007012811A JP 2007012811 A JP2007012811 A JP 2007012811A JP 2005190446 A JP2005190446 A JP 2005190446A JP 2005190446 A JP2005190446 A JP 2005190446A JP 2007012811 A JP2007012811 A JP 2007012811A
Authority
JP
Japan
Prior art keywords
semiconductor device
electrode pad
mask
oxide film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005190446A
Other languages
English (en)
Inventor
Shuichi Tanaka
秀一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005190446A priority Critical patent/JP2007012811A/ja
Publication of JP2007012811A publication Critical patent/JP2007012811A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 信頼性の高い半導体装置を製造する方法を提供する。
【解決手段】 半導体装置の製造方法は、電極パッド14と、電極パッド14上に配置された開口17を有するパッシベーション膜16と、電極パッド14における開口17とオーバーラップする領域を覆う酸化膜18とを有する半導体基板10を用意する工程と、パッシベーション膜16上に樹脂突起20を形成する工程と、樹脂突起20を覆うマスク30を、酸化膜18の少なくとも一部が露出するように形成する工程と、Arガスを利用して酸化膜18を除去して、電極パッド14を露出させる工程と、マスク30を除去する工程と、電極パッド14と電気的に接続された配線40を、樹脂突起20上に至るように形成する工程と、を含む。
【選択図】 図4

Description

本発明は、半導体装置の製造方法に関する。
電子部品を小型化するためには、半導体装置の外形は小さい方が好ましい。しかし、半導体装置の役割が多様化するにつれ、半導体チップに形成される集積回路の高集積化が進み、これに伴って、半導体チップのピン数の増加が進んでいる。すなわち、現在では、半導体装置の小型化と、集積回路の高集積化という2つの要求を同時に満たすことが可能な半導体装置が求められている。
この要求に応えることができる半導体装置として、半導体チップ上に配線が形成されたタイプの半導体装置が注目を集めている。このタイプの半導体装置では、半導体装置の外形を半導体チップの外形とほぼ同じにすることができるため、従来の半導体パッケージに較べて、半導体装置の小型化が可能である。
しかし、この半導体装置であっても、従来の半導体装置と同等又はそれ以上の信頼性が要求される。また、この半導体装置を、信頼性を確保しつつ、効率よく製造する方法の開発が望まれている。
本発明の目的は、信頼性の高い半導体装置を効率よく製造する方法を提供することにある。
特開平2−272737号公報
(1)本発明に係る半導体装置の製造方法は、電極パッドと、前記電極パッド上に配置された開口を有するパッシベーション膜と、前記電極パッドにおける前記開口とオーバーラップする領域を覆う酸化膜とを有する半導体基板を用意する工程と、
前記パッシベーション膜上に樹脂突起を形成する工程と、
前記樹脂突起を覆うマスクを、前記酸化膜の少なくとも一部が露出するように形成する工程と、
Arガスを利用して前記酸化膜を除去して、前記電極パッドを露出させる工程と、
前記マスクを除去する工程と、
前記電極パッドと電気的に接続された配線を、前記樹脂突起上に至るように形成する工程と、
を含む。本発明によると、樹脂突起表面の絶縁抵抗を低下させることなく、酸化膜を除去する工程を行うことができる。そのため、隣り合う配線間で電気的なショートが起こりにくい、信頼性の高い半導体装置を提供することができる。
(2)本発明に係る半導体装置の製造方法は、電極パッドと、前記電極パッド上に配置された開口を有するパッシベーション膜と、前記電極パッドにおける前記開口とオーバーラップする領域を覆う酸化膜とを有する半導体基板を用意する工程と、
前記パッシベーション膜上に樹脂突起を形成する工程と、
前記樹脂突起を部分的に覆うマスクを、前記酸化膜の少なくとも一部が露出するように形成する工程と、
Arガスを利用して前記酸化膜を除去して、前記電極パッドを露出させる工程と、
前記電極パッドと電気的に接続された配線を、前記樹脂突起における前記マスクからの露出部を覆うように形成する工程と、
前記マスクを除去する工程と、
を含む。本発明によると、樹脂突起表面の、配線間の領域の絶縁抵抗が低下しないように、酸化膜を除去する工程を行うことができる。そのため、隣り合う配線間で電気的なショートが起こりにくい、信頼性の高い半導体装置を提供することができる。
(3)この半導体装置の製造方法において、
前記マスクを、無機絶縁材料で形成してもよい。
(4)この半導体装置の製造方法において、
前記マスクを、シリコンで形成してもよい。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。図1(A)〜図8は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。
本実施の形態に係る半導体装置の製造方法は、半導体基板10を用意することを含む。半導体基板10は、例えばシリコン基板であってもよい。半導体基板10は、ウエハ状をなしていてもよい(図1(A)参照)。ウエハ状の半導体基板10は、複数の半導体装置となる領域11を含んでいてもよい。ただし、半導体基板10は、チップ状をなしていてもよい。半導体基板10には、1つ又は複数の(半導体チップには1つの、半導体ウエハには複数の)集積回路12が形成されていてもよい(図1(B)参照)。集積回路12の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。
半導体基板10は、図1(B)に示すように、電極パッド14を有する。電極パッド14は、半導体基板10の内部と電気的に接続されていてもよい。電極パッド14は、集積回路12と電気的に接続されていてもよい。あるいは、集積回路12に電気的に接続されていない導電体を含めて、電極パッド14と称してもよい。電極パッド14は、例えば、アルミニウムによって形成されていてもよい。電極パッド14は、半導体基板の内部配線の一部であってもよい。このとき、電極パッド14は、半導体基板の内部配線のうち、外部との電気的な接続に利用される部分であってもよい。電極パッド14は、アルミニウム又は銅等の金属で形成されていてもよい。
半導体基板10は、図1(B)に示すように、パッシベーション膜16を有する。パッシベーション膜16には、開口17が形成されてなる。開口17は、パッド14上に配置されてなる。すなわち、開口17は、電極パッド14とオーバーラップするように形成されていてもよい。開口17は、電極パッド14の中央領域とオーバーラップするように形成されていてもよい。パッシベーション膜16は、電極パッド14を部分的に覆うように形成されていてもよい。パッシベーション膜は、例えば、SiOやSiN等の無機絶縁膜であってもよい。あるいは、パッシベーション膜16は、ポリイミド樹脂などの有機絶縁膜であってもよい。
半導体基板10は、図1(B)に示すように、電極パッド14におけるパッシベーション膜16の開口17とオーバーラップする領域15を覆う酸化膜18を有する。酸化膜18は、パッシベーション膜16の開口17内に形成されていてもよい。酸化膜18は、電極パッド14の表面に形成されていてもよい。
本実施の形態に係る半導体装置の製造方法は、パッシベーション膜16上に樹脂突起20を形成することを含む(図2(C)参照)。樹脂突起20は、既に公知となっているいずれかの材料によって形成してもよい。例えば、樹脂突起20は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン(BCB;benzocyclobutene)、ポリベンゾオキサゾール(PBO;polybenzoxazole)等の樹脂で形成してもよい。樹脂突起20を形成する方法は特に限定されるものではないが、以下、図2(A)〜図2(C)を参照して、樹脂突起20を形成する方法の一例について説明する。はじめに、図2(A)に示すように、パッシベーション膜16(半導体基板10)上に、樹脂材料22を設ける。そして、図2(B)に示すように、樹脂材料22をパターニングする。その後、樹脂材料22を硬化(例えば熱硬化)させることによって、図2(C)に示すように、樹脂突起20を形成してもよい。なお、樹脂突起20の形状は特に限定されるものではない。例えば、樹脂突起20は、直線状に形成されていてもよい(図7参照)。このとき、半導体基板10の領域11の境界に沿って延びるように形成されていてもよい。領域11が長方形をなす場合、樹脂突起20は、領域11の長辺に沿って延びるように形成されていてもよい。そして、樹脂突起20の表面は、曲面になっていてもよい。このとき、樹脂突起20の断面形状は、半円状をなしていてもよい。樹脂材料22を硬化させる工程で、樹脂材料22を溶融させ、その後硬化させることによって、表面が曲面になるように樹脂突起20を形成することができる。ただし、樹脂突起20は、半球状をなしていてもよい(図示せず)。なお、樹脂突起20は、パッシベーション膜16の開口17を避けて配置してもよい。
本実施の形態に係る半導体装置の製造方法は、図3に示すように、樹脂突起20を覆うマスク30を、酸化膜18の少なくとも一部が露出するように形成することを含む。マスク30は、例えば、酸化膜18とオーバーラップする開口32を有するように形成してもよい。マスク30の材料は特に限定されるものではなく、既に公知となっているいずれかの材料を利用してもよい。マスク30は、例えば、無機絶縁材料で形成してもよい。このとき、マスク30として、シリコンを含有するマスクを利用してもよい。この場合、CVDによって、樹脂突起20に、シリコン、シリコン酸化物、シリコン窒化物のいずれか1つあるいは2つ以上を蒸着させて、マスク30を形成してもよい。このとき、マスク30を、シリコンマスクと称してもよい。なお、シリコンを利用してマスクを形成する場合には、薬液による異方性エッチングやプラズマ加工を適用することによって、立体的なマスクを設計通りの形状に形成することが可能になる。そのため、後述する酸化膜除去工程で、目標領域のみに、Arガスを作用させることが可能になり、酸化膜除去工程を、精度よく行うことができる。ただし、マスク30として、樹脂マスクを利用してもよい。
本実施の形態に係る半導体装置の製造方法は、酸化膜18を除去して、電極パッド14を露出させることを含む(図4(A)〜図4(C)参照)。本工程によって、酸化膜18のうち、マスク30から露出した部分(開口32とオーバーラップする領域)を除去してもよい。本工程は、例えば、Arガスを利用して行ってもよい。例えば、半導体基板10をArガスの雰囲気内(Arイオンを含む雰囲気内)に配置し、電位差を利用してArイオン100を加速させ、Arイオン100を酸化膜18に衝突させることを含んでいてもよい。このとき、Arイオン100を酸化膜18に衝突させることによって酸化膜18を飛散させ、電極パッド14を露出させてもよい。なお、本工程は、マスク30を形成する工程の後に行う。また、本工程は、Arガス以外のガスを利用してもよい。
本実施の形態に係る半導体装置の製造方法は、図5に示すように、マスク30を除去することを含む。本工程は、マスク30に適したいずれかの方法を適用してもよい。なお、本工程は、酸化膜18を除去する工程の後に行う。
本実施の形態に係る半導体装置の製造方法は、図6に示すように、電極パッド14と電気的に接続された配線40を、樹脂突起20上に至るように形成することを含む。配線40を形成する方法は特に限定されない。例えば、スパッタリングによって金属箔を形成し、その後、該金属箔をパターニングすることによって配線40を形成してもよい。配線40の構造も特に限定されるものではない。例えば、配線40は、複数層で形成されていてもよい。このとき、配線40は、チタンタングステンによって形成された第1の層と、金によって形成された第2の層とを含んでいてもよい(図示せず)。あるいは、配線40は、単層で形成されていてもよい。配線40を、パッシベーション膜16と接触するように形成してもよい。このとき、配線40を、樹脂突起20の両側で、パッシベーション膜16に接触するように形成してもよい。また、配線40は、電極パッド14と接触するように形成してもよい。これにより、配線40と電極パッド14とを電気的に接続させてもよい。
そして、半導体基板10を個片に切断する工程や検査工程などを経て、図7に示す、半導体装置1を製造してもよい。
一般的に、金属は空気(酸素)と接触すると酸化し、酸化膜が形成される。そして、酸化膜は、金属に較べて電気抵抗が高い。そのため、電極パッドの表面に酸化膜が形成されると、電極パッドを他の導電部材と電気的に接続させることが難しくなる。そのため、電極パッドの表面に酸化膜が形成された場合、これを除去する工程の後に、電極パッドと他の導電部材とを電気的に接続させる工程が行われていた。そして、酸化膜を除去する方法として、Arガスを利用した方法が広く採用されてきた。
しかし、Arガスは、樹脂に作用して、その表面を炭化させることが知られている。そして、樹脂は、炭化することによって、絶縁抵抗が低下する。そのため、樹脂表面に複数の配線が引き回される場合には、酸化膜を除去する工程を行うことで、配線間の絶縁抵抗が低下することが予想される。配線間の絶縁抵抗が下がると、例えば、マイグレーションを原因とする配線間の電気的なショートが発生する危険がある。すなわち、半導体装置の信頼性を確保するためには、樹脂突起の絶縁抵抗の低下を防止することが重要である。
ところで、本方法では、マスク30によって樹脂突起20を覆った状態で、酸化膜18を除去する工程を行う。これによると、酸化膜18を除去する工程で、樹脂突起20の表面が炭化することを防止することができる。そのため、樹脂突起20の絶縁抵抗を低下させることなく半導体装置を製造することができる。すなわち、本方法によると、配線40間の絶縁抵抗が確保された、信頼性の高い半導体装置を製造することができる。なお、マスク30が無機絶縁材料によって形成されている場合、特に、マスク30がシリコンによって形成されている場合、マスク30を、立体的かつ高精度に形成することができる。そのため、Arイオンの回りこみを抑えることができ、Arイオンの照射領域を高精度に制御することが可能になる。そのため、さらに信頼性の高い半導体装置を製造することができる。
図8には、半導体装置1が実装された電子モジュール1000を示す。図8に示す例では、半導体装置1は、基板2に実装されている。ここで、基板2はリジッド基板(例えばガラス基板、シリコン基板)であってもよいし、フレキシブル基板(例えばフィルム基板)であってもよい。半導体装置1は、配線40が形成された面が基板2と対向するように搭載されていてもよい。このとき、基板2の配線と半導体装置1の配線40とは、接触して電気的に接続されていてもよい。詳しくは、基板2の配線と配線40における樹脂突起20の上端部とオーバーラップする部分とが、接触して電気的に接続されていてもよい。これによると、樹脂突起20の弾性力によって、配線40を、基板2の配線に押し付けることができる。そのため、電気的な接続信頼性の高い半導体装置を提供することができる。また、半導体装置1は、接着剤(樹脂系接着剤)によって、基板2に接着されていてもよい。なお、電子モジュール1000は、表示デバイスであってもよい。表示デバイスは、例えば液晶表示デバイスやEL(Electrical Luminescence)表示デバイスであってもよい。そして、半導体装置1は、表示デバイスを制御するドライバICであってもよい。
(変形例)
以下、図9(A)〜図10(B)を参照して、本発明を適用した実施の形態の変形例に係る半導体装置の製造方法について説明する。
本変形例に係る半導体装置の製造方法は、図9(A)〜図9(C)に示すように、マスク35を形成することを含む。なお、図9(A)〜図9(C)は、マスク35の形状を説明するための図である。ここで、図9(A)は、マスク35を示す上視図である。また、図9(B)は、図9(A)のIXB−IXB線断面の一部拡大図であり、図9(C)は、図9(A)のIXC−IXC線断面の一部拡大図である。マスク35は、樹脂突起20を部分的に覆うように形成してもよい。すなわち、マスク35は、パターニングされたマスクであってもよい。マスク35は、樹脂突起20の一部を露出させる開口36を有するように形成してもよい。マスク35は、半導体基板10及び樹脂突起20のうち、配線40が形成されない領域を覆うように形成してもよい。言い換えると、マスク35は、開口36から、配線40を形成するための領域が露出するように形成してもよい。また、マスク35は、開口36から、酸化膜18の少なくとも一部が露出するように形成してもよい。
本変形例に係る半導体装置の製造方法は、酸化膜18を除去することを含む(図10(A)参照)。本工程によって、電極パッド14を露出させる。本工程は、マスク35が形成された状態で行う。本工程は、例えば、Arガスを利用して行ってもよい。
そして、本変形例に係る半導体装置の製造方法は、図10(A)及び図10(B)に示すように、電極パッド14と電気的に接続された配線40を形成することを含む。配線40を、樹脂突起20上に至るように形成してもよい。配線40は、樹脂突起20におけるマスク35からの露出部を覆うように形成してもよい。配線40は、図10(A)及び図10(B)に示すように、マスク35の開口36の内側に形成してもよい。マスク35を利用して配線40を形成することで、設計通りの配線を、効率よく形成することができる。
本変形例に係る半導体装置の製造方法は、マスク35を除去することを含んでいてもよい。以上の工程によって、また、半導体基板10を個片に切断する工程や検査工程などを経て、半導体装置1(図7参照)を製造してもよい。
本方法では、樹脂突起20のうち、配線40が形成されない領域をマスク35で覆った状態で、酸化膜18を除去する工程を行う(図9(C)及び図10(B)参照)。そのため、本方法によると、樹脂突起20のうち、配線40が形成されない領域には炭化層が形成されない。すなわち、本方法によると、樹脂突起20のうち、隣り合う2つの配線40の間の部分に炭化層が形成されないように、酸化膜18を除去することができる。そのため、本方法によると、隣り合う2つの配線間で、樹脂突起20の絶縁抵抗が低下しないように半導体装置を製造することができる。また、本方法によると、1つのマスク35を、樹脂突起20の絶縁抵抗の低下の防止と、配線40の形成のために利用することができるため、効率よく半導体装置を製造することが可能になる。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図1(A)及び図1(B)は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図2(A)〜図2(C)は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図3は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図4(A)〜図4(C)は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図5は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図6は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図7は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図8は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図9(A)〜図9(C)は、本発明を適用した実施の形態の変形例に係る半導体装置の製造方法を説明するための図である。 図10(A)及び図10(B)は、本発明を適用した実施の形態の変形例に係る半導体装置の製造方法を説明するための図である。
符号の説明
1…半導体装置、 10…半導体基板、 11…領域、 12…集積回路、 14…電極パッド、 15…領域、 16…パッシベーション膜、 17…開口、 18…酸化膜、 20…樹脂突起、 22…樹脂材料、 30…マスク、 32…開口、 35…マスク、 36…開口、 40…配線

Claims (4)

  1. 電極パッドと、前記電極パッド上に配置された開口を有するパッシベーション膜と、前記電極パッドにおける前記開口とオーバーラップする領域を覆う酸化膜とを有する半導体基板を用意する工程と、
    前記パッシベーション膜上に樹脂突起を形成する工程と、
    前記樹脂突起を覆うマスクを、前記酸化膜の少なくとも一部が露出するように形成する工程と、
    Arガスを利用して前記酸化膜を除去して、前記電極パッドを露出させる工程と、
    前記マスクを除去する工程と、
    前記電極パッドと電気的に接続された配線を、前記樹脂突起上に至るように形成する工程と、
    を含む半導体装置の製造方法。
  2. 電極パッドと、前記電極パッド上に配置された開口を有するパッシベーション膜と、前記電極パッドにおける前記開口とオーバーラップする領域を覆う酸化膜とを有する半導体基板を用意する工程と、
    前記パッシベーション膜上に樹脂突起を形成する工程と、
    前記樹脂突起を部分的に覆うマスクを、前記酸化膜の少なくとも一部が露出するように形成する工程と、
    Arガスを利用して前記酸化膜を除去して、前記電極パッドを露出させる工程と、
    前記電極パッドと電気的に接続された配線を、前記樹脂突起における前記マスクからの露出部を覆うように形成する工程と、
    前記マスクを除去する工程と、
    を含む半導体装置の製造方法。
  3. 請求項1又は請求項2記載の半導体装置の製造方法において、
    前記マスクを、無機絶縁材料で形成する半導体装置の製造方法。
  4. 請求項3記載の半導体装置の製造方法において、
    前記マスクを、シリコンによって形成する半導体装置の製造方法。
JP2005190446A 2005-06-29 2005-06-29 半導体装置の製造方法 Withdrawn JP2007012811A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005190446A JP2007012811A (ja) 2005-06-29 2005-06-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005190446A JP2007012811A (ja) 2005-06-29 2005-06-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007012811A true JP2007012811A (ja) 2007-01-18

Family

ID=37750943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005190446A Withdrawn JP2007012811A (ja) 2005-06-29 2005-06-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2007012811A (ja)

Similar Documents

Publication Publication Date Title
US8309860B2 (en) Electronic component built-in substrate and method of manufacturing the same
US20040092099A1 (en) Semiconductor device and manufacturing method therefor, circuit board, and electronic equipment
JP2007042769A (ja) 半導体装置
JP2003203940A (ja) 半導体チップ及び配線基板並びにこれらの製造方法、半導体ウエハ、半導体装置、回路基板並びに電子機器
JP4284544B2 (ja) 半導体装置及びその製造方法
JP4269173B2 (ja) 半導体装置及びその製造方法
JP4061506B2 (ja) 半導体装置の製造方法
JP4145902B2 (ja) 半導体装置及びその製造方法
JP4224717B2 (ja) 半導体装置
JP2006287094A (ja) 半導体装置及びその製造方法
TWI437689B (zh) 半導體裝置
JP4654790B2 (ja) 半導体装置及びその製造方法
JP2008210933A (ja) 半導体装置
JP4968424B2 (ja) 半導体装置
JP2007012811A (ja) 半導体装置の製造方法
JP2007115958A (ja) 半導体装置
JP2006351922A (ja) 半導体装置の製造方法
JP2007281216A (ja) 半導体装置及びその製造方法、並びに、電子機器
JP2004281896A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4882350B2 (ja) 半導体装置の製造方法
JP2000091496A (ja) 半導体装置及びその製造方法
JP4016276B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006191141A (ja) 半導体装置
JP2006191140A (ja) 半導体装置
JP2005064537A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080902