JP2005064537A - 半導体装置 - Google Patents

Abstract

【課題】 アスペクト比が高く、かつ材料となる金属の使用量の低減化を図ることが可能な外部接続突起およびその形成方法、ならびにそれを用いた半導体チップ、回路基板ならびに電子機器を提供すること。
【解決手段】 外部接続突起１０において、樹脂製の突出体２２を電極パッド２０に隣接して設け、金属製の導電体２４を電極パッド１４上と突出体２２上とに跨った状態に形成する。このように構成することにより、アスペクト比の高い外部接続突起を形成することが容易にできる。
【選択図】 図１

Description

本発明は、外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器に係り、特にアスペクト比の高い外部接続突起、これを有する半導体チップ、回路基板ならびに電子機器に関する。

半導体チップの実装においては、近年、ハンダバンプを用いて接続を行なうフリップチップ実装方式がよく用いられている。すなわち、半導体チップの能動素子形成面（以下、能動面とする）に、メッキ法や蒸着法、あるいはあらかじめ略球形の半田ボールを電極パッドに配置するなどの方法でバンプを形成し、これらを用いて半導体チップと基板等を接続するものである。

ところが、近年、半導体チップが小型化するのに伴い、ＬＳＩチップ上に形成するバンプの相互間距離をより小さくすること、すなわち狭ピッチ化が要求されている。よって、バンプに対してもアスペクト比の高い、つまりその幅に比して高さのあるものが要求されるようになっている。そこで、例えば特開平１０−１０７０３８号の発明のようなバンプの形成方法が考えられている。すなわち、能動面の電極パッド上に、亜鉛（Ｚｎ）、アンチモン（Ｓｂ）を含有するハンダを接合し、そのハンダ上に導電粒子を接合するものである。

しかしながら、上記のような形成方法を用いる場合、バンプを高くするのに応じて、バンプを形成する金属の使用量も増大することになる。よって、高価な金を使用する場合には、コストアップの要因になる。また、バンプを高くするために、従来のものよりも複雑な製造工程を要するので、このこともコストアップの要因になる。

そこで、本発明は、前記した従来技術の欠点を解消するためになされたもので、アスペクト比が高く、かつ材料となる金属の使用量の低減化を図ることが可能な外部接続突起およびその形成方法、ならびにそれを用いた半導体チップ、回路基板ならびに電子機器を提供することを目的としている。

本発明は、上記の目的を達成するために、半導体チップの能動素子形成面に形成されてなる外部接続突起において、半導体チップの電極の近傍に形成してなる突出体と、前記電極上と前記突出体上とに連続的に形成してなる導電体と、を少なくとも有することを特徴とするものとした。

このように構成した本発明においては、外部接続突起を突出体と導電体とからなるものとし、突出体を所定の高さに形成し、その上に導電体を形成するので、アスペクト比の高い外部接続突起を形成することが容易にできる。

なお、導電体は、金（Ａｕ）、銅（Ｃｕ）またはニッケル（Ｎｉ）で形成することが好ましい。

また、上記の外部接続突起において、前記導電体を前記突出体の頂部を覆うように形成してなることを特徴とするものとした。

このように構成した本発明においては、突出体の頂部を電気的接続に利用することができるので、アスペクト比の高い外部接続突起を得ることができる。

また、上記の外部接続突起において、前記突出体の頂部を平坦に形成してなることを特徴とするものとした。

このように構成した本発明においては、突出体と基板の配線パターン等との接触面積を大きくすることができ、これらの電気的導通をより確実に確保することができる。

そして、外部接続突起において、前記突出体を前記電極の配列に平行にかつ前記電極の近傍に形成するとともに、前記導電体を前記電極毎に１つずつ形成してなることを特徴とするものとした。

このように構成した本発明においては、１つの外部接続突起を複数の電極の電気的接続に利用することができる。

そして、外部接続突起において、前記突出体を前記能動素子形成面の前記電極に囲まれた領域に枠状に形成してなることを特徴とするものとした。

このように構成した本発明においては、外部接続突起を半導体チップに形成されたすべての電極の電気的接続に利用することができる。

そして、外部接続突起において、前記突出体は樹脂からなることを特徴とするものとした。

このように構成した本発明においては、突出体を所定の形状、高さに形成することが容易にできる。また、突出体が柔軟性を有するので、外部応力を外部接続突起に吸収することが可能となる。

また、半導体チップの能動素子形成面に形成されてなる外部接続突起において、半導体チップの電極上に有底円筒状に形成してなることを特徴とする外部接続突起とするものとした。

このように構成した本発明においては、外部接続突起が中空のものとなるので、外部接続突起を形成する材料の使用量の低減することができる。

また、半導体チップにおいて上記のいずれかに記載の外部接続突起を形成してなることを特徴とするものとした。

このように構成した本発明においては、外部接続突起を従来のものよりも狭ピッチで配置した半導体チップを提供することができる。ひいては、半導体チップ自体の小型化も可能となる。

くわえて、回路基板において、上記のいずれかの半導体チップが実装されてなることを特徴とするものとした。

このように構成した本発明においては、従来のものよりも小型化された回路基板を提供することができる。

さらに、電子機器において、上記の回路基板を有することを特徴とするものとした。

このように構成した本発明においては、従来のものよりも小型化された回路基板を利用するので、電子機器自体の小型化を図ることが容易になる。

そして、半導体ウェハ上に外部接続突起を形成する方法において、前記半導体ウェハ上に形成された電極の近傍に突出体を接着する工程と、前記電極上と前記突出体上にメッキ法により導電体を形成する工程と、を少なくとも有することを特徴とするものとした。

このように構成した本発明においては、半導体チップの電極の近傍に所定の大きさ、高さの外部接続突起を形成することが容易にできる。

以上に説明したように、本発明によれば、電極が形成されてなる半導体チップにおいて、前記電極に接続されるとともに、前記半導体チップの能動素子形成面と平行に突出する突出部を形成してなる外部接続突起を有する構成としているため、アスペクト比が高くかつ材料となる金属の使用量が少ない外部接続突起をを容易に形成することができる。また、この外部接続突起を形成した半導体チップ、さらには、その半導体チップを実装した回路基板、その回路基板を備える電子機器のの小型化にも寄与する。くわえて、これらのコストダウンにも著しく寄与する。

以下に、本発明に係る外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器の好適な実施の形態について添付図面を参照しながら詳細に説明する。

図１は、本発明の第１の実施の形態に係る外部接続突起の断面図である。また、図２は、本発明の第１の実施の形態に係る外部接続突起の変形例を示す断面図である。また、図３は、本発明の第１の実施の形態に係る外部接続突起の変形例を示す断面図である。また、図４は、本発明の第２の実施の形態に係る外部接続突起の断面図である。また、図５は、本発明の第３の実施の形態に係る外部接続突起の斜視図である。また、図６は、本発明の第４の実施の形態に係る外部接続突起の平面図である。また、図７は、本発明の実施の第１の形態に係る外部接続突起の製造工程の説明図である。また、図８は、本発明の実施の第２の形態に係る半導体チップの製造工程の説明図である。また、図９は、本発明の実施の第１の形態に係る外部接続突起を形成した半導体チップを実装した回路基板の説明図である。さらに、図１０は、図９に示した回路基板を備えた電子機器の説明図である。

まず、本発明の第１の実施の形態について説明する。図１に示すように、この実施の形態に係る外部接続突起２０は、半導体チップ１０の電極パッド１４が形成された能動面に設けられる。また、外部接続突起２０は、能動面上に突出して形成される突出体２２と、電極パッド１４上と突出体２２とに跨って形成される導電体２４と、から形成されている。なお、半導体チップ１０の能動面の表面には、保護膜１２が形成されている。保護膜１２は、半導体チップ１０の内部に形成された図示しない能動素子や金属配線層を保護する機能も有するものであり、シリコン酸化膜（ＳｉＯ₂）やシリコン窒化膜（ＳｉＮ）から形成されている。

突出体２２は、熱硬化エポキシ樹脂から形成されており、また、電極パッド２０と隣接する領域に、所定の高さ、例えば３０〜１００μｍの高さに形成されている。また、突出体２２の頂部は、図示しない基板等との電気的接続をより確実にするために平坦に形成されている。なお、突出体２２の材料としては、熱硬化エポキシ樹脂のほかに、後述する方法により能動面上に突出体２２を容易に形成できるものであれば、どのような樹脂であっても良い。また、ガラスなど無機系材料を用いても良い。

導電体２４は、金（Ａｕ）から形成されており、また、電極パッド１４と突出体２２の頂部とを覆うように形成されるとともに、電極パッド１４から突出部２２の頂部まで連続的に形成されている。また、その厚みは３〜１０μｍである。なお、導電体２４の材料としては、金のほかに、後述する方法により電極パッド１４および突出体２２上に導電体２４を容易に形成できるものであれば、例えば銅（Ｃｕ）、ニッケル（Ｎｉ）など他の金属も好ましく用いることができる。

したがって、外部接続突起２０においては、所定の高さに形成された突出体２２の頂部上に導電体２４が形成され、さらに、この導電体２４が電極パッド１４と電気的に接続されているので、突出体２２の頂部に図示しない基板の配線パターンなどを接続することにより、半導体チップ１０と基板等とを電気的に接続することができる。また、突出体２２は、任意の高さに容易に形成できるので、従来技術に係るバンプよりもアスペクト比が高い、すなわち、幅５０に対して高さ５２が大きい外部接続突起が容易に得られる。

さらに、突出体２２は樹脂で形成されているので、半導体チップ１０等に加わる外部応力を突出体２２に吸収することができる。くわえて、導電体２４は、３〜１０μｍの厚みに形成されているので、外部接続突起２０が相当程度の高さを有する場合でも、導電材２４の材料の使用量を抑えることが可能となる。また、突出体２２は、絶縁性のある保護膜１２上に形成されているので、突出体２２から半導体チップ１０に対して直接的にリーク電流が流れることがない。

なお、突出体２２の形成部位は、電極パッド１４に隣接する領域に限られるものではなく、必要に応じて電極パッド１４から離隔して形成しても良い。この場合、電極パッド１４上から突出体上２２の頂部まで連続して導電体２４が形成されていればよい。また、突出体２２の一部を電極パッド１４上に形成しても良い。この場合、導電体２４と電極パッド１４との電気的導通が確実に確保される余地を残して形成することが好ましい。また、突出体２２の頂部は、基板等との電気的接続を確実に確保できるのであれば、ゆるやかな凸面など他の形状に形成しても良い。

また、導電体２４は、図１において、導電体２４を電極パッド１４から突出体２２の頂部に至る範囲にのみ形成するものとしたが、図２に示すように、突出体２２の表面全体に形成しても良い。また、突出体２２は、図１において、その側面を傾斜させたものとしたが、図３に示すように、垂直なものとしても良い。

ここで、第１の実施の形態に係る外部接続突起の形成方法について、図７にしたがって説明する。

図７（Ａ）に示すように、保護膜１２および電極パッド１４の形成を終えた半導体ウェハ１６において、まず、図７（Ｂ）に示すように、突出体２２を電極パッド１４に隣接する部位に置き、続けて加熱する。加熱することにより、突出体２２を形成する樹脂が硬化して当該部位に貼り付く。なお、突出体２２が光硬化性の樹脂で形成されている場合は、紫外線等を照射して硬化させる。また、突出体２２が無機系材料で形成されている場合は、突出体２２を接着剤で貼り付ける。次に、半導体ウェハ１６全面にバリア膜とメッキ下地膜を形成する。

次に、図７（Ｃ）に示すように、半導体ウェハ１６の能動面全体にフォトレジストを塗布してフォトレジスト膜４０を形成し、続けてフォトレジスト膜４０の露光、現像を行い、導電体を形成する部分の膜を除去して開口部４２を形成する。なお、フォトレジスト膜４０の厚みは、形成される外部接続突起の高さ以上にすることが望ましい。

次に、図７（Ｄ）に示すように、開口部４２にメッキ法によって導電体２４を形成する。なお、導電体２４の厚みは、前述したように３〜１０μｍとすることが好ましい。

次に、図７（Ｅ）に示すように、フォトレジスト膜４０を剥離する。なお、剥離方法は、ドライ式、ウェット式のいずれでも良い。次に、導電体２４をマスクに使用し、不要部分のバリア膜、メッキ下地膜をエッチングする。

以上に説明した各工程により、外部接続突起２０が形成される。以上の工程は、すべてウェハプロセスであり、各半導体チップに対する処理を一括して行うことができる。なお、半導体ウェハ１６のダイシングは、以上の工程の終了後に行う。

続けて、本発明の第２の実施の形態について説明する。図４に示すように、この実施の形態に係る外部接続突起２０は、電極パッド１４上に有底円筒状部が直立した形状を呈している。また、中空部２８が有底円筒状部の先端側に開口した状態で形成されており、さらに有底円筒状部の先端側の開口部には、水平方向に突出する鍔状部２６が形成されている。なお、外部接続突起２０の高さは３０〜１５０μｍの範囲で形成され、また、有底円筒状部および鍔状部２６の厚みは３〜１０μｍの範囲である。また、外部接続突起２０は、その全体を金で形成されている。

したがって、外部接続突起２０においては、鍔状部２６を含むその先端部に図示しない基板の配線パターンなどを接続することにより、半導体チップ１０と基板等とを電気的に接続することができる。また、中空部２８を形成しているので、外部接続突起２０の形成に要する金の使用量に比して、アスペクト比が高い外部接続突起が容易に得られる。さらに、鍔状部２６を設けることにより、外部接続突起２０の先端付近の平面的な面積を大きくしているので、基板等との接続に寄与する部分の面積が大きくなり、基板等との接続の信頼性を高める。

なお、外部接続突起２０の材料としては、金のほかに、後述する方法により電極パッド１４上に容易に形成できるものであれば、例えば銅、ニッケル、アルミニウム（Ａｌ）など他の金属も好ましく用いることができる。また、外部接続突起２０の高さ、有底円筒状部および鍔状部２６の厚みは、上述のものに限られるものではなく、必要に応じて適宜変更しても良い。

ここで、第２の実施の形態に係る外部接続突起の形成方法について、図８にしたがって説明する。

図８（Ａ）に示すように、保護膜１２および電極パッド１４の形成を終えた半導体ウェハ１６において、まず、図８（Ｂ）に示すように、半導体ウェハ１６の能動面全体にフォトレジストを塗布してフォトレジスト膜４０を形成し、続けてフォトレジスト膜４０の露光、現像を行い、外部接続突起を形成する部分の膜を除去して開口部４２を形成する。次に、開口部内面にスパッタリングによりメッキ下地となる金属膜を形成する。次に、開口部内面以外の面、つまりレジスト上面の金属膜は逆スパッタ工程、または研磨工程で除去し、開口部内面の金属膜だけを残す。なお、フォトレジスト膜４０の厚みは、形成される有底円筒状部の高さに一致させることが望ましい。

次に、図８（Ｃ）に示すように、開口部４２にメッキ法によって外部接続突起２０を形成する。この際、金が開口部４２周辺のフォトレジスト膜４０上にまで析出して、鍔状部２６が形成されるようにする。なお、外部接続突起２０の厚みは、前述したように３〜１０μｍとすることが好ましい。

次に、図８（Ｄ）に示すように、フォトレジスト膜４０を剥離する。なお、剥離方法は、ドライ式、ウェット式のいずれでも良い。

以上説明した各工程により、外部接続突起２０が形成される。以上の工程は、すべてウェハプロセスであり、各半導体チップに対する処理を一括して行うことができる。なお、半導体ウェハ１６のダイシングは、以上の工程の終了後に行う。

さらに、本発明の第３の実施の形態について説明する。この実施の形態においては、第１の実施の形態に係る外部接続突起を複数個一体化して設けたものである。すなわち、図５に示すように、外部接続突起２０は、４つの電極パッド１４に隣接させて、かつ平行に突出体２２を形成し、さらに、導電体２４を４つの電極パッド毎に電極パッド１２上と突出体２２上とに跨るように形成している。その他の構成は、第１の実施の形態において説明したものと同じである。

したがって、この実施の形態においては、第１の実施の形態と同様の作用効果を奏するとともに、複数の電極パッドに対して１つの突出体を設ける構成にしたことにより、外部接続突起の形成工程の簡略化を図ることができる。

なお、図５においては、４つの電極パッド１４に対して１つの突出体２２を設けたが、電極パッド１４の個数はこれに限られるものではなく、２個以上であるならばいずれの個数であっても良い。また、突出体２２の形状、および導電体２４の形成範囲は、第１の実施の形態と同様に、図２または図３に示したものとしても良い。また、外部接続突起２０の形成は、複数個の突出体２２を一体に形成する点を除いて、第１の実施の形態と同様の方法により行う。

さらに、本発明の第４の実施の形態について説明する。この実施の形態においては、１つの半導体チップに形成される外部接続突起をすべて一体化したものである。すなわち、図６に示すように、外部接続突起２０は、半導体チップ１０の各電極パッド１４の内側に隣接するように枠状突出体３０を配置し、さらに、導電体２４を各電極パッド毎に電極パッド１２上と枠状突出体３０上とに跨るように形成している。その他の構成は、第１の実施の形態において説明したものと同じである。

したがって、この実施の形態においては、第１の実施の形態と同様の作用効果を奏するとともに、１つの半導体チップに形成されるすべての電極パッドに対して１つの突出体を設ける構成にしたことにより、外部接続突起の形成工程の簡略化を図ることができる。

なお、枠状突出体３０は、その中央に開口部を設けない形状、すなわち全体を１枚の板状体に形成しても良い。また、突出体２２の形状、および導電体２４の形成範囲は、第１の実施の形態と同様に、図２または図３に示したものとしても良い。また、外部接続突起２０の形成は、すべての突出体２２を一体に形成する点を除いて、第１の実施の形態と同様の方法により行う。

さらに、以上説明した外部接続突起を形成した半導体チップを利用した例として図９を示す。すなわち、図９は、本発明の実施の形態に係る外部接続突起を形成した半導体チップ１１０を実装した回路基板１００を示している。回路基板１００には、例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板１００には、例えば銅からなるボンディング部が所望の回路となるように形成されている。そして、ボンディング部と半導体チップ１１０の外部電極とを機械的に接続することでそれらの電気的導通が図られる。

なお、半導体チップ１１０は、実装面積をベアチップにて実装する面積にまで小さくすることができるものであり、この回路基板１００を電子機器に用いれば電気機器自体の小型化が図れる。また、同一面積内においては、より実装スペースを確保することができ、高機能化を図ることも可能である。

そして、この回路基板１００を備える電子機器として、図１０にノート型パーソナルコンピュータ１２０を示した。

以上のように、本発明の実施の形態においては、微小でかつアスペクト比の高い外部接続突起を形成できるので、特に小型の半導体チップに好適な外部接続突起を提供できる。また、複数の電極パッドに対して１つの外部接続突起を形成するものとしたので、外部接続突起の形成工程の簡略化を図ることができる。

本発明の第１の実施の形態に係る外部接続突起の断面図である。 本発明の第１の実施の形態に係る外部接続突起の変形例を示す断面図である。 本発明の第１の実施の形態に係る外部接続突起の変形例を示す断面図である。 本発明の第２の実施の形態に係る外部接続突起の断面図である。 本発明の第３の実施の形態に係る外部接続突起の斜視図である。 本発明の第４の実施の形態に係る外部接続突起の平面図である。 本発明の実施の第１の形態に係る外部接続突起の製造工程の説明図である。 本発明の実施の第２の形態に係る半導体チップの製造工程の説明図である。 本発明の実施の第１の形態に係る外部接続突起を形成した半導体チップを実装した回路基板の説明図である。 図９に示した回路基板を備えた電子機器の説明図である。

符号の説明

１０ 半導体チップ
１２ 保護膜
１４ 電極パッド
１６ 半導体ウェハ
２０ 外部接続突起
２２ 突出体
２４ 導電体
２６ 鍔状部
２８ 中空部
３０ 枠状突出体
４０ フォトレジスト膜
４２ 開口部
５０ 幅
５２ 高さ
１００ 回路基板
１１０ 半導体装置
１２０ ノート型パーソナルコンピュータ

Claims (11)

1. 半導体チップの能動素子形成面に形成されてなる外部接続突起において、半導体チップの電極の近傍に形成してなる突出体と、前記電極上と前記突出体上とに連続的に形成してなる導電体と、を少なくとも有することを特徴とする外部接続突起。
2. 前記導電体を前記突出体の頂部を覆うように形成してなることを特徴とする請求項１に記載の外部接続突起。
3. 前記突出体の頂部を平坦に形成してなることを特徴とする請求項１または請求項２に記載の外部接続突起。
4. 前記突出体を前記電極の配列に平行にかつ前記電極の近傍に形成するとともに、前記導電体を前記電極毎に１つずつ形成してなることを特徴とする請求項１乃至請求項３のいずれかに記載の外部接続突起。
5. 前記突出体を前記能動素子形成面の前記電極に囲まれた領域に枠状に形成してなることを特徴とする請求項４に記載の外部接続突起。
6. 前記突出体は樹脂からなることを特徴とする請求項１乃至請求項５のいずれかに記載の外部接続突起。
7. 半導体チップの能動素子形成面に形成されてなる外部接続突起において、半導体チップの電極上に有底円筒状に形成してなることを特徴とする外部接続突起。
8. 請求項１乃至請求項７のいずれかに記載の外部接続突起を形成してなることを特徴とする半導体チップ。
9. 請求項８に記載の半導体チップが実装されてなることを特徴とする回路基板。
10. 請求項９に記載の回路基板を有することを特徴とする電子機器。
11. 半導体ウェハ上に外部接続突起を形成する方法において、前記半導体ウェハ上に形成された電極の近傍に突出体を接着する工程と、前記電極上と前記突出体上にメッキ法により導電体を形成する工程と、を少なくとも有することを特徴とする外部接続突起の形成方法。
    

Images