JP2005294875A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2005294875A JP2005294875A JP2005197942A JP2005197942A JP2005294875A JP 2005294875 A JP2005294875 A JP 2005294875A JP 2005197942 A JP2005197942 A JP 2005197942A JP 2005197942 A JP2005197942 A JP 2005197942A JP 2005294875 A JP2005294875 A JP 2005294875A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- insulating film
- back surface
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Abstract
【解決手段】 半導体チップ2の表面に絶縁膜6aが形成され、その絶縁膜6a上に第1の配線5aが形成されている。半導体チップ2の表面には、ガラス基板3が接着され、半導体チップ3の側面は傾斜部を有し、当該側面及び裏面を絶縁膜16aが覆っている。そして、第1の配線5aの側面に接続され、半導体チップ2の裏面に延在する第2の配線9aが設けられ、当該第2の配線9a上に保護膜10aが設けられ、さらに、第2の配線9aに電気的に接続された導電端子8が形成されている。
【選択図】 図1
Description
本発明は、以上の欠点に鑑み成されたものであり、低コストのBGA型の半導体装置101を提供するものである。また、第1の配線107と第2の配線110との接続を良好にし、信頼性の高いBGA型の半導体装置101を提供するものである。
また、前記第2の配線は前記第1の配線の側面に接続されていることを特徴とする。
また、前記傾斜部は前記半導体チップの表面から裏面にかけて、当該半導体チップの表面部の長さが裏面部の長さよりも短くなるように設けられていることを特徴とする。
また、本発明の半導体装置は、半導体チップの表面に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された第1の配線と、前記半導体チップの表面に接着された支持体と、前記半導体チップの側面及び裏面を覆う第2の絶縁膜と、前記第1の配線の裏面に接続され、前記第2の絶縁膜を介して前記半導体チップの裏面に延在する第2の配線と、前記第2の配線上に形成された保護膜と、前記第2の配線と電気的に接続された導電端子とを有することを特徴とする。
また、前記第2の配線は前記第1の配線の裏面及び側面に接続されていることを特徴とする。
また、前記傾斜部は前記半導体チップの表面から裏面にかけて、当該半導体チップの表面部の長さが裏面部の長さよりも短くなるようにエッチング形成することを特徴とする。
また、本発明の半導体装置の製造方法は、第1の配線が形成された半導体ウエハ上に支持体を接着する工程と、前記半導体ウエハの裏面を前記複数の半導体チップの境界に沿ってエッチングする工程と、前記半導体チップの側面及び裏面を第2の絶縁膜で覆う工程と、前記第1の配線の裏面に接続され、前記第2の絶縁膜を介して前記半導体チップの裏面に延在する第2の配線を形成する工程と、前記第2の配線上に保護膜を形成する工程と、前記第2の配線に電気的に接続された導電端子を形成する工程と、前記複数の半導体チップの境界に沿ってダイシングを行う工程とを有することを特徴とする。
まず、図4に示すように、複数の半導体チップ2を有する半導体ウエハを用意する。この半導体チップ2は例えばCCDイメージセンサチップ等である。続いて、半導体チップ2の表面上の絶縁膜6aを介して、半導体チップ2の境界(ダイシングライン)Sに跨るように第1の配線5aを形成する。
続いて、図5に示すように、第1の配線5aが形成された半導体チップ2上の絶縁膜6aの表面に、ガラス基板3を透明なエポキシ材の樹脂4を用いて接着する。ガラス基板3は半導体チップ2の支持体として機能する。そして、半導体チップ2の裏面をバックグラインドしてチップ厚を薄くすると共に、半導体チップ2の裏面側から境界Sに沿って半導体チップ2及び絶縁膜6aをエッチングし、第1の配線5aの裏面の一部、好ましくはその中央部分を露出させる。なお、バックグラインドは本実施形態では必ずしも必要な処理ではない。
このように本工程では、従来のように半導体チップ2の裏面側にガラス基板を有する構成ではないため、コストダウンが図れる。また、製造工程数の削減が図れ、更に半導体装置自体の薄膜化が図れる。
その後、図7(B)に示すように、レジスト11及び絶縁膜16aをマスクとして、再度異方性エッチングにて第1の配線5aを完全にエッチングして第1の配線5aを2つに分断させる。これにより、分断された第1の配線5aの側面が露出される。
ここで、絶縁膜16a及び第1の配線5aをエッチングする際に2度のエッチングを行っているが、これに限らず、絶縁膜16a及び第1の配線5aを同じエッチングガスを用いて連続的にエッチングしてもよい。
Claims (26)
- 半導体チップの表面に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成された第1の配線と、
前記半導体チップの表面に接着された支持体と、
前記半導体チップの側面は傾斜部を有し、当該側面及び裏面を覆う第2の絶縁膜と、
前記第1の配線に接続され、前記第2の絶縁膜を介して前記半導体チップの裏面に延在する第2の配線と、
前記第2の配線上に形成された保護膜と、
前記第2の配線と電気的に接続された導電端子と、を有することを特徴とする半導体装置。 - 前記第2の配線は前記第1の配線の側面に接続されていることを特徴とする請求項1記載の半導体装置。
- 前記第2の配線は前記第1の配線の裏面に接続されていることを特徴とする請求項1記載の半導体装置。
- 前記第2の配線は前記第1の配線の側面及び裏面に接続されていることを特徴とする請求項1記載の半導体装置。
- 前記第1の配線の裏面と前記第2の配線との接着部の長さが前記第1の配線の側面の長さよりも大きいことを特徴とする請求項3記載の半導体装置。
- 前記第2の絶縁膜は同一膜から成ることを特徴とする請求項1記載の半導体装置。
- 前記第2の配線と前記第2の絶縁膜との間に緩衝部材が設けられていることを特徴とする請求項1記載の半導体装置。
- 前記傾斜部は前記半導体チップの表面から裏面にかけて、当該半導体チップの表面部の長さが裏面部の長さよりも短くなるように設けられていることを特徴とする請求項1記載の半導体装置。
- 半導体チップの表面に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成された第1の配線と、
前記半導体チップの表面に接着された支持体と、
前記半導体チップの側面及び裏面を覆う第2の絶縁膜と、
前記第1の配線の裏面に接続され、前記第2の絶縁膜を介して前記半導体チップの裏面に延在する第2の配線と、
前記第2の配線上に形成された保護膜と、
前記第2の配線と電気的に接続された導電端子と、を有することを特徴とする半導体装置。 - 前記第2の配線は前記第1の配線の裏面及び側面に接続されていることを特徴とする請求項9記載の半導体装置。
- 前記第1の配線の裏面と前記第2の配線との接着部の長さが前記第1の配線の側面の長さよりも大きいことを特徴とする請求項9記載の半導体装置。
- 前記第2の絶縁膜は同一膜から成ることを特徴とする請求項9記載の半導体装置。
- 前記第2の配線と前記第2の絶縁膜との間に緩衝部材が設けられていることを特徴とする請求項9記載の半導体装置。
- 第1の配線が形成された半導体ウエハ上に支持体を接着する工程と、
前記半導体ウエハの裏面を前記複数の半導体チップの境界に沿ってエッチングする工程と、
前記半導体チップの側面はエッチングによる傾斜部を有し、当該側面及び裏面を第2の絶縁膜で覆う工程と、
前記第1の配線に接続され、前記第2の絶縁膜を介して前記半導体チップの裏面に延在する第2の配線を形成する工程と、
前記第2の配線上に保護膜を形成する工程と、
前記第2の配線に電気的に接続された導電端子を形成する工程と、
前記複数の半導体チップの境界に沿ってダイシングを行う工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記第2の配線は前記第1の配線の側面に接続されるように形成することを特徴とする請求項14記載の半導体装置の製造方法。
- 前記第2の配線は前記第1の配線の裏面に接続されるように形成することを特徴とする請求項14記載の半導体装置の製造方法。
- 前記第2の配線は前記第1の配線の裏面及び側面に接続されるように形成することを特徴とする請求項14記載の半導体装置の製造方法。
- 前記第2の絶縁膜を同一膜から形成する工程を有することを特徴とする請求項14記載の半導体装置の製造方法。
- 前記第2の配線と前記第2の絶縁膜との間に緩衝部材を形成する工程を有することを特徴とする請求項14記載の半導体装置の製造方法。
- 前記第1の絶縁膜をエッチングして当該第1の配線の裏面を露出させる工程を有することを特徴とする請求項14記載の半導体装置の製造方法。
- 前記傾斜部は前記半導体チップの表面から裏面にかけて、当該半導体チップの表面部の長さが裏面部の長さよりも短くなるようにエッチング形成することを特徴とする請求項14記載の半導体装置の製造方法。
- 第1の配線が形成された半導体ウエハ上に支持体を接着する工程と、
前記半導体ウエハの裏面を前記複数の半導体チップの境界に沿ってエッチングする工程と、
前記半導体チップの側面及び裏面を第2の絶縁膜で覆う工程と、
前記第1の配線の裏面に接続され、前記第2の絶縁膜を介して前記半導体チップの裏面に延在する第2の配線を形成する工程と、
前記第2の配線上に保護膜を形成する工程と、
前記第2の配線に電気的に接続された導電端子を形成する工程と、
前記複数の半導体チップの境界に沿ってダイシングを行う工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記第2の配線は前記第1の配線の裏面及び側面に接続されるように形成することを特徴とする請求項22記載の半導体装置の製造方法。
- 前記第2の絶縁膜を同一膜から形成する工程を有することを特徴とする請求項22記載の半導体装置の製造方法。
- 前記第2の配線と前記第2の絶縁膜との間に緩衝部材を形成する工程を有することを特徴とする請求項22記載の半導体装置の製造方法。
- 前記第1の絶縁膜をエッチングして当該第1の配線の裏面を露出させる工程を有することを特徴とする請求項22記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005197942A JP4401330B2 (ja) | 2002-04-23 | 2005-07-06 | 半導体装置及びその製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002120369 | 2002-04-23 | ||
JP2005197942A JP4401330B2 (ja) | 2002-04-23 | 2005-07-06 | 半導体装置及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003117346A Division JP3877700B2 (ja) | 2002-04-23 | 2003-04-22 | 半導体装置及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009203621A Division JP5238985B2 (ja) | 2002-04-23 | 2009-09-03 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005294875A true JP2005294875A (ja) | 2005-10-20 |
JP4401330B2 JP4401330B2 (ja) | 2010-01-20 |
Family
ID=35327383
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005197942A Expired - Fee Related JP4401330B2 (ja) | 2002-04-23 | 2005-07-06 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4401330B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007273876A (ja) * | 2006-03-31 | 2007-10-18 | Toyota Motor Corp | 半導体装置の製造方法及び半導体装置 |
JP2010225752A (ja) * | 2009-03-23 | 2010-10-07 | Tdk Corp | 樹脂封止型電子部品及びその製造方法 |
US8278213B2 (en) | 2004-02-17 | 2012-10-02 | Sanyo Electric Co., Ltd. | Semiconductor device and manufacturing method of the same |
-
2005
- 2005-07-06 JP JP2005197942A patent/JP4401330B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8278213B2 (en) | 2004-02-17 | 2012-10-02 | Sanyo Electric Co., Ltd. | Semiconductor device and manufacturing method of the same |
JP2007273876A (ja) * | 2006-03-31 | 2007-10-18 | Toyota Motor Corp | 半導体装置の製造方法及び半導体装置 |
JP2010225752A (ja) * | 2009-03-23 | 2010-10-07 | Tdk Corp | 樹脂封止型電子部品及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4401330B2 (ja) | 2010-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100543481B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR100671921B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR100676493B1 (ko) | 재배선 기판을 이용한 웨이퍼 레벨 칩 스케일 패키지의제조 방법 | |
JP5258567B2 (ja) | 半導体装置及びその製造方法 | |
KR100636770B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR100659625B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP4660259B2 (ja) | 半導体装置の製造方法 | |
KR20040105607A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2005235858A (ja) | 半導体装置及びその製造方法 | |
JP2005101268A (ja) | 半導体装置の製造方法 | |
JP2002198463A (ja) | チップサイズパッケージおよびその製造方法 | |
EP1478021B1 (en) | Semiconductor device and manufacturing method thereof | |
KR100611291B1 (ko) | 회로 장치, 회로 모듈 및 회로 장치의 제조 방법 | |
JP5238985B2 (ja) | 半導体装置の製造方法 | |
JP3877700B2 (ja) | 半導体装置及びその製造方法 | |
JP4401330B2 (ja) | 半導体装置及びその製造方法 | |
JP2010016395A5 (ja) | ||
JP4371719B2 (ja) | 半導体装置及びその製造方法 | |
JP2005260079A (ja) | 半導体装置及びその製造方法 | |
JP2004006820A (ja) | 半導体装置及びその製造方法 | |
JP4845986B2 (ja) | 半導体装置 | |
JP4522213B2 (ja) | 半導体装置の製造方法 | |
JP2004119917A (ja) | 半導体装置及びその製造方法 | |
JP2004327748A (ja) | 半導体装置及びその製造方法 | |
JP2006173198A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080610 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080805 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090904 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090929 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091027 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4401330 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131106 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |