JP2005045268A - 再配線バンプ形成方法及びそれを利用した半導体チップと実装構造 - Google Patents

再配線バンプ形成方法及びそれを利用した半導体チップと実装構造 Download PDF

Info

Publication number
JP2005045268A
JP2005045268A JP2004216538A JP2004216538A JP2005045268A JP 2005045268 A JP2005045268 A JP 2005045268A JP 2004216538 A JP2004216538 A JP 2004216538A JP 2004216538 A JP2004216538 A JP 2004216538A JP 2005045268 A JP2005045268 A JP 2005045268A
Authority
JP
Japan
Prior art keywords
bump
metal film
pad
forming
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004216538A
Other languages
English (en)
Inventor
Yokan Ken
容 煥 權
Sa Yoon Kang
思 尹 姜
Chung-Sun Lee
忠 善 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005045268A publication Critical patent/JP2005045268A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 再配線バンプ形成方法及びそれを利用した半導体チップと実装構造を提供する。
【解決手段】 ＬＤＩチップの実装を容易にし、チップ内のパッド３３面積を最小化するために、バンプ４３上部が平らでありながら、同一パッドピッチでバンプ面積を拡大させうるバンプ形成方法、それを利用した半導体チップと実装構造。これにより、従来チップのエッジにあるパッド面積を最小化し、バンプ４３をチップ内側の平らな部分に形成しつつ、パッド３３とバンプ４３との電気的連結は再配線金属膜に実行させる。
【選択図】 図１２

Description

本発明は、半導体チップ及び実装構造に係り、より詳細には、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：ＬＣＤ）駆動回路チップとそのチップがバンプにより外部電子機器と接続された実装構造に関する。
ＬＣＤは、薄型、軽量、低消費電力という優秀な特性を有しつつ、解像度、カラー表示、画質などが優秀で、活発に研究されている平板表示装置である。公知のように、ＬＣＤは２枚の基板（アレイ基板、カラーフィルタ基板）間に液晶が注入されている液晶パネルと、液晶パネル下部に配置されて、光源として利用されるバックライトと、液晶パネルの外郭に位置し、液晶パネルを駆動させるための駆動部とよりなる。液晶パネルは２枚のガラス基板間にマトリックス形態に配列された画素と、これら画素にそれぞれ供給される信号を制御するスイッチング素子、すなわち薄膜トランジスタとよりなる。
一方、駆動部は色々な制御信号、データ信号などを生成する部品が実装される印刷回路基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：ＰＣＢ）と、液晶パネル及びＰＣＢに連結されて液晶パネルの配線に信号を印加するための駆動回路（ＬＤＩ：ＬＣＤ Ｄｒｉｖｅ ＩＣ）とを含む。ＬＤＩチップを液晶パネルに実装する方法によって、実装構造の種類がチップオンガラス（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ：ＣＯＧ）、テープキャリアパッケージ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ：ＴＣＰ）、チップオンフィルム（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ：ＣＯＦ）などに分けられる。このような実装方法はＬＤＩチップの複雑化、画素数の増加と高解像度のニーズに合わせて微細ピッチの接続、やさしい接続工程、高い信頼性を必要とする。このための核心技術として、金バンプ形成方法や微細パッドピッチボンディング方法などがある。
図１ないし図４にはＬＤＩチップを実装するのに利用される従来の金バンプの形成方法を示す。
従来の金バンプ形成工程では、まず図１に示したように、パッシベーション膜５で被覆され、アルミニウムパッド３がオープンされたウェーハ状態のチップ１にポリイミド７を塗布してアルミニウムパッド３のオープン部位が露出されるようにパターニングする。
次いで、図２のようにスパッタリング法でＵＢＭ（Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌｌｕｒｇｙ）層９を図１の結果物の上面に形成する。その後、ＵＢＭ層９上にアルミニウムパッド３と対応する位置に開口部Ａを有したフォトレジストパターン１１を形成する。
図３のように、金電気メッキを実施して開口部Ａ内を金層で詰めてバンプ１３を形成した後、図４のようにフォトレジストパターン１１をストリッピング法で除去し、バンプ１３の下にだけＵＢＭ層９ａが残るようにＵＢＭ層９のエッチング工程を進行する。
ところが、従来では、アルミニウムパッド３の上側にバンプ１３を形成するためにバンプ１３下部のパッシベーション膜５がオープンされながら生じた段差克服が難しく、このような段差によってバンプ１３の上部にも段差が生じる。バンプ１３上面が平らではないので、組立て時にボンディング工程に悪影響を及ぼす。そして、アルミニウムパッド３上にバンプ１３を形成するために、チップサイズを大きくするしかない。組立て工程を容易にするためにバンプ１３間の間隔を広くし、バンプ１３のサイズを大きくするためには、アルミニウムパッド３の間隔が広くなければならないためである。また、アルミニウムパッド３をセル（回路）領域と区別される周辺パッド領域に配置した構造であるので、微細パッドピッチを具現し難い。
図５は、従来の再配線バンプ２８を示したものである。図５に示すように、再配線金属配線２５を形成した後で、バンプが形成される位置に電気的通電のためのビアとしてのＵＢＭ層２６を残し、残りの領域はパッシベーション膜２７で保護した後、バンプ２８形成をする。したがって、依然としてバンプ２８上面が平らではなく、エッジの突起が生じる現象が抑制できないという問題点がある。図５で参照番号２１、２２、２３及び２４は、それぞれウェーハ状態のチップ、アルミニウムパッド、第１及び第２パッシベーション膜を示す。
一方、特許文献１にはＬＤＩなどのパッケージ製造方法が開示されている。
韓国登録特許第０３７７１２７号
本発明によれば、半導体チップの組立てを容易にし、チップ内のパッド面積を最小化できるようにバンプを形成する方法が提供される。そして、改善されたバンプ形成方法を利用して組立てが容易になった半導体チップが提供される。また、接合部位がより信頼性ある半導体チップ実装構造が提供される。
本発明によるバンプ形成方法では、パッドが形成されたウェーハ状態のチップ上面に前記パッド上面の一部を露出させる第１パッシベーション膜を形成する。前記パッド上面とその周辺の前記第１パッシベーション膜とを露出させるように第２パッシベーション膜を形成した後、前記第２パッシベーション膜が形成された表面に沿って再配線金属膜を形成する。前記パッド位置から外れた平らな位置の前記第２パッシベーション膜の上側に前記再配線金属膜に接するバンプを形成した後、前記バンプの下に所定線幅の再配線金属膜だけが残るように前記再配線金属膜をエッチングする。次に、前記バンプは露出させ、前記再配線金属膜は保護する第３パッシベーション膜を形成する。
本発明による半導体チップの一態様は、外部電子機器との電気的通電法にバンプを使用し、前記バンプは前記チップ内の前記パッドが位置した部位以外の平らな地域に形成され、前記パッドとは再配線金属膜で連結されており、その上面が平らなものである。
ここで、前記パッドと前記バンプ間には少なくとも１層の平らなパッシベーション膜が形成されており、前記バンプは金または金合金よりなる。前記再配線金属膜は前記パッドの上面を覆い、前記バンプの下に拡張されている。前記再配線金属膜と前記バンプ間に追加的な再配線金属膜がさらに形成されている場合がある。前記追加的な再配線金属膜は、金または金合金、ニッケル／金で形成できる。
本発明による半導体チップの他の態様は、チップ上面に形成されたパッド上面の一部を露出させるように、該パッドを覆う第１パッシベーション膜を含む。前記第１パッシベーション膜上には前記パッド上面とその周辺の前記第１パッシベーション膜を露出させるように第２パッシベーション膜が形成されている。前記パッド位置から外れた平らな位置の前記第２パッシベーション膜の上側にはバンプが形成されており、前記パッドと前記バンプとの電気的連結のために前記パッド上面から前記バンプの下部まで再配線金属膜が拡張されている。前記バンプは露出させ、前記再配線金属膜は保護する第３パッシベーション膜も含む。
このような本発明の半導体チップは、液晶パネル及び／または回路パターンが形成されたフィルムに実装できるが、この時、前記バンプが前記液晶パネルの電極及び／または前記回路パターンと接続された構造となる。
本発明によれば、バンプ上部が平らでありながら同一ピッチ内でバンプ面積を拡大させうるバンプが形成されうる。なお、チップ内のパッド面積を増加させる恐れなくこのようなことが可能である。
そして、バンプの上面が平らであるので、組立て工程が容易になり、組立て公差が確保でき、不良率が減少する。また、回路薄膜の製作が容易になって加工コストが減少する。
以下、図面を参照して本発明による再配線バンプ形成方法及びそれを利用した半導体チップと実装構造とに関する望ましい実施例を説明する。しかし、本発明は以下で開示される実施例に限定されるものでなく、相異なる多様な形態に具現される。本実施例は、本発明の開示を完全にし、当業者に発明の範疇を完全に知らせるために提供されるものであり、本発明は特許請求の範囲の範疇により定義されるものである。
まず、図６ないし図１２を参照して本発明の第１実施例による再配線バンプ形成方法を詳細に説明すれば、次のようである。
図６を参照して、多数の半導体素子が製造されているウェーハ状態のチップ３１上面に第１パッシベーション膜３５を塗布する。次に、第１パッシベーション膜３５を部分的にエッチングして半導体素子と外部電子機器間の信号伝達を担当するアルミニウムパッド３３の上面を露出させる。第１パッシベーション膜３５は一般的に使用するシリコン酸化膜及びシリコン窒化膜で構成される。この時、アルミニウムパッド３３を露出させる工程は、フォトリソグラフィ工程とエッチング工程とで行う。次いで、ポリイミドのような第２パッシベーション膜３７をスピンコーティング法で第１パッシベーション膜３５及びアルミニウムパッド３３上に塗布する。その後、アルミニウムパッド３３部分をオープンさせるように第２パッシベーション膜３７をパターニングする。第２パッシベーション膜３７はポリエーテルイミド、またはエポキシ、シリコン樹脂で形成してもよい。
次いで、図７のように、図６の結果物の上面に金属膜３９を形成する。金属膜３９は蒸着法、スパッタリング法、またはメッキ法を利用して形成する。メッキ法は電気メッキと無電解メッキとを含む。この金属膜３９を形成する工程は後続する工程で外部端子、すなわちバンプを形成する位置を変えるための再配線工程である。一方、本発明の固有な思想によって、金属膜３９は後続のバンプ形成工程のためのＵＢＭ層としても機能できる。したがって、望ましい金属膜３９はバンプとアルミニウムパッド３３間の接続信頼性を高めうるためにＴｉＷ、Ａｕ、Ｃｒ、Ｃｕ、Ｔｉ、Ｎｉ、ＮｉＶ、またはＰｄのうち１つ以上を組合わせて積層したものを使用するのが望ましい。
金属膜３９を形成した後、フォトレジストを塗布し、接合のためのバンプが形成される位置に開放部Ｈを形成して第１フォトレジストパターン４１を形成する。この時、開放部Ｈは従来とは別にアルミニウムパッド３３位置から外れた平らな位置の第２パッシベーション膜３７の上に形成される。
図８を参照して、電気メッキ方法で開放部Ｈ内に金または金合金を詰めてバンプ４３を形成する。開放部Ｈが平らな位置に形成されるために、この開放部Ｈの中に形成されるバンプ４３も段差なしに平らな上面を有するように形成される。バンプ４３を形成する時にメッキ以外にも蒸着法またはスパッタリング法が利用できる。
その後、図９のように、アルミニウムパッド３３の第１パッシベーション膜３５のオープン部位からバンプ４３まで所定線幅になるようにマスクで覆い、第１フォトレジストパターン４１に対して露光Ｅを行なう。現像してから、図１０のようにアルミニウムパッド３３の第１パッシベーション膜３５のオープン部位とバンプ４３とは被覆し、金属膜３９は一部露出させる第２フォトレジストパターン４１ａが形成される。
その後、図１１を参照して第２フォトレジストパターン４１ａ下に表れている金属膜３９をエッチングで除去する。再配線を担当し、残っている金属膜は参照符号３９ａで示す。
次いで、図１２を参照すれば、図１１の第２フォトレジストパターン４１ａを除去した後、バンプ４３部分だけを残し、残りの露出された金属膜３９ａは全て保護されうるように第３パッシベーション膜４７を形成する。第３パッシベーション膜４７はポリイミド、ポリエーテルイミド、またはエポキシ、シリコン樹脂で形成できる。このような第３パッシベーション膜４７を形成する方法としては、スピンコーティング法とパターニング法とがある。その後、ウェーハを切断して半導体チップをウェーハから個々に分離する工程を行って実装工程に投入する。分離されたチップＣ１はＣＯＦ、ＣＯＧ、ＴＣＰなどの実装構造で製造されうる。これについては後述する。
以上で詳細に説明したように、本発明ではアルミニウムパッド３３上にバンプ４３を形成するのでなく、アルミニウムパッド３３領域からやや離れている平らな位置の第２パッシベーション膜３７上側に形成する。アルミニウムパッド３３とバンプ４３との電気的連結は再配線金属膜３９ａが実行する。したがって、最終的なチップＣ１構造でバンプ４３上部にいかなる段差発生もなく、平らな上面が得られて組立て時にボンディング工程が容易になり、接合部位の信頼性が高まる。そして、アルミニウムパッド３３とは関係なしにバンプ４３のサイズを大きくできるために、バンプ４３のサイズが従来より大きくしても、チップサイズの変更を伴わない。また、アルミニウムパッド３３を微細ピッチに具現してもバンプ４３のサイズと間隔とに影響を及ぼさないので、チップＣ１サイズ縮少のためにアルミニウムパッド３３ピッチをいくらでも小さくできる。
図１２に示したように、前述した方法によってバンプが形成される本発明の半導体チップＣ１は、チップ上面に形成されたパッド３３を覆うが、パッド３３上面の一部を露出させる第１パッシベーション膜３５を含む。第１パッシベーション膜３５上にはパッド３３上面とその周辺の第１パッシベーション膜３５とを露出させるように第２パッシベーション膜３７が形成されている。バンプ４３はパッド３３位置から外れた平らな位置の第２パッシベーション膜３７上側に形成されるので、その上面が平らであることが特徴である。このバンプ４３とパッド３３との電気的連結はパッド３３上面からバンプ４３の下部まで拡張されている再配線金属膜３９ａが実行する。第３パッシベーション膜４７によりバンプ４３は露出されており、再配線金属膜３９ａは保護されている。
前述したように、このような半導体チップはバンプ４３上部にいかなる段差発生もなく、平らな上面が得られるようになって、組立て時にボンディング工程が容易になり、接合部位の信頼性が高まる。
次いで、図１３ないし図１６は発明の第２実施例によるバンプ形成方法を示した断面図である。図６ないし図１２と同じ要素に対しては、同じ参照符号を付与し、第１実施例と重複される部分の説明は説明の便宜上、避けることにする。
まず、図６ないし図８を参照して説明したバンプ４３形成段階まで進行する。その後、図１３のようにバンプ４３形成に使われた第１フォトレジストパターン４１をアッシング及びストリップで除去する。
次いで、図１４を参照してアルミニウムパッド３３の第１パッシベーション膜３５のオープン部位からバンプ４３まで所定線幅になるようにして新しいフォトレジストパターン４４を形成する。これをエッチングマスクとして、図１５に示したように金属膜３９をエッチングすることによって再配線のための金属膜３９ａを残す。
次に、フォトレジストパターン４４を除去した後、図１２を参照して説明したような第３パッシベーション膜４７を形成して図１６のようなチップＣ２構造を得る。
第１実施例では第１フォトレジストパターン４１をもう１回露光して第２フォトレジストパターン４１ａを作ったが、本実施例では第１フォトレジストパターン４１を除去してから新しいフォトレジストパターン４４を形成する。新しく形成されるフォトレジストパターン４４はバンプ４３上面までも被覆できるので、下部の金属膜３９をエッチングする時にバンプ４３の損傷を最大限に防止できる。
次いで、図１７ないし図２１は、発明の第３実施例によるバンプ形成方法を示した断面図である。第１及び第２実施例と重複される部分の説明は説明の便宜上、避けることにする。
図１７を参照すれば、ウェーハ状態のチップ５１上面に第１パッシベーション膜５５を塗布した後、パターニングしてアルミニウムパッド５３の上面を露出させる。次いで、第２パッシベーション膜５７を塗布した後、パターニングしてアルミニウムパッド５３部分をオープンさせる。
その後、結果物前面に金属膜５９を形成する。金属膜５９はアルミニウムパッド５３と後続のバンプ間電気的連結のために形成するものであるので、その種類に大きく拘束されるものではないが、例えばＴｉＷ、Ａｕ、Ｃｒ、Ｃｕ、Ｔｉ、Ｎｉ、ＮｉＶ、またはＰｄの１つ以上を組合わせて積層したものを使用するのが望ましい。次いで、その上に第１フォトレジストパターン６１を形成した後、電気的連結のための追加的な再配線金属膜が形成される位置に開放部Ｏを形成する。開放部Ｏに電気メッキ法などを利用して再配線金属膜６３を形成する。追加的な再配線金属膜６３としては、０．１μｍ〜２０μｍ厚みの金または金合金、ニッケル／金が使用できる。
次いで、図１８のように第１フォトレジストパターン６１をストリップして除去する。
図１９を参照してさらに前面に第２フォトレジストパターン６５を形成する。この時、第２フォトレジストパターン６５はバンプを形成する開放部Ｒを有する。電気メッキ法で開放部Ｒ内に金または金合金を詰めてバンプ６７を形成する。
その次、図２０を参照すれば、バンプ６７形成に使われた第２フォトレジストパターン６５を除去する。次いで、アルミニウムパッド５３の第１パッシベーション膜５５のオープン部位からバンプ６７まで所定線幅になるようにして第３フォトレジストパターン６９を形成する。第３フォトレジストパターン６９は第２フォトレジストパターン６５を除去する代わりに追加露光と現像を実施して形成することもできる。このような第３フォトレジストパターン６９をエッチングマスクとして、金属膜５９をエッチングすれば、図２１のように金属膜５９ａが残る。次に、第３フォトレジストパターン６９を除去した後、バンプ６７を露出させる第３パッシベーション膜７１を形成して最終的なチップＣ３構造を得る。
本実施例も前の第１及び第２実施例と同様にバンプ６７の上端部が段差を有さないようになってボンディング工程で有利である。特に、第１及び第２実施例とは違って、別途の追加的な再配線金属膜６３を形成することによって配線短絡防止及び信頼性を向上させうる。
以上で詳細に説明したのと同じ方法でバンプを形成すれば、半導体チップの構造は図１２及び図２１に示したように上面が平らなバンプを有する。このようなバンプを有したチップ構造を実装する方法によっていろいろな実装構造が可能であるが、図２２ないし図２５は本発明によるバンプを形成したチップ構造を利用して製造した信頼性が高い実装構造の例を示した断面図である。説明の便宜上、第１実施例のチップＣ１が実装される例を図示した。
まず、図２２は、本発明のチップＣ１を液晶パネル１００に実装したＣＯＧ実装構造である。ここでは本発明による方法により形成したバンプ４３を有したチップＣ１を異方性導電フィルム（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ：ＡＣＦ、１１０）を使用して熱圧着させて液晶パネル１００に実装したものである。ＡＣＦ１１０は熱硬化性樹脂フィルム１０５に小さな導電性粒子１０７が入っているものであって、導電性接着をしようとする液晶パネル１００の電極（あるいはパッド）１０２上にＡＣＦ１１０を付け、バンプ４３を電極１０２と合せて付着した後、熱圧着すれば、垂直方向に電気的接触される。導電性粒子１０７は、５〜２０μｍ直径の金、銀、Ｎｉ、または金属でコーティングされたポリマーまたはガラスボールでありうる。参照符号１０３は絶縁膜である。
図２３も本発明のチップＣ１を液晶パネル１００に実装したＣＯＧ実装構造である。ここでは、本発明による方法により形成したバンプ４３を有したチップＣ１を非導電性接着手段（Ｎｏｎ−Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ：ＮＣＰ、１２０）を使用して熱圧着させてガラスパネル１００に実装したものである。残りは図２２と類似である。
図２４及び図２５は、それぞれＣＯＦ実装構造及びＴＣＰ実装構造の断面図である。図２２及び図２３を参照して説明したようなＣＯＧ実装構造は液晶パネル上にチップを実装するので、ＬＣＤの体積が大きくなる一方、ＴＣＰやＣＯＦは別途のフィルムを利用してチップを実装するためにチップが内蔵されたフィルムを液晶パネルの背面に曲げられてコンパクトな構造を有する。
図２４及び図２５を参照すれば、ポリイミドのようなベースフィルム１３０上に一対一対応する第１及び第２信号配線（あるいは、銅リード）１４０、１４５が多数形成されており、第１及び第２信号配線１４０、１４５上にはソルダレジスト１５０がそれぞれ形成されており、ソルダレジスト１５０はそれぞれ第１及び第２信号配線１４０、１４５の一部をあらわす。表れた第１及び第２信号配線１４０、１４５上にはそれぞれバンプ４３が接触されてチップＣ１が配置されてこのバンプ４３を通じてチップＣ１と第１及び第２信号配線１４０、１４５とが連結される。チップＣ１両側にはレジン１５５が形成され、レジン１５５はソルダレジスト１５０と第１及び第２信号配線１４０、１４５、そしてバンプ４３を覆う。
図２５のＴＣＰ実装構造は図２４と類似するが、その代わり、ベースフィルム１３０の中が空いていることが異なる。
以上で説明した実装構造は、本発明によるバンプを形成したチップを実装する構造であり、これらの実装構造は上面が平らなバンプを利用した構造になるために接合信頼性が優秀である。
以上、本発明を望ましい実施例を挙げて詳細に説明したが、本発明は前記実施例に限定されず、本発明の技術的思想内で当業者によって色々な多くの変形が可能であることは明白である。
チップサイズを減少できて、ネットダイの数を増加させうるので、製造コストを下げられうる。したがって、ＬＤＩ微細ピッチ製品に容易に適用されうる。

液晶表示装置駆動回路チップを実装するのに利用される従来の金バンプの製造方法を工程順序別に示した断面図である。 液晶表示装置駆動回路チップを実装するのに利用される従来の金バンプの製造方法を工程順序別に示した断面図である。 液晶表示装置駆動回路チップを実装するのに利用される従来の金バンプの製造方法を工程順序別に示した断面図である。 液晶表示装置駆動回路チップを実装するのに利用される従来の金バンプの製造方法を工程順序別に示した断面図である。 従来再配線バンプを示した図である。 本発明の一実施例による再配線バンプ形成方法を工程順序別に示した断面図である。 本発明の一実施例による再配線バンプ形成方法を工程順序別に示した断面図である。 本発明の一実施例による再配線バンプ形成方法を工程順序別に示した断面図である。 本発明の一実施例による再配線バンプ形成方法を工程順序別に示した断面図である。 本発明の一実施例による再配線バンプ形成方法を工程順序別に示した断面図である。 本発明の一実施例による再配線バンプ形成方法を工程順序別に示した断面図である。 本発明の一実施例による再配線バンプ形成方法を工程順序別に示した断面図である。 発明の他の実施例による再配線バンプ形成方法を工程順序別に示した断面図である。 発明の他の実施例による再配線バンプ形成方法を工程順序別に示した断面図である。 発明の他の実施例による再配線バンプ形成方法を工程順序別に示した断面図である。 発明の他の実施例による再配線バンプ形成方法を工程順序別に示した断面図である。 発明のさらに他の実施例による再配線バンプ形成方法を工程順序別に示した断面図である。 発明のさらに他の実施例による再配線バンプ形成方法を工程順序別に示した断面図である。 発明のさらに他の実施例による再配線バンプ形成方法を工程順序別に示した断面図である。 発明のさらに他の実施例による再配線バンプ形成方法を工程順序別に示した断面図である。 発明のさらに他の実施例による再配線バンプ形成方法を工程順序別に示した断面図である。 本発明の半導体チップ構造を利用した実装構造の多様な例を示した断面図である。 本発明の半導体チップ構造を利用した実装構造の多様な例を示した断面図である。 本発明の半導体チップ構造を利用した実装構造の多様な例を示した断面図である。 本発明の半導体チップ構造を利用した実装構造の多様な例を示した断面図である。
符号の説明
３１、５１…チップ、
３３、５３…パッド、
３５、５５…第１パッシベーション膜、
３７、５７…第２パッシベーション膜、
３９ａ、５９ａ、６３…金属膜、
４１、４１ａ、４４、６１、６５、６９…第１フォトレジストパターン、
６５…第２フォトレジストパターン、
４３、６７…バンプ、
４７、７１…第３パッシベーション膜、
Ｃ１…チップ、
１００…液晶パネル、
１０２…電極、
１０３…絶縁膜、
１０５…熱硬化性樹脂フィルム、
１０７…導電性粒子、
１３０…ベースフィルム、
１４０…信号配線、
１５０…ソルダレジスト、
１５５…レジン。

Claims (24)

  1. パッドが形成されたウェーハ状態のチップ上面に前記パッド上面の一部を露出させる第１パッシベーション膜を形成する段階と、
    前記パッド上面とその周辺の前記第１パッシベーション膜とを露出させるように第２パッシベーション膜を形成する段階と、
    前記第２パッシベーション膜が形成された表面に沿って再配線金属膜を形成する段階と、
    前記パッド位置から外れた平らな位置の前記第２パッシベーション膜の上側に前記再配線金属膜に接するバンプを形成する段階と、
    前記バンプ下に所定線幅の金属膜だけを残すように前記再配線金属膜をエッチングする段階と、
    前記バンプは露出させ、前記再配線金属膜は保護する第３パッシベーション膜を形成する段階と、を含む再配線バンプ形成方法。
  2. 前記バンプを形成する段階は、
    前記再配線金属膜上に、前記パッド位置から外れた平らな位置の前記第２パッシベーション膜の上側に開放部を有するように、フォトレジストパターンを形成する段階と、
    前記開放部の中に金属を詰めてバンプを形成する段階と、
    前記フォトレジストパターンを除去する段階と、を含むことを特徴とする請求項１に記載の再配線バンプ形成方法。
  3. 前記バンプを形成する段階と前記再配線金属膜をエッチングする段階とは、
    前記再配線金属膜上に、前記パッド位置から外れた平らな位置の前記第２パッシベーション膜の上側に開放部を有するように、第１フォトレジストパターンを形成する段階と、
    前記開放部の中に金属を詰めてバンプを形成する段階と、
    前記第１フォトレジストパターンを露光及び現像して前記パッド部位と前記バンプとを覆う第２フォトレジストパターンとを形成する段階と、
    前記第２フォトレジストパターンをエッチングマスクとして前記再配線金属膜をエッチングする段階と、
    前記第２フォトレジストパターンを除去する段階と、を含むことを特徴とする請求項１に記載の再配線バンプ形成方法。
  4. 前記バンプを形成する段階と前記再配線金属膜をエッチングする段階とは、
    前記再配線金属膜上に、前記パッド位置から外れた平らな位置の前記第２パッシベーション膜の上側に開放部を有するように第１フォトレジストパターンを形成する段階と、
    前記開放部の中にバンプを形成する段階と、
    前記第１フォトレジストパターンを除去する段階と、
    前記パッド部位と前記バンプとを覆う第２フォトレジストパターンを形成する段階と、
    前記第２フォトレジストパターンをエッチングマスクとして前記再配線金属膜をエッチングする段階と、
    前記第２フォトレジストパターンを除去する段階と、を含むことを特徴とする請求項１に記載の再配線バンプ形成方法。
  5. 前記再配線金属膜は蒸着法、スパッタリング法、またはメッキ法を利用して形成することを特徴とする請求項１に記載の再配線バンプ形成方法。
  6. 前記再配線金属膜はＴｉＷ、Ａｕ、Ｃｒ、Ｃｕ、Ｔｉ、Ｎｉ、ＮｉＶ、またはＰｄのうち１つ以上を組合わせて形成することを特徴とする請求項１に記載の再配線バンプ形成方法。
  7. 前記バンプは金または金合金で形成することを特徴とする請求項１に記載の再配線バンプ形成方法。
  8. 前記再配線金属膜と前記バンプ間に追加的な再配線金属膜をさらに形成する段階をさらに含むことを特徴とする請求項１に記載の再配線バンプ形成方法。
  9. 前記追加的な再配線金属膜は金または金合金、ニッケル／金で形成することを特徴とする請求項８に記載の再配線バンプ形成方法。
  10. 外部電子機器に実装するための半導体チップにおいて、
    前記チップのパッドと前記外部電子機器間の電気的通電方法にバンプが使われ、
    前記バンプは、前記チップ内の前記パッドが位置した部位以外の平らな地域に形成され、前記パッドと再配線金属膜で連結されており、その上面が平らな半導体チップ。
  11. 前記パッドと前記バンプ間には少なくとも１層の平らなパッシベーション膜が形成されていることを特徴とする請求項１０に記載の半導体チップ。
  12. 前記バンプは金または金合金よりなることを特徴とする請求項１０に記載の半導体チップ。
  13. 前記再配線金属膜は前記パッドの上面を覆い、前記バンプの下に拡張されていることを特徴とする請求項１０に記載の半導体チップ。
  14. 前記再配線金属膜はＴｉＷ、Ａｕ、Ｃｒ、Ｃｕ、Ｔｉ、Ｎｉ、ＮｉＶ、またはＰｄのうち１つ以上で組合わせて積層されたことを特徴とする請求項１０に記載の半導体チップ。
  15. 前記再配線金属膜と前記バンプ間に追加的な再配線金属膜がさらに形成されていることを特徴とする請求項１０に記載の半導体チップ。
  16. 前記追加的な再配線金属膜は、金または金合金、ニッケル／金で形成されたことを特徴とする請求項１５に記載の半導体チップ。
  17. チップ上面に形成されたパッドを覆いつつ、前記パッド上面の一部を露出させる第１パッシベーション膜と、
    前記パッド上面とその周辺の前記第１パッシベーション膜とを露出させるように前記第１パッシベーション膜上に形成された第２パッシベーション膜と、
    前記パッド位置から外れた平らな位置の前記第２パッシベーション膜の上側に形成され、その上面が平らなバンプと、
    前記パッドと前記バンプとの電気的連結のために前記パッド上面から前記バンプの下部まで拡張されている再配線金属膜と、
    前記バンプは露出させ、前記再配線金属膜は保護する第３パッシベーション膜と、を含む半導体チップ。
  18. 前記バンプは金または金合金よりなることを特徴とする請求項１７に記載の半導体チップ。
  19. 前記再配線金属膜は、ＴｉＷ、Ａｕ、Ｃｒ、Ｃｕ、Ｔｉ、Ｎｉ、ＮｉＶ、またはＰｄのうち１つ以上で組合わせて積層されたことを特徴とする請求項１７に記載の半導体チップ。
  20. 前記再配線金属膜と前記バンプ間に追加的な再配線金属膜がさらに形成されていることを特徴とする請求項１７に記載の半導体チップ。
  21. 前記追加的な再配線金属膜は金または、金合金、ニッケル／金で形成されたことを特徴とする請求項２０に記載の半導体チップ。
  22. 請求項１７に記載の半導体チップが液晶パネルに実装され、前記半導体チップに含まれるバンプと前記液晶パネルの電極とが接続された実装構造。
  23. 前記半導体チップと前記液晶パネル間は異方性導電フィルム、または非導電性接着剤で接着されたことを特徴とする請求項２２に記載の実装構造。
  24. 請求項１７に記載の半導体チップが、回路パターンが形成されたフィルムに実装され、前記半導体チップに含まれるバンプと前記フィルムの回路パターンとが接続された実装構造。
JP2004216538A 2003-07-23 2004-07-23 再配線バンプ形成方法及びそれを利用した半導体チップと実装構造 Pending JP2005045268A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030050496A KR100546346B1 (ko) 2003-07-23 2003-07-23 재배선 범프 형성방법 및 이를 이용한 반도체 칩과 실장구조

Publications (1)

Publication Number Publication Date
JP2005045268A true JP2005045268A (ja) 2005-02-17

Family

ID=36969968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004216538A Pending JP2005045268A (ja) 2003-07-23 2004-07-23 再配線バンプ形成方法及びそれを利用した半導体チップと実装構造

Country Status (3)

Country Link
US (2) US7078331B2 (ja)
JP (1) JP2005045268A (ja)
KR (1) KR100546346B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012009848A (ja) * 2010-05-28 2012-01-12 Citizen Holdings Co Ltd 半導体発光素子
TWI711177B (zh) * 2018-08-01 2020-11-21 創王光電股份有限公司 顯示裝置

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI313507B (en) 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
TWI245402B (en) 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US7465654B2 (en) * 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
US7547969B2 (en) 2004-10-29 2009-06-16 Megica Corporation Semiconductor chip with passivation layer comprising metal interconnect and contact pads
US8294279B2 (en) 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
TWI254395B (en) * 2005-02-03 2006-05-01 Advanced Semiconductor Eng Chip structure and wafer structure
JP2006310530A (ja) * 2005-04-28 2006-11-09 Sanyo Electric Co Ltd 回路装置およびその製造方法
CN100405548C (zh) * 2005-05-10 2008-07-23 义隆电子股份有限公司 凸块制作工艺及结构
TWI320219B (en) 2005-07-22 2010-02-01 Method for forming a double embossing structure
KR100721163B1 (ko) * 2005-09-27 2007-05-23 삼성전기주식회사 이미지 센서 모듈과 이를 이용한 카메라 모듈 및 카메라모듈의 제조방법
US7397121B2 (en) * 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
KR100652443B1 (ko) 2005-11-17 2006-12-01 삼성전자주식회사 재배선층을 갖는 웨이퍼 레벨 패키지 및 그 형성방법
JP4343177B2 (ja) * 2006-02-06 2009-10-14 富士通マイクロエレクトロニクス株式会社 半導体装置
TWI310983B (en) * 2006-10-24 2009-06-11 Au Optronics Corp Integrated circuit structure, display module, and inspection method thereof
CN101226889B (zh) * 2007-01-15 2010-05-19 百慕达南茂科技股份有限公司 重配置线路结构及其制造方法
JP5018155B2 (ja) * 2007-03-16 2012-09-05 富士通セミコンダクター株式会社 配線基板、電子部品の実装構造、及び半導体装置
US7858438B2 (en) * 2007-06-13 2010-12-28 Himax Technologies Limited Semiconductor device, chip package and method of fabricating the same
CN101355066B (zh) * 2008-05-26 2011-05-18 苏州晶方半导体科技股份有限公司 封装结构及其制造方法
KR101113501B1 (ko) * 2009-11-12 2012-02-29 삼성전기주식회사 반도체 패키지의 제조 방법
US8441124B2 (en) * 2010-04-29 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US9202713B2 (en) * 2010-07-26 2015-12-01 Stats Chippac, Ltd. Semiconductor device and method of forming RDL over contact pad with high alignment tolerance or reduced interconnect pitch
US9041215B2 (en) 2013-03-12 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Single mask package apparatus and method
US9281234B2 (en) * 2013-03-12 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. WLCSP interconnect apparatus and method
US9698079B2 (en) * 2014-01-03 2017-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier structures between external electrical connectors
JP6324746B2 (ja) * 2014-02-03 2018-05-16 デクセリアルズ株式会社 接続体、接続体の製造方法、電子機器
TWI641094B (zh) * 2014-09-17 2018-11-11 矽品精密工業股份有限公司 基板結構及其製法
JP6628031B2 (ja) * 2015-11-04 2020-01-08 ローム株式会社 電子部品
TWI610410B (zh) * 2016-11-23 2018-01-01 南茂科技股份有限公司 重配置線路結構及其製作方法
KR102422460B1 (ko) 2017-08-22 2022-07-19 삼성전자주식회사 반도체 소자
KR102019355B1 (ko) * 2017-11-01 2019-09-09 삼성전자주식회사 반도체 패키지
US11817406B2 (en) * 2021-09-23 2023-11-14 Qualcomm Incorporated Semiconductor die employing repurposed seed layer for forming additional signal paths to back end-of-line (BEOL) structure, and related integrated circuit (IC) packages and fabrication methods

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340593A (ja) * 1999-05-28 2000-12-08 Sony Corp 半導体装置の製造方法
JP2001237261A (ja) * 1999-12-15 2001-08-31 Seiko Epson Corp 半導体装置およびその製造方法
JP2001284387A (ja) * 2000-04-04 2001-10-12 Citizen Watch Co Ltd 半導体装置とその製造方法ならびに半導体装置の実装構造
JP2002190550A (ja) * 2000-12-19 2002-07-05 Fujitsu Ltd 半導体装置の製造方法
JP2002231749A (ja) * 2001-02-01 2002-08-16 Casio Comput Co Ltd 半導体装置およびその接合構造
JP2003017530A (ja) * 2001-06-28 2003-01-17 Hitachi Ltd 半導体装置およびその実装方法
JP2003158145A (ja) * 2001-11-21 2003-05-30 Seiko Epson Corp バンプの形成方法、フリップチップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201864A (ja) * 1993-12-28 1995-08-04 Fujitsu Ltd 突起電極形成方法
EP0734059B1 (en) * 1995-03-24 2005-11-09 Shinko Electric Industries Co., Ltd. Chip sized semiconductor device and a process for making it
JP3549208B2 (ja) * 1995-04-05 2004-08-04 ユニティヴ・インターナショナル・リミテッド 集積再分配経路設定導体、はんだバイプならびにそれらにより形成された構造を形成する方法
US6111317A (en) * 1996-01-18 2000-08-29 Kabushiki Kaisha Toshiba Flip-chip connection type semiconductor integrated circuit device
JP3685429B2 (ja) * 1996-08-06 2005-08-17 シャープ株式会社 ショットキー接合の解析方法、半導体ウェーハの評価方法、絶縁膜の評価方法、およびショットキー接合解析装置
JPH10135270A (ja) * 1996-10-31 1998-05-22 Casio Comput Co Ltd 半導体装置及びその製造方法
KR100298827B1 (ko) 1999-07-09 2001-11-01 윤종용 재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
KR100430203B1 (ko) * 1999-10-29 2004-05-03 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 그 제조 방법
US6362087B1 (en) * 2000-05-05 2002-03-26 Aptos Corporation Method for fabricating a microelectronic fabrication having formed therein a redistribution structure
JP2002198374A (ja) * 2000-10-16 2002-07-12 Sharp Corp 半導体装置およびその製造方法
JP3842548B2 (ja) * 2000-12-12 2006-11-08 富士通株式会社 半導体装置の製造方法及び半導体装置
US6914332B2 (en) * 2002-01-25 2005-07-05 Texas Instruments Incorporated Flip-chip without bumps and polymer for board assembly

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340593A (ja) * 1999-05-28 2000-12-08 Sony Corp 半導体装置の製造方法
JP2001237261A (ja) * 1999-12-15 2001-08-31 Seiko Epson Corp 半導体装置およびその製造方法
JP2001284387A (ja) * 2000-04-04 2001-10-12 Citizen Watch Co Ltd 半導体装置とその製造方法ならびに半導体装置の実装構造
JP2002190550A (ja) * 2000-12-19 2002-07-05 Fujitsu Ltd 半導体装置の製造方法
JP2002231749A (ja) * 2001-02-01 2002-08-16 Casio Comput Co Ltd 半導体装置およびその接合構造
JP2003017530A (ja) * 2001-06-28 2003-01-17 Hitachi Ltd 半導体装置およびその実装方法
JP2003158145A (ja) * 2001-11-21 2003-05-30 Seiko Epson Corp バンプの形成方法、フリップチップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012009848A (ja) * 2010-05-28 2012-01-12 Citizen Holdings Co Ltd 半導体発光素子
TWI711177B (zh) * 2018-08-01 2020-11-21 創王光電股份有限公司 顯示裝置

Also Published As

Publication number Publication date
KR20050011404A (ko) 2005-01-29
US20060202334A1 (en) 2006-09-14
US7078331B2 (en) 2006-07-18
KR100546346B1 (ko) 2006-01-26
US20050017343A1 (en) 2005-01-27

Similar Documents

Publication Publication Date Title
KR100546346B1 (ko) 재배선 범프 형성방법 및 이를 이용한 반도체 칩과 실장구조
JP4993893B2 (ja) 再配線基板を用いたウェーハレベルチップスケールパッケージの製造方法
JP3888854B2 (ja) 半導体集積回路の製造方法
US7132742B2 (en) Semiconductor device, method of manufacturing the same, circuit board, and electronic instrument
US6642615B2 (en) Semiconductor device and method of manufacturing the same, circuit board and electronic instrument
US8129219B2 (en) Semiconductor module, method for manufacturing the semiconductor module and portable device carrying the same
JP2005340761A (ja) 半導体装置の実装方法、回路基板、電気光学装置並びに電子機器
US9153641B2 (en) Wafer level package having cylindrical capacitor and method of fabricating the same
JP2001110831A (ja) 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
US7492045B2 (en) Semiconductor module, method for manufacturing semiconductor modules and mobile device
US8384205B2 (en) Electronic device package and method of manufacture
JP2004158827A (ja) 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
US20100078813A1 (en) Semiconductor module and method for manufacturing the semiconductor module
US7190073B2 (en) Circuit film with bump, film package using the same, and related fabrication methods
KR100632472B1 (ko) 측벽이 비도전성인 미세 피치 범프 구조를 가지는미세전자소자칩, 이의 패키지, 이를 포함하는액정디스플레이장치 및 이의 제조방법
US8237258B2 (en) Semiconductor module including a semiconductor device, a device mounting board, and a protecting layer therebetween
JP2004327480A (ja) 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器
US20120138968A1 (en) Semiconductor package and display panel assembly having the same
JP2001244366A (ja) 半導体集積回路装置及びその製造方法
JP3800298B2 (ja) バンプの形成方法及び半導体装置の製造方法
JP4862390B2 (ja) 電子基板の製造方法
JP2003273107A (ja) 半導体装置の製造方法及び半導体装置並びに回路基板及び電子機器
JP2004072043A (ja) 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法
JP2004172163A (ja) 半導体装置及びその製造方法
KR100715969B1 (ko) 금속리드를 갖는 반도체 칩과 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101116