JP6324746B2 - 接続体、接続体の製造方法、電子機器 - Google Patents

接続体、接続体の製造方法、電子機器 Download PDF

Info

Publication number
JP6324746B2
JP6324746B2 JP2014018532A JP2014018532A JP6324746B2 JP 6324746 B2 JP6324746 B2 JP 6324746B2 JP 2014018532 A JP2014018532 A JP 2014018532A JP 2014018532 A JP2014018532 A JP 2014018532A JP 6324746 B2 JP6324746 B2 JP 6324746B2
Authority
JP
Japan
Prior art keywords
conductive particles
electrode
substrate
connection body
portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014018532A
Other languages
English (en)
Other versions
JP2015146379A5 (ja
JP2015146379A (ja
Inventor
賢一 猿山
賢一 猿山
恭志 阿久津
恭志 阿久津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Dexerials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2014018532A priority Critical patent/JP6324746B2/ja
Application filed by Dexerials Corp filed Critical Dexerials Corp
Priority to PCT/JP2015/052920 priority patent/WO2015115657A1/ja
Priority to CN201811002555.4A priority patent/CN109616457B/zh
Priority to US15/114,453 priority patent/US9673168B2/en
Priority to CN201580007053.9A priority patent/CN105934816A/zh
Priority to CN202011369788.5A priority patent/CN112614818A/zh
Priority to TW104103512A priority patent/TWI645480B/zh
Priority to KR1020167019763A priority patent/KR101937001B1/ko
Publication of JP2015146379A publication Critical patent/JP2015146379A/ja
Priority to US15/584,609 priority patent/US9960138B2/en
Publication of JP2015146379A5 publication Critical patent/JP2015146379A5/ja
Application granted granted Critical
Publication of JP6324746B2 publication Critical patent/JP6324746B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29293—Material of the matrix with a principal constituent of the material being a solid not provided for in groups H01L2224/292 - H01L2224/29291, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/2936—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29387—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29388—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81395—Bonding interfaces outside the semiconductor or solid-state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/81486—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/81488—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8313—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/83498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/83499—Material of the matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance

Description

本発明は、電子部品と回路基板とが接続された接続体に関し、特に導電性粒子を含有する接着剤を介して電子部品が回路基板に接続された接続体に関する。
従来から、テレビやＰＣモニタ、携帯電話やスマートホン、携帯型ゲーム機、タブレット端末やウェアラブル端末、あるいは車載用モニタ等の各種表示手段として、液晶表示装置や有機ＥＬパネルが用いられている。近年、このような表示装置においては、ファインピッチ化、軽量薄型化等の観点から、駆動用ＩＣを直接表示パネルのガラス基板上に実装するいわゆるＣＯＧ（chip on glass）が採用されている。
例えばＣＯＧ実装方式が採用された液晶表示パネルにおいては、図７（Ａ）（Ｂ）に示すように、ガラス基板等からなる透明基板１０１に、ＩＴＯ（酸化インジウムスズ）等からなる透明電極１０２が複数形成され、これら透明電極１０２上に液晶駆動用ＩＣ１０３等の電子部品が接続される。液晶駆動用ＩＣ１０３は、実装面に、透明電極１０２に対応して複数の電極端子１０４が形成され、異方性導電フィルム１０５を介して透明基板１０１上に熱圧着されることにより、電極端子１０４と透明電極１０２とが接続される。
異方性導電フィルム１０５は、バインダー樹脂に導電性粒子を混ぜ込んでフィルム状としたもので、２つの導体間で加熱圧着されることにより導電性粒子で導体間の電気的導通がとられ、バインダー樹脂にて導体間の機械的接続が保持される。異方性導電フィルム１０５を構成する接着剤としては、通常、信頼性の高い熱硬化性のバインダー樹脂が用いられるが、光硬化性のバインダー樹脂又は光熱併用型のバインダー樹脂であってもよい。
このような異方性導電フィルム１０５を介して液晶駆動用ＩＣ１０３を透明電極１０２へ接続する場合は、先ず、透明基板１０１の透明電極１０２上に異方性導電フィルム１０５を図示しない仮圧着手段によって仮貼りする。続いて、異方性導電フィルム１０５を介して透明基板１０１上に液晶駆動用ＩＣ１０３を搭載し仮接続体を形成した後、熱圧着ヘッド１０６等の熱圧着手段によって液晶駆動用ＩＣ１０３を異方性導電フィルム１０５とともに透明電極１０２側へ加熱押圧する。この熱圧着ヘッド１０６による加熱によって、異方性導電フィルム１０５は熱硬化反応を起こし、これにより液晶駆動用ＩＣ１０３が透明電極１０２上に接着される。
特許第４７８９７３８号公報 特開２００４−２１４３７４号公報 特開２００５−２０３７５８号公報
近年の液晶表示装置その他の電子機器の小型化、高精細化に伴い、回路基板の配線ピッチや電子部品の電極端子のファインピッチ化が進んでいる。異方性導電フィルムを用いて、ファインピッチ化された回路基板上にＩＣチップ等の電子部品をＣＯＧ接続する場合、狭小化された電極端子と基板電極との間において確実に導電性粒子を捕捉するとともに、狭小化された電極端子間において導電性粒子が連なることによる端子間ショートを防止するために、小径の導電性粒子を高密度に充填した異方性導電フィルムが用いられている。
また、回路基板には、物理的な損傷や短絡等を防止するために、基板表面に保護膜が形成されている。そして、基板表面に形成されている基板電極には、側縁部に保護膜が生成されることによる段部が形成されている。また、ＩＣチップ等の電子部品においても、金属製の電極端子の側縁部に側縁部に段部が形成されている。これにより、基板電極及び電極端子は、平坦な主面部の周囲に段部が隆起する形状をなす。
回路基板上に電子部品を接続する際、基板電極の段部と、電極端子の段部とが付き合わされて接続される。このとき、導電性粒子が基板電極の段部と電極端子の段部との間に存在すると、両段部間に導電性粒子を咬みこむことで、基板電極及び電極端子の各主面部間において導電性粒子を十分に潰すことができず、導通性を損なうおそれがあった。また、基板電極の段部は保護膜によって形成されているため導電性が低く、両段部間に咬みこまれた導電性粒子によっては導通性を確保することができない。そして、導電性粒子が小径化されると、基板電極及び電極端子の各段部間に導電性粒子が咬みこまれることによる導電性粒子の押し込み不足はより顕著に表れることとなる。
また、回路基板の配線ピッチや電子部品の電極端子のファインピッチ化に対応して、導電性粒子を規則的に配列させた異方性導電フィルムも提案されているが、導電性粒子を規則配列させることにより、基板電極及び電極端子の各主面部において確実に導電性粒子を捕捉することができる反面、各段部間においても導電性粒子の咬みこみが発生しやすくなる場合がある。
そこで、本発明は、導電性粒子が基板電極の段部と電極端子の段部との間に咬みこまれた場合においても、基板電極及び電極端子の各主面部に挟持されている導電性粒子を十分に押し込み、導通性を確保することができる回路基板と電子部品との接続体を提供することを目的とする。
上述した課題を解決するために、本発明に係る接続体は、回路基板と、上記回路基板上に異方性導電接着剤を介して接続されている電子部品とを備え、上記回路基板に形成された基板電極及び上記電子部品に形成された電極端子には、各側縁部に段部が形成され、上記基板電極及び上記電極端子は、各主面部間に、上記異方性導電接着剤に含有された導電性粒子が挟持され、上記導電性粒子と上記基板電極及び上記電極端子の各上記段部とが、以下の式（１）を満たすものである。
ａ＋ｂ＋ｃ≦０．８Ｄ ・・・（１）
［ａ：接続電極の段部高さ、ｂ：基板電極の段部高さ、ｃ：段部間ギャップ、Ｄ：導電性
粒子の径］
また、本発明に係る接続体の製造方法は、回路基板上に異方性導電接着剤を介して電子部品を接続する工程を有し、上記回路基板に形成された基板電極及び上記電子部品に形成された電極端子には、各側縁部に段部が形成され、上記基板電極及び上記電極端子は、各主面部間に、上記異方性導電接着剤に含有された導電性粒子が挟持され、上記導電性粒子と上記基板電極及び上記電極端子の各上記段部とが、以下の式（１）を満たすものである。
ａ＋ｂ＋ｃ≦０．８Ｄ ・・・（１）
［ａ：接続電極の段部高さ、ｂ：基板電極の段部高さ、ｃ：段部間ギャップ、Ｄ：導電性粒子の径］
また、本発明に係る電子機器は、接続体を備えた電子機器において、上記接続体は、上記記載のものである。
本発明によれば、基板電極及び電極端子の両主面部間に挟持される導電性粒子を少なくとも粒径の８０％となるまで圧縮させることができ、十分な導通性を確保することができる。
図１は、接続体の一例として示す液晶表示パネルの断面図である。 図２は、液晶駆動用ＩＣと透明基板との接続工程を示す断面図である。 図３は、液晶駆動用ＩＣの電極端子（バンプ）及び端子間スペースを示す平面図である。 図４は、異方性導電フィルムを示す断面図である。 図５は、導電性粒子が格子状に規則配列された異方性導電フィルムを示す平面図である。 図６は、導電性粒子を挟持した基板電極及び電極端子を示す断面図である。 図７は、液晶表示パネルの透明基板にＩＣチップを接続する工程を示す断面図であり、（Ａ）接続前の工程、（Ｂ）は接続工程を示す。
以下、本発明が適用された接続体について、図面を参照しながら詳細に説明する。なお、本発明は、以下の実施形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変更が可能であることは勿論である。また、図面は模式的なものであり、各寸法の比率等は現実のものとは異なることがある。具体的な寸法等は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
［液晶表示パネル］
以下では、本発明が適用された接続体として、ガラス基板に、電子部品として液晶駆動用のＩＣチップが実装された液晶表示パネルを例に説明する。この液晶表示パネル１０は、図１に示すように、ガラス基板等からなる二枚の透明基板１１，１２が対向配置され、これら透明基板１１，１２が枠状のシール１３によって互いに貼り合わされている。そして、液晶表示パネル１０は、透明基板１１，１２によって囲繞された空間内に液晶１４が封入されることによりパネル表示部１５が形成されている。
透明基板１１，１２は、互いに対向する両内側表面に、ＩＴＯ（酸化インジウムスズ）等からなる縞状の一対の透明電極１６，１７が、互いに交差するように形成されている。そして、両透明電極１６，１７は、これら両透明電極１６，１７の当該交差部位によって液晶表示の最小単位としての画素が構成されるようになっている。
両透明基板１１，１２のうち、一方の透明基板１２は、他方の透明基板１１よりも平面寸法が大きく形成されており、この大きく形成された透明基板１２の縁部１２ａには、電子部品として液晶駆動用ＩＣ１８が実装されるＣＯＧ実装部２０が設けられている。なお、ＣＯＧ実装部２０には、透明電極１７の端子部１７ａ、及び液晶駆動用ＩＣ１８に設けられたＩＣ側アライメントマーク２２と重畳させる基板側アライメントマーク２１が形成されている。
［端子部］
また、図２に示すように、透明基板１２は、物理的な損傷や短絡等を防止するために、基板表面に窒化膜や酸化シリコン膜などの無機膜や有機膜などからなる絶縁性の保護膜２３が形成されている。保護膜２３は、公知の成膜手法により、端子部１７ａや基板側アライメントマーク２１を除く領域に形成されている。これにより、保護膜２３と隣接する端子部１７ａの側縁部には保護膜２３による段部２８が形成される。したがって、端子部１７ａは、断面視において、両側縁部において段部２８が隆起し、主面部が平坦化されている。
液晶駆動用ＩＣ１８は、画素に対して液晶駆動電圧を選択的に印加することにより、液晶の配向を部分的に変化させて所定の液晶表示を行うことができるようになっている。また、図２に示すように、液晶駆動用ＩＣ１８は、透明基板１２への実装面１８ａに、透明電極１７の端子部１７ａと導通接続される複数の電極端子１９（バンプ）が形成されている。電極端子１９は、例えば銅バンプや金バンプ、あるいは銅バンプに金メッキを施したもの等が好適に用いられる。
［電極端子］
液晶駆動用ＩＣ１８は、例えば、図３に示すように、実装面１８ａの一方の側縁に沿って電極端子１９（入力バンプ）が一列で配列され、一方の側縁と対向する他方の側縁に沿って電極端子１９（出力バンプ）が複数列で千鳥状に配列されている。電極端子１９と、透明基板１２のＣＯＧ実装部２０に設けられている端子部１７ａとは、それぞれ同数かつ同ピッチで形成され、透明基板１２と液晶駆動用ＩＣ１８とが位置合わせされて接続されることにより、接続される。
なお、近年の液晶表示装置その他の電子機器の小型化、高機能化に伴い、液晶駆動用ＩＣ１８等の電子部品も小型化、低背化が求められ、電極端子１９もその高さが低くなっている（例えば６〜１５μｍ）。
また、図２に示すように、電極端子１９は、両側縁部に段部２７が形成されている。段部２７は、金属製の電極端子１９の製造時に形成されるもので、電極端子１９は、断面視において、両側縁部が隆起し、主面部が平坦化されている。
液晶駆動用ＩＣ１８は、ＣＯＧ実装部２０に異方性導電接続されることにより、電極端子１９の両側縁部に形成された段部２８は、端子部１７ａの両側縁部に形成された段部２７と付き合わされる。このとき、端子部１７ａ及び電極端子１９は、両段部２７，２８間に、導電性粒子４が咬みこまれ、所定のギャップを隔てて対向される。なお、両段部２７，２８間に咬みこまれた導電性粒子４は、熱圧着ヘッド３３によって液晶駆動用ＩＣ１８が押圧されることにより、両段部２７，２８間で大きく潰れ、あるいは破壊される。
これにより、端子部１７ａと電極端子１９との各主面部は、両段部２７，２８の高さに、両段部２７，２８間に挟持された導電性粒子４の押圧時（又は破壊時）の径を加えた距離を隔てて対向される。なお、段部２７の高さは、端子部１７ａの主面部の法線方向にわたる主面部と段部２７の頂部との間の距離をいい、段部２８の高さは、電極端子１９の主面部の法線方向にわたる主面部と段部２８の頂部との間の距離をいう。
また、液晶駆動用ＩＣ１８は、実装面１８ａに、基板側アライメントマーク２１と重畳させることにより、透明基板１２に対するアライメントを行うＩＣ側アライメントマーク２２が形成されている。なお、透明基板１２の透明電極１７の配線ピッチや液晶駆動用ＩＣ１８の電極端子１９のファインピッチ化が進んでいることから、液晶駆動用ＩＣ１８と透明基板１２とは、高精度のアライメント調整が求められている。
基板側アライメントマーク２１及びＩＣ側アライメントマーク２２は、組み合わされることにより透明基板１２と液晶駆動用ＩＣ１８とのアライメントが取れる種々のマークを用いることができる。
ＣＯＧ実装部２０に形成されている透明電極１７の端子部１７ａ上には、回路接続用接着剤として異方性導電フィルム１を用いて液晶駆動用ＩＣ１８が接続される。異方性導電フィルム１は、導電性粒子４を含有しており、液晶駆動用ＩＣ１８の電極端子１９と透明基板１２の縁部１２ａに形成された透明電極１７の端子部１７ａとを、導電性粒子４を介して電気的に接続させるものである。この異方性導電フィルム１は、熱圧着ヘッド３３により熱圧着されることによりバインダー樹脂が流動化して導電性粒子４が端子部１７ａと液晶駆動用ＩＣ１８の電極端子１９との間で押し潰され、この状態でバインダー樹脂が硬化する。これにより、異方性導電フィルム１は、透明基板１２と液晶駆動用ＩＣ１８とを電気的、機械的に接続する。
また、両透明電極１６，１７上には、所定のラビング処理が施された配向膜２４が形成されており、この配向膜２４によって液晶分子の初期配向が規制されるようになっている。さらに、両透明基板１１，１２の外側には、一対の偏光板２５，２６が配設されており、これら両偏光板２５，２６によってバックライト等の光源（図示せず）からの透過光の振動方向が規制されるようになっている。
［異方性導電フィルム］
次いで、異方性導電フィルム１について説明する。異方性導電フィルム（ＡＣＦ：Anisotropic Conductive Film）１は、図４に示すように、通常、基材となる剥離フィルム２上に導電性粒子４を含有するバインダー樹脂層（接着剤層）３が形成されたものである。異方性導電フィルム１は、熱硬化型あるいは紫外線等の光硬化型の接着剤であり、液晶表示パネル１０の透明基板１２に形成された透明電極１７上に貼着されるとともに液晶駆動用ＩＣ１８が搭載され、熱圧着ヘッド３３により熱加圧されることにより流動化して導電性粒子４が相対向する透明電極１７の端子部１７ａと液晶駆動用ＩＣ１８の電極端子１９との間で押し潰され、加熱あるいは紫外線照射により、導電性粒子が押し潰された状態で硬化する。これにより、異方性導電フィルム１は、透明基板１２と液晶駆動用ＩＣ１８とを接続し、導通させることができる。
また、異方性導電フィルム１は、膜形成樹脂、熱硬化性樹脂、潜在性硬化剤、シランカップリング剤等を含有する通常のバインダー樹脂層３と導電性粒子４とを有する。図４に示すように、異方性導電フィルム１は、バインダー樹脂層３に導電性粒子４が所定のパターンで規則的に配列されていることが好ましい。
バインダー樹脂層３を支持する剥離フィルム２は、例えば、ＰＥＴ（Poly Ethylene Terephthalate）、ＯＰＰ（Oriented Polypropylene）、ＰＭＰ（Poly-4-methylpentene-1）、ＰＴＦＥ（Polytetrafluoroethylene）等にシリコーン等の剥離剤を塗布してなり、異方性導電フィルム１の乾燥を防ぐとともに、異方性導電フィルム１の形状を維持する。
バインダー樹脂層３に含有される膜形成樹脂としては、平均分子量が１００００〜８００００程度の樹脂が好ましい。膜形成樹脂としては、エポキシ樹脂、変形エポキシ樹脂、ウレタン樹脂、フェノキシ樹脂等の各種の樹脂が挙げられる。中でも、膜形成状態、接続信頼性等の観点からフェノキシ樹脂が特に好ましい。
熱硬化性樹脂としては、特に限定されず、例えば、市販のエポキシ樹脂、アクリル樹脂等が挙げられる。
エポキシ樹脂としては、特に限定されないが、例えば、ナフタレン型エポキシ樹脂、ビフェニル型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、ビスフェノール型エポキシ樹脂、スチルベン型エポキシ樹脂、トリフェノールメタン型エポキシ樹脂、フェノールアラルキル型エポキシ樹脂、ナフトール型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、トリフェニルメタン型エポキシ樹脂等が挙げられる。これらは単独でも、２種以上の組み合わせであってもよい。
アクリル樹脂としては、特に制限はなく、目的に応じてアクリル化合物、液状アクリレート等を適宜選択することができる。例えば、メチルアクリレート、エチルアクリレート、イソプロピルアクリレート、イソブチルアクリレート、エポキシアクリレート、エチレングリコールジアクリレート、ジエチレングリコールジアクリレート、トリメチロールプロパントリアクリレート、ジメチロールトリシクロデカンジアクリレート、テトラメチレングリコールテトラアクリレート、２−ヒドロキシ−１，３−ジアクリロキシプロパン、２，２−ビス[４−（アクリロキシメトキシ）フェニル]プロパン、２，２−ビス[４−（アクリロキシエトキシ）フェニル]プロパン、ジシクロペンテニルアクリレート、トリシクロデカニルアクリレート、トリス（アクリロキシエチル）イソシアヌレート、ウレタンアクリレート、エポキシアクリレート等を挙げることができる。なお、アクリレートをメタクリレートにしたものを用いることもできる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
潜在性硬化剤としては、特に限定されないが、例えば、加熱硬化型、ＵＶ硬化型等の各種硬化剤が挙げられる。潜在性硬化剤は、通常では反応せず、熱、光、加圧等の用途に応じて選択される各種のトリガにより活性化し、反応を開始する。熱活性型潜在性硬化剤の活性化方法には、加熱による解離反応などで活性種（カチオンやアニオン、ラジカル）を生成する方法、室温付近ではエポキシ樹脂中に安定に分散しており高温でエポキシ樹脂と相溶・溶解し、硬化反応を開始する方法、モレキュラーシーブ封入タイプの硬化剤を高温で溶出して硬化反応を開始する方法、マイクロカプセルによる溶出・硬化方法等が存在する。熱活性型潜在性硬化剤としては、イミダゾール系、ヒドラジド系、三フッ化ホウ素−アミン錯体、スルホニウム塩、アミンイミド、ポリアミン塩、ジシアンジアミド等や、これらの変性物があり、これらは単独でも、２種以上の混合体であってもよい。中でも、マイクロカプセル型イミダゾール系潜在性硬化剤が好適である。
シランカップリング剤としては、特に限定されないが、例えば、エポキシ系、アミノ系、メルカプト・スルフィド系、ウレイド系等を挙げることができる。シランカップリング剤を添加することにより、有機材料と無機材料との界面における接着性が向上される。
［導電性粒子］
導電性粒子４としては、異方性導電フィルム１において使用されている公知の何れの導電性粒子を挙げることができる。導電性粒子４としては、例えば、ニッケル、鉄、銅、アルミニウム、錫、鉛、クロム、コバルト、銀、金等の各種金属や金属合金の粒子、金属酸化物、カーボン、グラファイト、ガラス、セラミック、プラスチック等の粒子の表面に金属をコートしたもの、或いは、これらの粒子の表面に更に絶縁薄膜をコートしたもの等が挙げられる。樹脂粒子の表面に金属をコートしたものである場合、樹脂粒子としては、例えば、エポキシ樹脂、フェノール樹脂、アクリル樹脂、アクリロニトリル・スチレン（ＡＳ）樹脂、ベンゾグアナミン樹脂、ジビニルベンゼン系樹脂、スチレン系樹脂等の粒子を挙げることができる。
［導電性粒子の規則配列］
異方性導電フィルム１は、導電性粒子４が平面視において所定の配列パターンで規則的に配列され、例えば図５に示すように、格子状かつ均等に配列されることが好ましい。平面視において規則的に配列されることにより、異方性導電フィルム１は、導電性粒子４がランダムに分散されている場合に比して、液晶駆動用ＩＣ１８の隣接する電極端子１９間がファインピッチ化し端子間面積が狭小化するとともに、導電性粒子４が高密度に充填されていても、液晶駆動用ＩＣ１８の接続工程において、導電性粒子４の凝集体による電極端子１９間のショートを防止することができる。
また、異方性導電フィルム１は、導電性粒子４が規則的に配列されることにより、バインダー樹脂層３に高密度に充填した場合にも、導電性粒子４の凝集による疎密の発生が防止されている。したがって、異方性導電フィルム１によれば、ファインピッチ化された端子部１７ａや電極端子１９においても導電性粒子４を捕捉することができる。導電性粒子４の均等配列パターンは、平面視で格子形状等に、任意に設定することができる。液晶駆動用ＩＣ１８の接続工程については後に詳述する。
このような異方性導電フィルム１は、例えば、延伸可能なシート上に粘着剤を塗布し、その上に導電性粒子４を単層配列した後、当該シートを、所望の延伸倍率で延伸させる方法、導電性粒子４を基板上に所定の配列パターンに整列させた後、剥離フィルム２に支持されたバインダー樹脂層３に導電性粒子４を転写する方法、あるいは剥離フィルム２に支持されたバインダー樹脂層３上に、配列パターンに応じた開口部が設けられた配列板を介して導電性粒子４を供給する方法等により製造することができる。
なお、異方性導電フィルム１の形状は、特に限定されないが、例えば、図４に示すように、巻取リール６に巻回可能な長尺テープ形状とすることにより、所定の長さだけカットして使用することができる。
また、上述の実施の形態では、異方性導電フィルム１として、バインダー樹脂層３に導電性粒子４を規則配列した熱硬化性樹脂組成物をフィルム状に成形した接着フィルムを例に説明したが、本発明に係る接着剤は、これに限定されず、例えばバインダー樹脂３のみからなる絶縁性接着剤層と導電性粒子４を規則配列したバインダー樹脂３からなる導電性粒子含有層とを積層した構成とすることができる。また、異方性導電フィルム１は、導電性粒子４が平面視で規則配列されていれば、図４に示すように単層配列されている他、複数のバインダー樹脂層３にわたって導電性粒子４が配列されるとともに平面視において規則配列されるものでもよい。また、異方性導電フィルム１は、多層構成の少なくとも一つの層内で、所定距離で単一に分散されたものでもよい。
［導電性粒子と基板電極及び電極端子の各段部の高さとの関係］
ここで、導電性粒子４を規則配列した異方性導電フィルム１を用いた場合、図６に示すように、電極端子１９及び端子部１７ａの両段部２７，２８間に導電性粒子４が咬みこまれる場合がある。このとき、導電性粒子４と、導電性粒子４を挟持する電極端子１９及び端子部１７ａの各段部２７，２８とは、以下の式（１）を満たす。
ａ＋ｂ＋ｃ≦０．８Ｄ ・・・（１）
［ａ：電極端子１９の段部高さ、ｂ：端子部１７ａの段部高さ、ｃ：段部間ギャップ、Ｄ：導電性粒子４の径］
式（１）を満たすことにより、液晶表示パネル１０は、端子部１７ａ及び電極端子１９の両主面部間に挟持される導電性粒子４を未圧縮時における粒径の少なくとも８０％となるまで圧縮させることができ、十分な導通性を確保することができる。
すなわち、液晶表示パネル１０は、異方性導電フィルム１を介して液晶駆動用ＩＣ１８を接続すると、電極端子１９の段部２７と端子部１７ａの段部２８との間に導電性粒子４が咬みこまれる。このとき、端子部１７ａ及び電極端子１９の両主面部間に亘る距離は、電極端子１９の段部高さａと、端子部１７ａの段部高さｂと、導電性粒子４が咬みこまれることにより離間している両段部２７，２８間のギャップｃとを足した距離となる（ａ＋ｂ＋ｃ）。したがって、端子部１７ａ及び電極端子１９の両主面部間に亘る距離（ａ＋ｂ＋ｃ）が導電性粒子４の径Ｄの８０％以下となることにより、導電性粒子４が少なくとも粒径の８０％以下に圧縮されるまで押し込むことができる。
一方、式（１）を満たさない場合、電極端子１９の段部２７と端子部１７ａの段部２８との間に導電性粒子４が咬みこまれることにより、端子部１７ａ及び電極端子１９の両主面部間に亘る距離は、最少でも導電性粒子４の粒径の８０％よりも大きくなり、導電性粒子４の圧縮率が２０％未満となり押し込みが不十分となる。そのため、端子部１７ａと電極端子１９との導通性が悪化する恐れがある。
さらに、本発明では、以下の式（２）を満たすようにしてもよい。
ｃ≦１μｍ ・・・（２）
式（２）に示すように、端子部１７ａの段部２７と電極端子１９の段部２８との間に咬みこまれる導電性粒子４は、主面部で挟持されるよりも大きな圧力が加わり、概ね１μｍ以下の粒径まで圧縮される。なお、導電性粒子４は、圧縮により破壊される場合も概ね１μｍ以下の大きさとなる。すなわち、両段部２７，２８間のギャップｃは１μｍ以下となる。
一方、式（２）を満たさない場合、両段部２７，２８間のギャップが１μｍを超えることにより、端子部１７ａと電極端子１９の各主面部間の距離が開き、主面部間に挟持されている導電性粒子４の圧縮が２０％未満となり押し込みが不十分となる。そのため、端子部１７ａと電極端子１９との導通性が悪化する恐れがある。
［接続工程］
次いで、透明基板１２に液晶駆動用ＩＣ１８を接続する接続工程について説明する。先ず、透明基板１２の端子部１７ａが形成されたＣＯＧ実装部２０上に異方性導電フィルム１を仮貼りする。次いで、この透明基板１２を接続装置のステージ上に載置し、透明基板１２の実装部上に異方性導電フィルム１を介して液晶駆動用ＩＣ１８を配置する。
次いで、バインダー樹脂層３を硬化させる所定の温度に加熱された熱圧着ヘッド３３によって、所定の圧力、時間で液晶駆動用ＩＣ１８上から熱加圧する。これにより、異方性導電フィルム１のバインダー樹脂層３は流動性を示し、液晶駆動用ＩＣ１８の実装面１８ａと透明基板１２のＣＯＧ実装部２０の間から流出するとともに、バインダー樹脂層３中の導電性粒子４は、液晶駆動用ＩＣ１８の電極端子１９と透明基板１２の端子部１７ａとの間に挟持されて押し潰される。
このとき、上述したように、導電性粒子４と、導電性粒子４を挟持する電極端子１９及び端子部１７ａの各段部２７，２８とは、以下の式（１）を満たす。
ａ＋ｂ＋ｃ≦０．８Ｄ ・・・（１）
［ａ：電極端子１９の段部高さ、ｂ：端子部１７ａの段部高さ、ｃ：段部間ギャップ、Ｄ：導電性粒子４の径］
したがって、液晶表示パネル１０は、端子部１７ａ及び電極端子１９の両主面部間に挟持される導電性粒子４を少なくとも粒径の８０％となるまで圧縮させることができ、十分な導通性を確保することができる。
特に、液晶表示パネル１０は、端子部１７ａ及び電極端子１９のファインピッチ化に対応して、導電性粒子を規則配列させることにより高密度に充填した異方性導電フィルム１を用いた場合、端子部１７ａ及び電極端子１９の各主面部のみならず段部２７，２８間に導電性粒子４が咬みこまれる現象が起きやすい。この場合にも、上記式（１）を満たすことにより、端子部１７ａ及び電極端子１９の各主面部間に挟持された導電性粒子４を２０％以上圧縮することができ、良好な導通信頼性を確保することができる。
その結果、電極端子１９と端子部１７ａとの間で導電性粒子４を挟持することにより電気的に接続され、この状態で熱圧着ヘッド３３によって加熱されたバインダー樹脂が硬化する。これにより、液晶駆動用ＩＣ１８の電極端子１９と透明基板１２に形成された端子部１７ａとの間で導通性を確保された液晶表示パネル１０を製造することができる。
電極端子１９と端子部１７ａとの間にない導電性粒子４は、隣接する電極端子１９間の端子間スペースにおいてバインダー樹脂に分散されており、電気的に絶縁した状態を維持している。これにより、液晶駆動用ＩＣ１８の電極端子１９と透明基板１２の端子部１７ａとの間のみで電気的導通が図られる。なお、バインダー樹脂として、ラジカル重合反応系の速硬化タイプのものを用いることで、短い加熱時間によってもバインダー樹脂を速硬化させることができる。また、異方性導電フィルム１としては、熱硬化型に限らず、加圧接続を行うものであれば、光硬化型もしくは光熱併用型の接着剤を用いてもよい。
次いで、本発明の実施例について説明する。本実施例では、導電性粒子が規則配列された異方性導電フィルムを用いて、評価用ガラス基板に評価用ＩＣを接続した接続体サンプルを作成し、それぞれ評価用ガラス基板に形成された基板電極と評価用ＩＣに形成されたＩＣバンプとの間に捕捉された導電性粒子の圧縮率及び信頼性試験後における導通抵抗（実施例１〜６、比較例１，２）又は隣接するＩＣバンプ間のショート発生率（実施例７、比較例３）を測定した。
［異方性導電フィルム］
評価用ＩＣの接続に用いる異方性導電フィルムのバインダー樹脂層は、フェノキシ樹脂（商品名：ＹＰ５０、新日鐵化学社製）６０質量部、エポキシ樹脂（商品名：ｊＥＲ８２８、三菱化学社製）４０質量部、カチオン系硬化剤（商品名：ＳＩ‐６０Ｌ、三新化学工業社製）２質量部を溶剤に加えたバインダー樹脂組成物を調整し、このバインダー樹脂組成物を剥離フィルム上に塗布、焼成することにより形成した。
そして、延伸可能なシート上に粘着剤を塗布し、その上に導電性粒子を格子状かつ均等に単層配列した後、当該シートを所望の延伸倍率で延伸させた状態で、バインダー樹脂層をラミネートすることにより異方性導電フィルムを得た。
なお、本発明における導電性粒子の配列形態は、本実施例に記載のものには限定されない。
［評価用ＩＣ］
導通抵抗を測定するための評価素子として、外形；１．８ｍｍ×２０ｍｍ、厚み０．５ｍｍ、バンプ（Ａｕ‐ｐｌａｔｅｄ）；幅３０μ×長さ８５μｍ、高さ１５μｍ、バンプ間スペース幅；５０μｍの評価用ＩＣを用いた。
［評価用ガラス基板］
導通抵抗を測定するための評価用ＩＣが接続される評価用ガラス基板として、外形；３０ｍｍ×５０ｍｍ、厚み０．５ｍｍ、導通抵抗を測定するための評価用ＩＣのバンプと同サイズ同ピッチの櫛歯状の電極パターンが形成されるとともに、電極パターンを除く領域に保護膜が形成されたＩＴＯパターングラスを用いた。
［評価用ＩＣ］
隣接するＩＣバンプ間のショート発生率を測定するための評価素子として、外形；１．５ｍｍ×１３ｍｍ、厚み０．５ｍｍ、バンプ（Ａｕ‐ｐｌａｔｅｄ）；幅２５μ×長さ１４０μｍ、高さ１５μｍ、バンプ間スペース幅；７．５μｍの評価用ＩＣを用いた。
［評価用ガラス基板］
隣接するＩＣバンプ間のショート発生率を測定するための評価用ＩＣが接続される評価用ガラス基板として、外形；３０ｍｍ×５０ｍｍ、厚み０．５ｍｍ、隣接するＩＣバンプ間のショート発生率を測定するための評価用ＩＣのバンプと同サイズ同ピッチの櫛歯状の電極パターンが形成されるとともに、電極パターンを除く領域に保護膜が形成されたＩＴＯパターングラスを用いた。
これら評価用ガラス基板に異方性導電フィルムを仮貼りした後、ＩＣバンプと基板電極とのアライメントを取りながら評価用ＩＣを搭載し、熱圧着ヘッドにより圧着した。実施例１〜７、比較例１及び比較例３では、１８０℃、８０ＭＰａ、５ｓｅｃの条件で熱圧着することにより接続体サンプルを作成した。比較例２では、１８０℃、４０ＭＰａ、５ｓｅｃの条件で熱圧着することにより接続体サンプルを作成した。各接続体サンプルについて、ＩＣバンプと基板電極との間に挟持されている導電性粒子の圧縮率及び信頼性試験後における導通抵抗又は隣接するＩＣバンプ間のショート発生率を測定した。信頼性試験の条件は、８５℃、８５％ＲＨ、５００ｈｒである。
［実施例１］
実施例１では、異方性導電フィルムとして、粒子径４μｍの導電性粒子を使用した。接続前における粒子個数密度は２８０００個／ｍｍ2である。また、ＩＣバンプの側縁部に形成された段部の高さａは０．８μｍ、ガラス基板に形成された基板電極の側縁部に形成された段部の高さｂは０．８μｍである。
実施例１に係る接続体サンプルは、ＩＣバンプと基板電極の両段部の間に導電性粒子が咬みこまれることによる段部間のギャップｃが０．８μｍ、ＩＣバンプと基板電極の両主面部間に挟持された導電性粒子の圧縮率は４０％、信頼性試験後の導通抵抗は３Ωであった。
［実施例２］
実施例２では、粒子径３．５μｍの導電性粒子を使用した異方性導電フィルムを用いた。接続前における粒子個数密度は２８０００個／ｍｍ2である。ＩＣバンプ及び基板電極の各段部の高さａ、ｂは実施例１と同じ条件とした。
実施例２に係る接続体サンプルは、ＩＣバンプと基板電極の両段部の間に導電性粒子が咬みこまれることによる段部間のギャップｃが１．０μｍ、ＩＣバンプと基板電極の両主面部間に挟持された導電性粒子の圧縮率は２６％、信頼性試験後の導通抵抗は４Ωであった。
［実施例３］
実施例３では、粒子径３．０μｍの導電性粒子を使用した異方性導電フィルムを用いた。接続前における粒子個数密度は２８０００個／ｍｍ2である。ＩＣバンプ及び基板電極の各段部の高さａ、ｂは実施例１と同じ条件とした。
実施例３に係る接続体サンプルは、ＩＣバンプと基板電極の両段部の間に導電性粒子が咬みこまれることによる段部間のギャップｃが０．８μｍ、ＩＣバンプと基板電極の両主面部間に挟持された導電性粒子の圧縮率は２０％、信頼性試験後の導通抵抗は５Ωであった。
［実施例４］
実施例４では、粒子径３．５μｍの導電性粒子を使用した異方性導電フィルムを用いた。接続前における粒子個数密度は２８０００個／ｍｍ2である。また、ＩＣバンプの側縁部に形成された段部の高さａは０．８μｍ、ガラス基板に形成された基板電極の側縁部に形成された段部の高さｂは１．２μｍである。
実施例４に係る接続体サンプルは、ＩＣバンプと基板電極の両段部の間に導電性粒子が咬みこまれることによる段部間のギャップｃが０．８μｍ、ＩＣバンプと基板電極の両主面部間に挟持された導電性粒子の圧縮率は２０％、信頼性試験後の導通抵抗は５Ωであった。
［実施例５］
実施例５では、粒子径３．０μｍの導電性粒子を使用した異方性導電フィルムを用いた。接続前における粒子個数密度は２８０００個／ｍｍ2である。ＩＣバンプ及び基板電極の各段部の高さａ、ｂは実施例１と同じ条件とした。
実施例５に係る接続体サンプルは、ＩＣバンプと基板電極の両段部の間に導電性粒子が咬みこまれず、段部間のギャップｃが０μｍ、ＩＣバンプと基板電極の両主面部間に挟持された導電性粒子の圧縮率は４７％、信頼性試験後の導通抵抗は３Ωであった。
［実施例６］
実施例６では、粒子径３．０μｍの導電性粒子を使用した異方性導電フィルムを用いた。接続前における粒子個数密度は２８０００個／ｍｍ2である。ＩＣバンプ及び基板電極の各段部の高さａ、ｂは実施例１と同じ条件とした。
実施例６に係る接続体サンプルは、対抗するＩＣバンプの側縁部と基板電極の側縁部とがズレることにより、段部間のギャップｃが−０．２μｍ、ＩＣバンプと基板電極の両主面部間に挟持された導電性粒子の圧縮率は５３％、信頼性試験後の導通抵抗は３Ωであった。
［実施例７］
実施例７では、粒子径４．０μｍの導電性粒子を使用した異方性導電フィルムを用いた。接続前における粒子個数密度は２８０００個／ｍｍ2である。また、ＩＣバンプの側縁部に形成された段部の高さａは０．８μｍ、ガラス基板に形成された基板電極の側縁部に形成された段部の高さｂは１．４μｍである。
実施例７に係る接続体サンプルは、ＩＣバンプと基板電極の両段部の間に導電性粒子が咬みこまれることによる段部間のギャップｃが１．０μｍ、ＩＣバンプと基板電極の両主面部間に挟持された導電性粒子の圧縮率は２０％、隣接するＩＣバンプ間にわたる端子化ショートの発生率は２０ｐｐｍであった。
［比較例１］
比較例１では、粒子径３．０μｍの導電性粒子を使用した異方性導電フィルムを用いた。接続前における粒子個数密度は２８０００個／ｍｍ2である。また、ＩＣバンプの側縁部に形成された段部の高さａは０．８μｍ、ガラス基板に形成された基板電極の側縁部に形成された段部の高さｂは１．４μｍである。
比較例１に係る接続体サンプルは、ＩＣバンプと基板電極の両段部の間に導電性粒子が咬みこまれることによる段部間のギャップｃが０．３５μｍ、ＩＣバンプと基板電極の両主面部間に挟持された導電性粒子の圧縮率は１５％、信頼性試験後の導通抵抗は３０Ωであった。
［比較例２］
比較例２では、粒子径４．０μｍの導電性粒子を使用した異方性導電フィルムを用いた。接続前における粒子個数密度は２８０００個／ｍｍ2である。また、ＩＣバンプの側縁部に形成された段部の高さａは０．８μｍ、ガラス基板に形成された基板電極の側縁部に形成された段部の高さｂは０．８μｍである。
比較例２に係る接続体サンプルは、熱圧着ヘッドの押圧力を４０ＭＰａに弱めることにより、ＩＣバンプと基板電極の両段部の間に導電性粒子が咬みこまれることによる段部間のギャップｃが２．０μｍ、ＩＣバンプと基板電極の両主面部間に挟持された導電性粒子の圧縮率は１０％、信頼性試験後の導通抵抗は４０Ωであった。
［比較例３］
比較例３では、粒子径４．０μｍの導電性粒子を使用した異方性導電フィルムを用いた。接続前における粒子個数密度は４００００個／ｍｍ2である。また、ＩＣバンプの側縁部に形成された段部の高さａは０．８μｍ、ガラス基板に形成された基板電極の側縁部に形成された段部の高さｂは１．４μｍである。
比較例３に係る接続体サンプルは、ＩＣバンプと基板電極の両段部の間に導電性粒子が咬みこまれることによる段部間のギャップｃが１．１μｍ、ＩＣバンプと基板電極の両主面部間に挟持された導電性粒子の圧縮率は１７．５％、隣接するＩＣバンプ間にわたる端子化ショートの発生率は１０００ｐｐｍであった。
Figure 0006324746
Figure 0006324746
表１に示すように、実施例１〜６では、ＩＣバンプの側縁部に形成された段部の高さａ、ガラス基板に形成された基板電極の縁部に形成された段部の高さｂ、及びＩＣバンプと基板電極の両段部間のギャップｃを加えたＩＣバンプと基板電極の両主面部間の距離が、導電性粒子の径の８０％以下とされている。したがって、実施例１〜６では、ＩＣバンプと基板電極の両主面部間に挟持された導電性粒子が２０％以上圧縮され、信頼性試験後においても良好な導通性を維持することができる。
一方、比較例１では、ＩＣバンプと基板電極の両主面部間の距離が、導電性粒子の径の８５％と広く、導電性粒子が１５％までしか圧縮されなかった。また、比較例２では、ＩＣバンプと基板電極の両主面部間の距離が、導電性粒子の径の９０％と広く、導電性粒子が１０％までしか圧縮されなかった。そのため、比較例１及び比較例２では、導電性粒子の押し込みが不足し、信頼性試験後において導通抵抗が３０Ω以上と導通性が大きく悪化した。
また、表２に示すように、実施例７の粒子個数密度が２８０００個／ｍｍ2であるのに対し、比較例３の粒子個数密度が４００００個／ｍｍ2と高密度に充填されている。このため、実施例７に係る接続体サンプルは、ＩＣバンプ間のスペースにおける粒子間距離が平均２μｍ（粒子径の０．５倍）であるのに対し、比較例３に係る接続体サンプルは、ＩＣバンプ間のスペースにおける粒子間距離が平均１μｍ（粒子径の０．２５倍）と狭い。また、ＩＣバンプと基板電極の両段部間に咬みこまれている導電性粒子とも連なり、比較例３では、ＩＣバンプ間のショート発生率が実施例７に比して大きく上昇した。
１ 異方性導電フィルム、２ 剥離フィルム、３ バインダー樹脂層、４ 導電性粒子、６ 巻取リール、１０ 液晶表示パネル、１１，１２ 透明基板、１２ａ 縁部、１３ シール、１４ 液晶、１５ パネル表示部、１６，１７ 透明電極、１７ａ 端子部、１８ 液晶駆動用ＩＣ、１８ａ 実装面、１９ 電極端子、２０ ＣＯＧ実装部、２１ 基板側アライメントマーク、２２ ＩＣ側アライメントマーク、２３ 保護膜、２７，２８ 段部、３３ 熱圧着ヘッド

Claims (7)

  1. 回路基板と、
    上記回路基板上に異方性導電接着剤を介して接続されている電子部品とを備え、
    上記回路基板に形成された基板電極及び上記電子部品に形成された電極端子には、各側縁部に段部が形成され、
    上記基板電極及び上記電極端子は、各主面部間に、上記異方性導電接着剤に含有された導電性粒子が挟持され、
    上記導電性粒子と上記基板電極及び上記電極端子の各上記段部とが、以下の式（１）を満たす接続体。
    ａ＋ｂ＋ｃ≦０．８Ｄ ・・・（１）
    ［ａ：接続電極の段部高さ、ｂ：基板電極の段部高さ、ｃ：段部間ギャップ、Ｄ：導電性粒子の径］
  2. 上記各側縁部に形成された段部間に、上記導電性粒子が挟持されている上記基板電極及び上記電極端子を含む請求項１記載の接続体。
  3. さらに、上記導電性粒子と上記基板電極及び上記電極端子の各上記段部とが、以下の式（２）を満たす請求項１又は２に記載の接続体。
    ｃ≦１μｍ ・・・（２）
  4. 上記異方性導電接着剤は、フィルム状に形成され、
    上記導電性粒子は、規則的に配列されている又は個々に離間している請求項１〜３のいずれか１項に記載の接続体。
  5. 回路基板上に異方性導電接着剤を介して電子部品を接続する工程を有し、
    上記回路基板に形成された基板電極及び上記電子部品に形成された電極端子には、各側縁部に段部が形成され、
    上記基板電極及び上記電極端子は、各主面部間に、上記異方性導電接着剤に含有された導電性粒子が挟持され、
    上記導電性粒子と上記基板電極及び上記電極端子の各上記段部とが、以下の式（１）を満たす接続体の製造方法。
    ａ＋ｂ＋ｃ≦０．８Ｄ ・・・（１）
    ［ａ：接続電極の段部高さ、ｂ：基板電極の段部高さ、ｃ：段部間ギャップ、Ｄ：導電性粒子の径］
  6. 接続体を備えた電子機器において、
    上記接続体は、上記請求項１〜４のいずれか１項に記載の接続体である電子機器。
  7. 上記電子機器は、表示装置である請求項６に記載の電子機器。
JP2014018532A 2014-02-03 2014-02-03 接続体、接続体の製造方法、電子機器 Active JP6324746B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2014018532A JP6324746B2 (ja) 2014-02-03 2014-02-03 接続体、接続体の製造方法、電子機器
KR1020167019763A KR101937001B1 (ko) 2014-02-03 2015-02-03 접속체, 접속체의 제조 방법, 전자 기기
US15/114,453 US9673168B2 (en) 2014-02-03 2015-02-03 Connection body
CN201580007053.9A CN105934816A (zh) 2014-02-03 2015-02-03 连接体
CN202011369788.5A CN112614818A (zh) 2014-02-03 2015-02-03 连接体
TW104103512A TWI645480B (zh) 2014-02-03 2015-02-03 Connector, method of manufacturing the connector, electronic device
PCT/JP2015/052920 WO2015115657A1 (ja) 2014-02-03 2015-02-03 接続体
CN201811002555.4A CN109616457B (zh) 2014-02-03 2015-02-03 连接体
US15/584,609 US9960138B2 (en) 2014-02-03 2017-05-02 Connection body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014018532A JP6324746B2 (ja) 2014-02-03 2014-02-03 接続体、接続体の製造方法、電子機器

Publications (3)

Publication Number Publication Date
JP2015146379A JP2015146379A (ja) 2015-08-13
JP2015146379A5 JP2015146379A5 (ja) 2017-12-07
JP6324746B2 true JP6324746B2 (ja) 2018-05-16

Family

ID=53757222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014018532A Active JP6324746B2 (ja) 2014-02-03 2014-02-03 接続体、接続体の製造方法、電子機器

Country Status (6)

Country Link
US (2) US9673168B2 (ja)
JP (1) JP6324746B2 (ja)
KR (1) KR101937001B1 (ja)
CN (3) CN105934816A (ja)
TW (1) TWI645480B (ja)
WO (1) WO2015115657A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11805685B2 (en) 2020-07-30 2023-10-31 Samsung Display Co., Ltd. Electronic device including conductive adhesive layer

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6945276B2 (ja) * 2016-03-31 2021-10-06 デクセリアルズ株式会社 異方性導電接続構造体
US10297478B2 (en) * 2016-11-23 2019-05-21 Rohinni, LLC Method and apparatus for embedding semiconductor devices
KR102530672B1 (ko) * 2018-07-20 2023-05-08 엘지디스플레이 주식회사 스트레쳐블 표시 장치
TWI671921B (zh) * 2018-09-14 2019-09-11 頎邦科技股份有限公司 晶片封裝構造及其晶片
CN110943110A (zh) * 2019-11-25 2020-03-31 武汉华星光电半导体显示技术有限公司 一种显示装置
CN113851437A (zh) * 2020-06-28 2021-12-28 京东方科技集团股份有限公司 倒装芯片和芯片封装结构
CN115528161A (zh) * 2022-10-26 2022-12-27 上海天马微电子有限公司 显示面板的制作方法、显示面板及显示装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08138773A (ja) * 1994-11-02 1996-05-31 Ricoh Co Ltd 印刷配線板の電極部構造
KR100232678B1 (ko) * 1996-12-18 1999-12-01 구본준 돌기가 형성된 범프 및 그 제조방법
US20020098620A1 (en) * 2001-01-24 2002-07-25 Yi-Chuan Ding Chip scale package and manufacturing method thereof
JP4115832B2 (ja) * 2002-12-27 2008-07-09 東芝松下ディスプレイテクノロジー株式会社 半導体素子及び液晶表示パネル
CN100380741C (zh) * 2003-06-25 2008-04-09 日立化成工业株式会社 电路连接材料、电路构件的连接结构及其制造方法
KR100546346B1 (ko) * 2003-07-23 2006-01-26 삼성전자주식회사 재배선 범프 형성방법 및 이를 이용한 반도체 칩과 실장구조
US20050104225A1 (en) * 2003-11-19 2005-05-19 Yuan-Chang Huang Conductive bumps with insulating sidewalls and method for fabricating
KR101051013B1 (ko) * 2003-12-16 2011-07-21 삼성전자주식회사 구동 칩 및 이를 갖는 표시장치
EP1810334B1 (en) * 2004-11-11 2011-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for Manufacturing a Semiconductor Device
JP4575845B2 (ja) * 2005-06-06 2010-11-04 アルプス電気株式会社 配線接続構造および液晶表示装置
US20060280912A1 (en) * 2005-06-13 2006-12-14 Rong-Chang Liang Non-random array anisotropic conductive film (ACF) and manufacturing processes
KR101134168B1 (ko) * 2005-08-24 2012-04-09 삼성전자주식회사 반도체 칩 및 그 제조 방법과, 그를 이용한 표시 패널 및그 제조 방법
JP2007067134A (ja) * 2005-08-31 2007-03-15 Seiko Epson Corp 実装部品、実装構造、及び実装構造の製造方法
CN100492627C (zh) * 2005-10-24 2009-05-27 财团法人工业技术研究院 芯片结构、芯片封装结构及其工艺
JP4789738B2 (ja) 2006-07-28 2011-10-12 旭化成イーマテリアルズ株式会社 異方導電性フィルム
KR101193757B1 (ko) * 2007-09-20 2012-10-23 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤 이방성 도전막 및 그 제조 방법, 및 그 이방성 도전막을 이용한 접합체
JP2008047943A (ja) * 2007-11-01 2008-02-28 Renesas Technology Corp 半導体装置
JP5375374B2 (ja) * 2009-07-02 2013-12-25 日立化成株式会社 回路接続材料及び回路接続構造体
KR101041146B1 (ko) * 2009-09-02 2011-06-13 삼성모바일디스플레이주식회사 표시 장치
JP5916334B2 (ja) * 2011-10-07 2016-05-11 デクセリアルズ株式会社 異方性導電接着剤及びその製造方法、発光装置及びその製造方法
JP6155651B2 (ja) * 2012-01-11 2017-07-05 日立化成株式会社 導電粒子、絶縁被覆導電粒子及び異方導電性接着剤
TWI527208B (zh) * 2013-06-14 2016-03-21 元太科技工業股份有限公司 顯示面板及其製造方法
TWI471573B (zh) * 2013-07-04 2015-02-01 Au Optronics Corp 顯示裝置及其電路板模組

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11805685B2 (en) 2020-07-30 2023-10-31 Samsung Display Co., Ltd. Electronic device including conductive adhesive layer

Also Published As

Publication number Publication date
CN109616457B (zh) 2023-06-06
US20170236795A1 (en) 2017-08-17
CN112614818A (zh) 2021-04-06
WO2015115657A1 (ja) 2015-08-06
CN105934816A (zh) 2016-09-07
US9960138B2 (en) 2018-05-01
KR20160115918A (ko) 2016-10-06
TWI645480B (zh) 2018-12-21
KR101937001B1 (ko) 2019-01-09
TW201546920A (zh) 2015-12-16
US20160351531A1 (en) 2016-12-01
CN109616457A (zh) 2019-04-12
US9673168B2 (en) 2017-06-06
JP2015146379A (ja) 2015-08-13

Similar Documents

Publication Publication Date Title
JP6324746B2 (ja) 接続体、接続体の製造方法、電子機器
WO2015108025A1 (ja) 接続体、接続体の製造方法、接続方法、異方性導電接着剤
JP6645730B2 (ja) 接続体及び接続体の製造方法
WO2016013593A1 (ja) 接続体、及び接続体の製造方法
WO2015119093A1 (ja) アライメント方法、電子部品の接続方法、接続体の製造方法、接続体、異方性導電フィルム
WO2013129437A1 (ja) 接続体の製造方法、及び異方性導電接着剤
JP7369756B2 (ja) 接続体及び接続体の製造方法
JP2019140413A (ja) 接続体、接続体の製造方法、接続方法
WO2016114381A1 (ja) 接続構造体
JP6393039B2 (ja) 接続体の製造方法、接続方法及び接続体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180327

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180411

R150 Certificate of patent or registration of utility model

Ref document number: 6324746

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250