KR100232678B1 - 돌기가 형성된 범프 및 그 제조방법 - Google Patents

돌기가 형성된 범프 및 그 제조방법 Download PDF

Info

Publication number
KR100232678B1
KR100232678B1 KR1019960067285A KR19960067285A KR100232678B1 KR 100232678 B1 KR100232678 B1 KR 100232678B1 KR 1019960067285 A KR1019960067285 A KR 1019960067285A KR 19960067285 A KR19960067285 A KR 19960067285A KR 100232678 B1 KR100232678 B1 KR 100232678B1
Authority
KR
South Korea
Prior art keywords
bump
electrode
formed
pad
photoresist
Prior art date
Application number
KR1019960067285A
Other languages
English (en)
Other versions
KR19980048656A (ko
Inventor
김성진
Original Assignee
구본준
엘지.필립스 엘시디주식회사
론 위라하디락사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지.필립스 엘시디주식회사, 론 위라하디락사 filed Critical 구본준
Priority to KR1019960067285A priority Critical patent/KR100232678B1/ko
Publication of KR19980048656A publication Critical patent/KR19980048656A/ko
Application granted granted Critical
Publication of KR100232678B1 publication Critical patent/KR100232678B1/ko

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/2929Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01049Indium [In]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/0781Adhesive characteristics other than chemical being an ohmic electrical conductor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads

Abstract

일반적으로 액정표시장치는 화소가 포함되어 있는 액정패널과 상기 화소를 구동시킬 수 있는 신호가 발생되는 IC로 구성되어 있다. 그리고, 상기 IC에는 신호를 외부로 전송하는 전극이 있고, 상기 액정패널에는 외부 신호를 인가받는 패드가 있다. 또한, 상기 전극에는 패드와 전극을 연결시킬 수 있는 범프가 형성되어 있다.
상기 IC와 상기 액정패널을 연결하는 방법 중, 상기 IC를 상기 액정패널에 직접 실장시키는 COG(Chip On Glass) 방식이 있다. 상기 COG방식은 상기 범프와 상기 패드 사이에 도전성 입자(Conductive Particle)가 산포된 이방성도전필름(ACF)을 이용하여 접착하는 방식이다. 그런데, 종래의 COG방식에서는 상기 패드와 상기 범프의 접착시 상기 도전성입자의 흐름현상(flow)으로 인하여 상기 IC의 전극과 상기 액정패널의 패드 사이에 도전입자 수가 적어져 전기적 접속불량이 발생하거나 전극과 전극 사이 도전성입자 수가 밀집되어 전극간 전기적 단락(short)이 발생할 수 있다는 단점이 있었다.
본 발명은 상기 범프에 도전성 입자를 가둘 수 있는 돌기를 형성시켜, 상기 도전성입자의 흐름현상이 발생하더라도 상기 IC의 전극과 상기 액정패널의 패드 사이의 접촉상태를 양호하게 유지하는 방법과 상기 범프에 상기 돌기를 형성하는 방법에 관한 것이다.

Description

돌기가 형성된 범프 및 그 제조방법.

본 발명은 구동회로가 포함된 액정표시장치 또는, 집적회로(Integrated Circuit:이하IC)가 부착된 회로의 모듈을 제조할 때, 구동 IC칩을 액정패널의 유리기판(Glass) 위에 실장시키는 방법에 관한 것으로, 특히 구동 IC칩의 전극에 형성하는 범프의 구조를 개량하여 상기 IC칩을 이방성도전필름(Anithotropic Conductive Film:이하 ACF)을 이용하여 유리기판의 패드에 실장시킬 때, 상기 범프와 상기 패드 간의 전기적인 접촉성을 높이고, 상기 범프 간에 발생할 수 있는 단락(short)를 방지함으로써 상기 모듈의 제조수율을 높이고, 또한 상기 모듈의 배선효율을 높이기 위한 범프의 구조 및 제조방법에 관한 것이다.

현재 표시장치로써 가장 많이 사용되고 있는 CRT 브라운관은 색상구현이 쉽고, 동작속도가 빨라 TV와 컴퓨터모니터를 포함한 디스플레이 장치로서 각광을 받아 왔다. 그러나, CRT 브라운관은 전자총과 화면 사이의 거리를 어느정도 확보해야 하는 구조적 특성으로 인하여 두께가 두꺼울 뿐만 아니라, 전력소비가 크고, 게다가 무게도 상당히 무거워 휴대성이 떨어지는 단점이 있다. 이러한 CRT 브라운관의 단점을 극복하고자 여러 가지 다양한 표시장치가 고안되고 있는데, 그 중 가장 실용화 되어 있는 장치가 바로 액정표시장치이다.

상기 액정표시장치는 CRT 브라운관에 비해 화면이 어둡고 동작속도가 다소 느리지만, 전자총과 같은 장치를 갖추지 않아도 각각의 화소를 평면 상에서 주사되는 신호에 따라 동작시킬 수 있으므로, 얇은 두께로 제작될 수 있어 장차 벽걸이 TV와 같은 초박형(超薄形) 표시장치로 사용될 수 있다. 뿐만 아니라, 액정표시장치는 무게가 가볍고, 전력소비도 CRT 브라운관에 비해 상당히 적어 배터리로 동작하는 노트북 컴퓨터의 디스플레이로 사용되는 등, 휴대용 표시장치로서 가장 적합하다는 평도 받고 있다.

이러한 액정표시장치는 도3에서와 같이 영상을 표시하는 액정패널(130)과 영상신호를 발생하는 드라이버IC(131)로 구성되어 있는데, 상기 액정패널의 개략적인 구조는 도1에 나타낸 것과 같다. 먼저 제1기판(100)에는 복수개의 주사선(104)과 복수개의 신호선(106)이 매트릭스 형태로 형성되어 있고, 그 교차점에는 화소전극(108)과 박막트랜지스터(109)(Thin Film Transistor:이하 TFT)가 형성되어 있다. 그리고, 상기 제1기판과 대향하는 제2기판(102)에는 공통전극(110)과 칼라필터(112)가 형성되어 있고, 상기 제1기판과 상기 제2기판 사이에 액정(114)이 주입된 구조로 되어 있다. 상기 화소전극과 상기 공통전극 사이의 상기 액정이 상기 액정표시장치의 화소(畵素)로서의 역할을 하게된다. 또, 상기 액정의 배향방향에 따라 상기 제1기판과 상기 제2기판의 바깥면에는 외부 빛의 투과방향을 일정하게 해주는 편광판(116)이 부착되어 있다.

상기 TFT는 도2에 나타낸 것과 같이 크롬 등의 금속으로 된 게이트전극(120)과 금속 또는, ITO와 같은 투명전극으로 된 소스전극(121)과 드레인전극(122), 및 반도체채널층(123)으로 구성되어 있다. 그리고, 상기 게이트전극(120)은 상기 주사선(104)에 연결되어 있고, 상기 소스전극은 신호선(106)에 연결되어 있으며, 상기 드레인전극(122)은 화소전극(108)에 연결되어 있다. 이러한 구조를 가진 상기 TFT는 주사선(104)을 통해 주사전압이 게이트전극(120)에 인가되면, 상기 신호선(106)에 흐르는 신호전압이 소스전극(121)에서 드레인전극(122)으로 반도체채널층(123)을 통해 인가되도록 동작한다. 상기 신호전압이 드레인전극으로 인가되면, 상기 드레인전극과 연결된 화소전극과 상기 제2기판에 형성된 공통전극(110) 사이에 전압차가 발생하게 되어 상기 화소전극(108)과 공통전극(110) 사이에 주입된 액정(114)의 분자배열이 변화된다. 그리고, 상기 액정의 분자배열이 변함으로 인해 상기 액정의 광투과율이 변하게 되어 상기 TFT는 상기 액정패널의 상기 화소를 동작시키는 스위치소자로서의 역할을 수행한다.

그런데, 상기 액정패널은 도3에서와 같이 주사선에서 연장된 제1패드(133)와 신호선에서 연장된 제2패드(134)가 형성되어 있다. 그리고, 상기 제1패드(133)는 주사전압을 발생하는 제1IC(137)와 연결되고, 상기 제2패드(134)는 신호전압을 발생하는 제2IC(138)와 연결되어 있다. 그래서, 제1IC(137)에서 발생하는 주사전압이 제1패드(133)를 통하여 주사선(104)에 인가되고, 제2IC(138)에서 발생하는 신호전압이 제2패드(134)를 통하여 신호선(106)에 인가된다. 이 때, 상기 제1패드 또는, 제2패드를 제1IC 또는, 제2IC에 연결하는 방법에는 여러 가지가 있으나, 상기 공정을 위해서는 먼저 IC의 전극에 상기 패드를 연결할 수 있는 범프(도면미도시)를 상기 IC에 형성시켜야 한다. 도4에 상기 범프를 형성하는 공정을 간략히 도시하였다.

상기 범프를 형성하기 위해 전극(141)을 제외하고 보호막이 증착된 IC의 표면(140)에 금속(142)을 증착하고, 범프를 형성할 부분만 제외하고 포토레지스트(143)를 도포한다.(도4A) 즉, IC의 표면(140)에서 전극(141)에 해당하는 부분은 노출되고, 전극에 해당하지 않는 부분은 포토레지스트(143)가 덮이게 하는 것이다. 상기 금속(142)을 추가로 증착하는 이유는 추후 전기도금시, 금의 전착을 용이하게 해 주기 때문이다

상기 공정에서 포토레지스트가 도포된 IC를 금(Au)으로 전기도금하여 금속(143)의 전극(141)에 접촉되어 있는 부분에 금이 전착되도록 한다.(도4B) 상기 포토레지스트는 절연성 물질이므로 상기 전기도금공정을 하여도 상기 포토레지스트에 금이 전착되지 않고, 상기 IC의 전극에 해당하는 부분에만 금이 도금되면서 범프(144)가 형성된다. 이 때, 형성되는 범프의 높이는 상기 포토레지스트의 높이보다 높게 하는 것이 좋다. 그러면, 상기 범프는 상기 포토레지스트의 경계면 위로 넘치게 된다. 상기 범프의 재료로는 주로 금(Au)이 쓰이나, 금 대신에 구리(Cu), 니켈 등을 채용해도 된다. 상기 범프를 포토레지스트의 경계면 위로 넘치게 하는 이유는 전착된 범프와 다른 전극과의 접촉성을 좋게 하기 위해서이다.

마지막으로 포토레지스트를 식각하여 제거하면, 전극에 도금된 금이 남게 되어 범프가 완성된다.(도4C)

상기 공정에서 완성된 범프를 이용하여 패드와 IC를 연결하기 위해 일반적으로 사용하는 방식은 TAB(Tape Automated Bonding)이 있다. 상기 TAB방식은 금속선이 접착된 필름과 상기 IC의 전극 사이에 공정합금 접속을 하는 ILB(Inner Lead Bonding) 공정과 OLB(Outter Lead Bonding) 공정을 거쳐 액정패널의 패드와 IC의 범프를 접착한다. 상기 ILB 공정은 필름리드(Film Lead)와 IC의 전극을 범프로 접속하는 공정이고, 상기 OLB 공정은 상기 ILB 공정을 거쳐 전극과 접착된 TAB 패키지의 리드(lead)를 액정패널에 접착하는 공정이다.

도6를 참조로 하여 상기 TAB방식의 개략적인 공정을 설명한다. 먼저 액정패널의 패드와 연결할 IC의 전극(141)에 범프(144)를 형성한다.(도6A) 상기 범프의 공정은 상기 도4에서 실시한 것과 동일하다.

상기 공정 후, 상기 범프 위에 복수개의 금속선(도6B의 151)이 접착제(도면미도시)에 의해 접착된 폴리이미드계 필름(150)의 한쪽 단을 정렬시킨다.(도6B) 도면에는 나타나지 않았지만, 상기 필름의 표면에 접착되어 있는 금속선은 상기 IC에서 출력되는 신호를 전송하는 역할을 한다.

상기 필름과 상기 범프를 접착공정에 의해 접착시켜 전기적으로 단락시킨다.(도6C)

상기 공정 중, 상기 필름과 범프 사이를 접착시킬 때에는 열압착 방식으로 범프와 리드 사이를 공정합금화 시켜 상기 필름을 상기 IC의 전극에 접착한다.(도6C) 또, 접합부에 외부의 기계적 강도나 내습성을 보강하기 위하여 보호수지(155)를 도포하여 경화시킨다.

상기 공정 후, 상기 범프가 접착된 상기 폴리이미드계 필름의 다른 쪽 단을 상기 공정에서와 같이 ACF(도면미도시)를 사용하여 액정패널의 패드(170)에 접착한다.(도5) 상기 폴리이미드계 필름을 상기 패드에 접착할 때, 상기 IC의 전극과 단락된 상기 금속선이 상기 도전볼을 통하여 상기 패드와 접촉되도록 정렬하여 접착해야 한다. 즉, TAB방식은 상기 IC를 상기 액정패널의 외부에 설치하고, 금속선이 접착된 필름으로 상기 IC의 전극과 상기 액정패널의 전극을 단락시키는 방법이다.

이러한 TAB방식 외에 IC를 액정패널의 유리기판에 직접 실장시키는 COG(Chip On Glass) 방식이 있다. 상기 COG방식은 TAB에서 사용했던 필름을 사용하지 않고 범프와 ACF만으로 유리기판에 IC를 접착시키는 방법으로서, 상기 TAB방식에 비해 구조가 간단하고 상기 TAB방식에 비해 액정표시장치에서 액정패널이 차지하는 비율을 높일 수 있는 것이 장점이다. 도7은 상기 COG를 이용한 IC접착방법을 도시한 것이다.

먼저 액정패널의 패드(181)에 해당하는 유리기판(180)에 ACF수지(153)를 탑재한다.(도7A) 그리고, 상기 도4에서 나타낸 공정을 통해 범프(144)가 형성된 IC(140)를 열압착 공법으로 상기 유리기판에 접착한다.(도7B) 상기 TAB방식에서 설명한 바와 같이 상기 ACF수지에 산포되어 있는 도전볼이 범프와 패드에 눌려 도전볼에 싸여있는 절연막(도면미도시)이 깨지면서 상기 IC의 전극과 상기 패드가 전기적으로 단락(short)된다. 마지막으로 상기 범프와 접착시키는 공정으로 인해 연질화된 ACF수지를 경화시키기 위해 상기 IC에 열을 가함으로써 상기 IC와 상기 유리기판의 패드가 안정적으로 접착된다.

그런데, 상기 TAB방식으로 상기 IC와 상기 패드를 접착하면 액정패널에서 차지하는 IC의 실장면적이 줄어들고 상기 액정패널의 동작신뢰도가 높아지나, 상기 TAB방식은 ACF가 접착되어 상기 패드에서 연장된 필름을 따로 제조해야 하는 단점이 있다. 그리고, 상기 TAB방식을 액정표시장치의 제조에 채용하면 상기 액정표시장치의 제조 공정 수가 많아지게 되고, 상기 필름을 사용함으로써 발생하는 비용으로 인해 액정패널의 제조단가가 높아지는 단점이 있다. 또한, IC를 연결하기 위한 필름이 차지하는 면적으로 인하여 액정패널의 면적에 비해 액정표시장치의 부피가 기대이상으로 커진다는 단점도 있다.

그래서, COG방식으로 IC와 패드를 직접 유리기판 위에서 접착하는 방법이 개발되고 있는데, 현재 사용되고 있는 COG실장방법은 다음과 같은 문제점이 있다.

도7B의 점선으로 된 A부분을 확대해서 살펴보면, ACF수지를 경화시키기 위해 IC에 열을 가할 때, 상기 ACF수지에 유연성이 발생하기 시작하는 유리전이온도(Tg) 이상에서 상기 ACF수지에 흐름현상(183)(flow)이 발생한다. 그러면, 상기 ACF수지에 산포되어 있는 도전볼도 함께 범프와 범프 사이의 빈 공간으로 흐르는 것을 볼 수 있는데, 상기 도전볼의 흐름현상은 특히 범프의 가장자리부위에서 가장 활발하게 일어나 범프의 중앙부분은 전기적인 접속이 양호하지만, 범프의 가장자리 부분은 전기적으로 접속불량이 일어나게 된다. 뿐만 아니라 상기 도전볼의 흐름현상으로 인하여 범프와 범프 사이의 빈공간에서 도전볼이 뭉치면서 인접한 범프 사이에 전기적인 단락(short)이 발생될 수 있다. 그래서, 범프와 패드 사이에 접속저항이 높아지게 되고, 신호의 누설 위험이 존재하게 되는 것이다.

그러므로, 상기 도전볼의 흐름현상을 줄여 범프와 패드 사이의 접속저항을 낮추고, 범프 사이의 신호 누설을 줄일 수 있는 방법이 필요하게 된다.

도1은 일반적인 액정표시장치의 액정패널의 개략도를 나타낸 것이다.

도2는 일반적인 박막트랜지스터의 단면도를 나타낸 것이다.

도3은 일반적인 액정패널과 드라이버IC의 패드와 액정패널을 구동시킬 수 있는 드라이버IC의 연결을 나타낸 개략적인 평면도이다.

도4는 IC의 범프를 형성하는 공정을 나타낸 단면도이다.

도5는 IC와 패드를 연결하는 필름과 범프를 접착하는 것을 나타낸 TAB방식의 개략적인 단면도이다.

도6은 IC와 패드를 TAB방식으로 연결하는 공정을 나타낸 단면도이다.

도7은 IC와 패드를 COG방식으로 연결하는 것을 나타낸 상세한 단면도이다.

도8는 본 발명의 범프를 형성하는 공정을 나타낸 단면도이다.

도9은 본 발명의 범프를 위에서 바라본 평면도 및 단면도이다.

도10은 본 발명의 또다른 범프를 형성하는 공정을 나타낸 단면도이다.

도11는 본 발명의 또다른 범프를 위에서 바라본 평면도 및 단면도이다.

도12는 본 발명의 범프를 마스크공정으로 제조하는 방법을 나타낸 도면이다.

도13는 본 발명의 범프를 이용하여 IC의 전극과 패드를 연결하는 COG방식의 단면도이다.

도14은 본 발명의 범프를 이용했을 때, 범프 밑면에 접착되는 도전볼의 개수가 종래보다 많아졌음을 보여주는 것이다.

* 도면의 기호설명 *

100 : 제1기판102 : 제2기판104 : 주사선

106 : 신호선108 : 화소전극109 : 박막트랜지스터

110 : 공통전극112 : 칼라필터114 : 액정

116 : 편광판

120 : 게이트전극121 : 소스전극122 : 드레인전극

123 : 반도체채널층125 : 절연막126 : 보호막

130 : 액정패널131 : 드라이버 IC133 : 제1패드

134 : 제2패드137 : 제1IC138 : 제2IC

140 : 반도체 IC 141 : 전극142 : 확산방지용금속

143 : 포토레지스트144 : 범프145 : 보호막(passivation)

150 : 폴리이미드 필름151 : 금속선(TAB LEAD)153 :ACF수지

154 : 도전볼155 : 보호수지170 : 패드

180 : 유리기판181 : 패드183 : 흐름현상

200 : 반도체 웨이퍼202 : IC의 전극204 : 확산방지용금속층

205 : 도금용금속(Au)206 : 포토레지스트

208 : 표면이 평평한 범프210 : 탄화된 포토레지스트

212 : 돌기214 : 본 발명의 범프216 : 수지(Binder)

220 : IC306 : 제1포토레지스트308 : 제1범프

310 : 제2포토레지스트312 : 제2범프314 : 본 발명의 범프

본 발명은 ACF에 산포되어 있는 도전볼을 범프의 밑면 영역 안에 가둘 수 있도록 IC의 전극에 형성하는 범프에 일종의 돌기를 형성시켜 패드와 접착시키는 것이다.

(실시예1)

먼저 반도체 웨이퍼(200)의 전면에 금속막(204)을 증착시키고, 마스크공정을 통하여 범프를 형성할 위치만 제외하고 포토레지스트(206)를 증착시킨다.(도8A) 이때, 상기 범프를 형성할 위치는 상기 IC의 전극(202)이 위치한 부분이 된다. 그리고, 상기 금속막은 일반적으로 Ti와 W의 합금을 사용한다. 다만, 상기 금속막으로 Ti와 W의 합금을 사용하면, 추후 범프로 사용하기 위한 금(Au)이 쉽게 도금되도록 하기 위하여 상기 Ti와 W의 합금 위에 금(Au)(205)을 얇게 증착할 수도 있다.(도8B)

상기 공정을 통하여 전극에 해당하는 부분의 금속막 위에 포토레지스트가 제거된 IC를 1차전기도금 공정을 통하여 금(Au)으로 상기 금속막 위에 표면이 평평한 범프(208)를 형성한다.(도8C) 이 때도 역시 상기 종래발명의 COG방식에서 설명한 바와 같이 상기 포토레지스트는 절연물질이므로, 표면에 도금되지 않고 상기 포토레지스트에 의해 가려지지 않은 금속막의 표면에만 도금된다. 상기 도금된 금의 두께, 즉 범프의 높이는 추후 접착공정에서 기판의 패드와 충분히 접착될 수 있는 높이로 하되 상기 포토레지스트의 두께보다 얇게 한다. 그러나, 상기 포토레지스트의 높이와 상기 범프의 높이 차이가 상기 ACF에 산포되어 있는 도전볼의 직경보다 크지 않게 한다. 대략 5∼6㎛ 정도로 하면 적당하다. 즉, 상기 포토레지스트의 높이와 상기 범프의 높이 차이는 상기 도전볼의 직경에 따라 변화시키는 것이 좋다.

상기 공정 후, 포토레지스트 표면을 산소 플라즈마로 반응시켜 탄화시킨다.(도8D) 그러면, 상기 탄화된 포토레지스트 표면(210)은 탄소성분으로 인해 약간의 도전성을 띄게된다. 이 때 본 발명에서는 상기 탄화 조건으로 상기 산소플라즈마의 압력을 150mTorr 정도로 하고 10분간 진행하여 대략 2.5㎛정도 깊이의 포토레지스트를 태웠다.

상기 공정으로 포토레지스트의 표면이 약간의 도전성을 띄게 된 상태에서 상기 포토레지스트와 상기 범프 표면에 상기 1차전기도금과 동일한 금(Au)으로 2차전기도금 공정을 실시한다. 다만, 상기 2차전기도금 공정은 상기 1차전기도금공정에 비해 얇은 두께로 진행시키도록 한다. 그러면, 상기 탄화된 포토레지스트의 표면 중, 상기 범프와 접촉되는 부분 즉, 포토레지스트의 가장자리부분에는 금으로 얇게 도금되지만, 범프와 접촉되지 않은 부분의 상기 포토레지스트의 표면에는 도금되지 않는다. 그 이유는 범프와 단차진 포토레지스트의 단차부에 형성된 탄화물질에 금(Au)이 2차로 전착됨으로써 범프의 금(Au)을 연장시키는 역할을 해 주기 때문이다. 그러나, 1차전기도금공정에서 형성된 범프로부터 먼 위치의 포토레지스트는 탄화되어 없어지므로, 단차지지 않은 포토레지스트에는 금이 전착되지 않는다. 결국, 범프와 단차져 있는 부분의 탄화된 포토레지스트 표면에만 금(Au)이 연장되어 도금되고, 범프와 단차지지 않은 부분의 탄화된 포토레지스트에는 금(Au)이 도금되지 않는다. 그래서, 범프의 가장자리 부분에 얇은 돌기(212)가 형성된다.(도8E)

상기 공정을 마치면, 상기 IC에서 포토레지스트를 식각하여 제거한다. 이 때, 상기 포토레지스트 아래에 깔린 금속막을 함께 식각하여 상기 IC의 전극에 접착된 본 발명의 범프(214)를 완성한다.(도8F)

상기 공정을 통해 완성된 범프의 평면도와 단면도는 도9에 나타낸 것과 같다. 상기 범프에서 IC의 전극과 맞닿은 부분의 반대면은 가장자리에 난간 형상으로 돌기(212)가 형성된 모양을 하고 있다. 그리고, 그 높이의 단차는 상기 도전볼의 직경보다 작은 높이로 대략 2∼3㎛ 정도이다.

(실시예2)

상기 실시예1에 덧붙여 다음과 같은 공정을 거치면 더 넓은 ACF수지의 범위에 걸쳐 더 많은 수의 도전볼을 가둘 수 있는 범프를 형성할 수 있다. 도8C에서와 같이 1차전기도금에서 범프가 증착된 IC기판을 적외선오븐과 같은 오븐에 넣어 하드베이크공정을 거친다. 상기 하드베이크공정에서 오븐의 온도는 대략 60℃정도로 하여 상기 범프가 증착된 IC기판을 약 30분간 굽는다. 그러면, 상기 IC기판의 표면에 증착되어있던 포토레지스트가 오그라든다.(도10A)

상기 하드베이크공정을 거친 후, 상기 오그라든 포토레지스트 표면을 산소 플라즈마로 반응시켜 탄화시킨다.(도10B) 그러면, 상기 탄화된 포토레지스트 표면(210)은 탄소성분으로 인해 약간의 도전성을 띄게된다.

상기 공정으로 포토레지스트의 표면이 약간의 도전성을 띄게 된 상태에서 실시예1에서와 같이 상기 포토레지스트와 상기 범프 표면에 상기 1차전기도금과 동일한 금(Au)으로 2차전기도금 공정을 실시한다. 마찬가지로 실시예1과 같이 상기 2차전기도금 공정은 상기 1차전기도금공정에 비해 얇은 두께로 진행시키도록 한다. 그러면, 상기 탄화된 포토레지스트의 표면 중, 상기 범프와 접촉되는 부분 즉, 포토레지스트의 가장자리부분에는 금으로 얇게 도금되지만, 범프와 접촉되지 않은 부분의 상기 포토레지스트의 표면에는 도금되지 않는다. 그런데, 상기 실시예1과 달리 본 실시예2에서는 포토레지스트의 가장자리부분이 오그라들어 있기 때문에 범프가 나팔모양처럼 범프의 바깥쪽을 향해 퍼진 형태로 돌기가 형성된다.(도10C)

상기 공정을 마치면, 상기 IC에서 포토레지스트를 식각하여 제거한다. 이 때, 상기 포토레지스트 아래에 깔린 금속막을 함께 식각하여 상기 IC의 전극에 접착된 본 발명의 범프(214)를 완성한다.(도10D)

상기 공정을 통해 완성된 범프의 평면도와 단면도는 도11에 나타낸 것과 같다. 상기 범프에서 IC의 전극과 맞닿은 부분의 반대면은 가장자리에 난간 형상으로 돌기(212)가 형성된 모양을 하고 있다. 그리고, 그 높이는 상기 도전볼의 직경보다 작은 높이로 대략 2∼3㎛ 정도이다.

본 공정에서 주의할 점은 하드베이크 공정을 거칠 때, 포토레지스트를 심하게 오그라들게 하면 범프의 돌기부분이 심하게 퍼져 인접한 범프와 맞닿게 됨으로써 범프 사이에 전기적인 단락(short)이 발생할 수도 있다는 점이다. 그러므로, 상기 실시예2 공정은 범프가 맞닿지 않도록 상기 포토레지스트의 물질에 따라 하드베이크의 온도와 시간을 조절하여 상기 포토레지스트를 적당히 오그라들게 한다.

도14는 본 발명의 범프에 의해 가장자리에 모인 도전볼의 분포상태를 보여주는 사진이다.

(실시예3)

본 실시예3은 상술했던 실시예1과 공정이 비슷하다. 도12를 참조로 본 실시예3을 설명한다. 먼저 반도체 웨이퍼(200)의 전면에 금속막(204)을 증착시키고, 마스크공정을 통하여 범프를 형성할 위치만 제외하고 제1포토레지스트(306)를 증착시킨다. 이때, 상기 범프를 형성할 위치는 실시예1과 실시예2에서와 마찬가지로 상기 IC의 전극(202)이 위치한 부분이 된다. 그리고, 상기 금속막은 일반적으로 Ti와 W의 합금을 사용한다.

상기 공정을 통하여 전극에 해당하는 부분의 금속막 위에 제1포토레지스트가 제거된 IC를 1차전기도금 공정을 통하여 금(Au)으로 상기 금속막 위에 표면이 평평한 제1범프(308)를 형성한다.(도12A) 이 때도 역시 상기 종래발명의 COG방식에서 설명한 바와 같이 상기 제1포토레지스트는 절연물질이므로, 표면에 도금되지 않고 상기 제1포토레지스트에 의해 가려지지 않은 금속막의 표면에만 도금된다. 상기 도금된 금의 두께, 즉 제1범프의 높이는 추후 접착공정에서 기판의 패드와 충분히 접착될 수 있는 높이로 하되 상기 제1포토레지스트의 두께보다 얇게 한다. 그러나, 상기 제1포토레지스트의 높이와 상기 제1범프의 높이 차이가 상기 ACF에 산포되어 있는 도전볼의 직경보다 크지 않게 한다. 대략 5∼6㎛ 정도로 하면 적당하다. 이 때, 실시예1에서는 상기 제1포토레지스트의 높이와 상기 제1범프의 높이 차이는 상기 도전볼의 직경에 따라 변화시키는 것이 좋았었다. 그런데, 실시예3에서는 상기 제1포토레지스트의 높이와 제1범프의 높이와 비슷해도 상관없다.

상기 공정 후, 상기 범프의 중앙부분의 일부분에 제2포토레지스트(310)를 증착한다. 이 때, 상기 제1포토레지스트 위에 제2포토레지스트(310)가 증착되어도 상관없다. 그리고, 상기 제2포토레지스트에 가려지지 않은 제1범프의 표면에 상기 1차전기도금과 동일한 금(Au)으로 2차전기도금 공정을 실시하여 제2범프(312)를 형성한다.(도12B) 다만, 상기 2차전기도금 공정은 상기 제1범프에 비해 제2범프의 두께가 가 얇아지도록 진행시켜야 한다. 그러나, 그 두께는 ACF에 산포되어 있는 도전볼의 직경보다 크지 않게 한다. 실시예1에서 포토레지스트와 범프의 높이단차와 마찬가지로 대략 5∼6㎛ 정도로 하면 적당하다. 이 2차전기도금공정에 의해 1차전기도금공정에서 형성되었던 제1범프의 가장자리 부분에 얇은 제2범프(312)가 돌기 모양으로 형성된다.

상기 공정을 마치면, 상기 IC에서 제1포토레지스트와 제2포토레지스트를 식각하여 제거한다. 이 때, 상기 포토레지스트 아래에 깔린 금속막을 함께 식각하여 상기 IC의 전극에 접착된 본 발명의 범프(314)를 완성한다.(도12C)

본 발명에서 완성된 범프는 신호전압이 발생되는 IC와 상기 신호전압을 인가받는 액정패널의 패드 사이에 이루어지는 전기적인 접속을 종래의 COG방식보다 더 양호하게 만들 수 있다. 도13을 참조로 하여 설명하면, 다음과 같다.

상기 본 발명에서 완성된 범프(214, 314)를 장착한 IC(220)를 액정패널의 패드(170)에 접속시키기 위하여 액정패널에 도전볼이 산포된 ACF를 탑재시킨다. 그리고, 상기 범프가 장착된 IC의 전극과 상기 패드가 대응하도록 상기 IC를 정렬시킨다.(도13A)

상기 공정에서 정렬상태가 양호해지면, 상기 IC에 열과 압력을 동시에 가하면서 IC를 하강시켜 상기 범프와 상기 ACF를 접촉시킨다.(도13B) 이 때, 상기 ACF에 흐름현상이 발생하면서 상기 ACF에 산포되어 있는 도전볼이 범프와 범프 사이의 빈공간(216)으로 함께 흐르기 시작한다. 그러나, 종래 기술과 달리 본 발명의 범프와 접촉된 ACF에 산포된 도전볼의 대부분은 범프의 가장자리부에 형성된 상기 돌기(212)에 의해 범프의 가장자리부에 걸려 상기 빈공간으로 흐르지 못한다.

상기 IC를 계속 하강시키면, ACF에 산포된 상기 도전볼은 계속 상기 범프의 가장자리부에 쌓이게 된다.(도13C) 이 때, 상기 본 발명의 범프와 패드 사이에 존재하는 도전볼의 개수는 약 40×80㎛의 밑면적의 범프를 기준으로 동일 ACF기준(도전볼 분포: 20,000EA/㎟)에서 종래 기술보다 대략 10개 이상이 더 많게 된다. 이것은 상기 범프와 패드 사이에 접착되는 상기 도전볼의 수가 밑면이 평평한 종래의 범프에 비해 약 20% 이상 늘어난 수치이다.

도14은 본 발명의 범프에서 범프의 밑면에 접촉된 도전볼과 범프의 가장자리에 접촉된 도전볼을 보여주는 사진이다. 본 발명을 통해 형성된 돌기에 의해 범프의 가장자리부분(사각형의 검은 띠부분)에 도전볼(구체)이 쌓여 있는 것이 확연히 나타난다. 그리고, 표1은 상기 돌기가 없는 범프와 패드사이의 접촉저항 및 상기 돌기가 형성된 범프와 패드사이의 접촉저항을 나타낸 도표이다. 표1을 보면, 돌기가 형성된 범프와 패드 사이의 접촉저항이 돌기가 없는 범프와 패드사이의 접촉저항에 비해 훨씬 줄어듬을 볼 수 있다.

[표 1]

돌기가 없는 범프와 돌기가 있는 범프의 접촉저항 비교

범프형상 pin 7 pin 8 pin 9 pin 37 pin 38 pin 39 최대값 최소값 평균값 편차 돌기없음(Ω) 27.1 22.3 21.0 15.0 19.0 23.0 27.1 15.0 21.2 4.1 돌기있음(Ω) 13.1 9.6 12.5 9.3 9.0 6.8 13.1 6.8 10.1 2.4 범프의밑면적 40×80㎛

결국 상기 본 발명의 범프를 사용하면, 종래 기술보다 더 많은 개수의 도전볼이 상기 범프와 접촉되므로 상기 패드와 IC의 전극 간의 전기적인 접속이 종래보다 더 양호하게 된다는 것을 뜻한다. 뿐만 아니라 상기 범프와 범프 사이의 빈공간으로 빠져나가는 도전볼의 수가 줄어들어 상기 범프와 범프 사이에서 발생할 수 있는 신호의 누설을 방지할 수도 있다.

그러므로, 상기 본 발명의 범프를 사용한 IC는 ACF로 액정패널의 패드와 COG방식으로 연결할 때, 패드와 상기 IC의 전극 사이의 접속저항이 종래기술보다 낮아지게 되며, 상기 빈공간으로 빠져나간 도전볼의 수가 적어 상기 범프 사이의 절연저항은 종래보다 커지게 되므로, 안정적으로 IC에서 액정패드로 신호를 전송할 수 있게 되는 효과가 있다.

Claims (29)

  1. 투명기판 위에 형성된 TFT어레이에서 연장된 패드와
    상기 TFT어레이를 동작시킬 수 있는 신호를 발생시키는 IC와
    상기 IC는 상기 IC에서 발생된 상기 신호를 상기 패드로 전송하기 위한 전극이 형성되어 있고,
    상기 전극에는 각각 저항성이 낮은 금속으로 형성된 범프가 형성되어 있고,
    상기 패드와 상기 IC의 상기 전극에 형성된 상기 범프 사이에 복수개의 도전성 입자(Conductive particle)가 산포된 접착수단이 접착되어 상기 도전성 입자에 의해 상기 패드와 상기 IC의 각 전극을 전기적으로 접속하는 액정표시장치에 있어서;
    상기 범프 중 상기 도전성 입자를 통하여 상기 전극에 접속될 표면의 주변부에 상기 도전성 입자를 가둘 수 있는 수단이 형성되어 있는 것을 특징으로하는 액정표시장치
  2. 1항에 있어서, 상기 수단이 도전성입자의 직경과 작은 폭과 높이로 융기된 돌출부로 구성되어 있고, 상기 범프와 상기 패드가 접착된 액정표시장치.
  3. 제2항에 있어서, 상기 돌출부가 상기 표면상의 가장자리에 형성되어 있고, 상기 범프와 상기 패드가 접착된 액정표시장치.
  4. 3항에 있어서, 상기 돌출부의 높이가 1∼5㎛이고, 폭이 1∼5㎛ 정도로 형성되어 상기 범프와 상기 패드가 접착된 액정표시장치.
  5. 2항과 3항과 4항 중, 어느 한 항에 있어서, 상기 돌출부가 난간형으로 형성되어 있고, 상기 범프와 상기 패드가 접착된 액정표시장치.
  6. 5항에 있어서, 상기 범프에 형성된 돌기와 인접한 범프에 형성된 돌기 사이의 거리가,
    상기 전극과 인접한 전극 사이의 거리와 동일하게 형성된 액정표시장치.
  7. 5항에 있어서, 상기 범프에 형성된 돌기와 인접한 범프에 형성된 돌기 사이의 거리가,
    상기 전극과 인접한 전극 사이의 거리보다 가깝게 형성된 액정표시장치.
  8. 1항에 있어서, 상기 접착수단으로 이방성 도전 필름(ACF:Anisotropic Conductive Film)을 사용하여 상기 범프와 상기 패드가 접착된 액정표시장치.
  9. IC에 제1금속으로 전극을 형성하는 공정과;
    상기 전극상에 개구부를 갖는 보호막을 적층형성하는 공정과;
    상기 전극을 도포하도록 제2금속과 포토레지스트를 소정의 두께로 적층하는 공정과;
    상기 전극이 형성된 부분 위에 형성된 상기 제2금속 위의 포토레지스트를 제거하는 공정과;
    상기 포토레지스트가 제거된 부분에 상기 포토레지스트의 두께보다 얇은 두께로 범프를 도금하는 제1전기도금공정과;
    상기 포토레지스트 표면을 탄화시키는 공정과;
    상기 포토레지스트와 상기 범프의 경계부분에 범프를 추가로 증착하기 위한 제2전기도금공정과;
    상기 범프를 마스트로 포토레지스트와 상기 제2금속을 동시에 식각하는 공정을 포함하는 범프의 형성방법.
  10. 9항에 있어서, 제1전기도금 후, 상기 포토레지스트의 가장자리를 수축시키는 하드베이크 공정과;
    상기 하드베이크 공정 후, 상기 포토레지스트를 탄화시키는 공정이 포함된 범프의 형성방법.
  11. IC에 제1금속으로 전극을 형성하는 공정과;
    상기 전극상에 개구부를 갖는 보호막을 적층형성하는 공정과;
    상기 전극을 도포하도록 제2금속과 제1포토레지스트를 소정의 두께로 적층하는 공정과;
    상기 전극이 형성된 부분 위에 형성된 상기 제2금속 위의 제1포토레지스를 제거하는 공정과;
    상기 포토레지스트가 제거된 부분에 상기 제1포토레지스트의 두께보다 얇은 두께로 범프를 도금하는 제1전기도금공정과;
    상기 범프의 중앙부분 일부와 상기 제1포토레지스트가 형성된 부분에 제2포토레지스트를 증착하는 공정과;
    상기 제2포토레지스트가 증착되지 않은 상기 범프의 가장자리부분에 범프를 추가로 도금하기 위한 제2전기도금공정과;
    상기 제1포토레지스트와 제2포토레지스트 및 제2금속을 동시에 식각하는 공정을 포함하는 범프의 형성방법.
  12. 전극과;
    패드와;
    상기 전극 위에 형성된 범프와;
    상기 범프와 상기 패드를 접속하기 위해 도전성입자가 산포된 접착수단을 사용하는 장치에 있어서,
    상기 패드와 접속되는 상기 범프의 한쪽 면에 상기 도전성 입자를 가둘 수 있는 돌기가 상기 도전성입자의 직경보다 작은 폭을 갖고, 작은 높이를 갖도록 형성되어있는 것을 특징으로하는 반도체장치.
  13. 12항에 있어서, 상기 돌기가 상기 범프의 가장자리에 형성되어 상기 범프와 상기 패드가 접착된 반도체장치.
  14. 12항 또는, 13항에 있어서, 상기 돌기가 난간형으로 형성되어 상기 범프와 상기 패드가 접착된 반도체장치.
  15. 14항에 있어서, 상기 범프에 형성된 돌기와 인접한 범프에 형성된 돌기 사이의 거리가,
    상기 전극과 인접한 전극 사이의 거리와 동일하게 형성된 반도체장치.
  16. 14항에 있어서, 상기 범프에 형성된 돌기와 인접한 범프에 형성된 돌기 사이의 거리가,
    상기 전극과 인접한 전극 사이의 거리보다 가깝게 형성된 반도체장치.
  17. 12 또는, 13항에 있어서, 상기 접착수단으로 이방성 도전 필름(ACF:Anisotropic Conductive Film)을 사용하여 상기 범프와 상기 패드가 접착된 반도체장치.
  18. 전극과;
    패드와;
    상기 전극 위에 형성된 범프와;
    상기 범프와 상기 패드를 도전성 입자가 산포된 접착수단을 사용하는 전기적으로 접속하는 반도체장치에 있어서,
    상기 패드와 맞닿는 면의 범프의 중앙부분보다 범프의 가장자리부분이 상기 도전성 입자의 밀도가 큰 것을 특징으로하는 반도체장치.
  19. 18항에 있어서, 상기 접착수단으로 이방성 도전 필름(ACF:Anisotropic Conductive Film)을 사용하여 상기 범프와 상기 패드가 접착된 반도체장치.
  20. 전극과;
    상기 전극 위에 형성된 범프에 있어서,
    상기 전극과 접착된 면의 반대 면의 가장자리에 소정의 폭과 높이를 갖는 돌기가 형성되어 있는 범프.
  21. 20항에 있어서, 상기 범프 가장자리에 형성된 상기 돌기의 상단부가 상기 전극에 접착된 범프 면보다 작지 않은 너비를 가진 범프.
  22. 20항에 있어서,상기 돌기의 높이는 1∼5㎛인 범프.
  23. 20항에 있어서,상기 돌기의 폭은 1∼5㎛인 범프.
  24. 전극과;
    상기 전극 위에 형성된 제1범프와;
    상기 제1범프 위에 형성된 제2범프를 포함한 반도체장치에 있어서,
    상기 제2범프의 에지(edge)부분에 소정의 폭과 소정의 높이를 가진 리지(ridge)가 형성된 반도체장치.
  25. 24항에 있어서, 상기 리지(ridge) 상단의 안쪽면의 너비가 하단의 안쪽면의 너비 이상인 반도체장치.
  26. 24항에 있어서, 상기 리지의 폭은 1∼5㎛인 반도체장치.
  27. 24항에 있어서, 상기 리지의 높이는 1∼5㎛인 반도체장치.
  28. 24항, 25항, 26항, 27항 중 어느 한 항에 있어서, 상기 제1범프와 제2범프의 물질이 다른 반도체장치.
  29. 24항, 25항, 26항, 27항 중 어느 한 항에 있어서, 상기 제1범프와 제2범프의 물질이 동일한 반도체장치.
KR1019960067285A 1996-12-18 1996-12-18 돌기가 형성된 범프 및 그 제조방법 KR100232678B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960067285A KR100232678B1 (ko) 1996-12-18 1996-12-18 돌기가 형성된 범프 및 그 제조방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1019960067285A KR100232678B1 (ko) 1996-12-18 1996-12-18 돌기가 형성된 범프 및 그 제조방법
US08/908,951 US5844314A (en) 1996-12-18 1997-08-08 Bump comprising protuberances and a method of forming the same
US09/158,830 US6083666A (en) 1996-12-18 1998-09-23 Method of forming a bump comprising protuberances

Publications (2)

Publication Number Publication Date
KR19980048656A KR19980048656A (ko) 1998-09-15
KR100232678B1 true KR100232678B1 (ko) 1999-12-01

Family

ID=19488759

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960067285A KR100232678B1 (ko) 1996-12-18 1996-12-18 돌기가 형성된 범프 및 그 제조방법

Country Status (2)

Country Link
US (2) US5844314A (ko)
KR (1) KR100232678B1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100232680B1 (ko) * 1997-01-22 1999-12-01 구본준 Acf 구조
JP3883641B2 (ja) * 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 コンタクト構造およびアクティブマトリクス型表示装置
US6246587B1 (en) * 1998-12-03 2001-06-12 Intermedics Inc. Surface mounted device with grooves on a termination lead and methods of assembly
JP3693843B2 (ja) * 1999-02-25 2005-09-14 日立デバイスエンジニアリング株式会社 液晶表示装置
JP3826605B2 (ja) * 1999-03-08 2006-09-27 セイコーエプソン株式会社 半導体装置の実装構造の製造方法、液晶装置、および電子機器
JP3892650B2 (ja) * 2000-07-25 2007-03-14 株式会社日立製作所 液晶表示装置
TW464927B (en) * 2000-08-29 2001-11-21 Unipac Optoelectronics Corp Metal bump with an insulating sidewall and method of fabricating thereof
TW479304B (en) 2001-02-06 2002-03-11 Acer Display Tech Inc Semiconductor apparatus and its manufacturing method, and liquid crystal display using semiconductor apparatus
KR100737896B1 (ko) * 2001-02-07 2007-07-10 삼성전자주식회사 어레이 기판과, 액정표시장치 및 그 제조방법
US6566151B2 (en) * 2001-06-21 2003-05-20 United Microelectronics Corp. Method of forming a color filter
JP2003203940A (ja) * 2001-10-25 2003-07-18 Seiko Epson Corp 半導体チップ及び配線基板並びにこれらの製造方法、半導体ウエハ、半導体装置、回路基板並びに電子機器
US7098107B2 (en) * 2001-11-19 2006-08-29 Saifun Semiconductor Ltd. Protective layer in memory device and method therefor
JP3891133B2 (ja) * 2003-03-26 2007-03-14 セイコーエプソン株式会社 電子部品の製造方法および電子部品の実装方法
TW594274B (en) * 2003-10-16 2004-06-21 Au Optronics Corp Display module
TWI252036B (en) * 2004-04-28 2006-03-21 Quanta Comp Inc Television
TWI305390B (en) * 2005-09-07 2009-01-11 Ind Tech Res Inst Chip structure, chip package structure and manufacturing thereof
TWI351670B (en) * 2006-05-18 2011-11-01 Au Optronics Corp Signal transmission assembly and display panel app
CN100590859C (zh) * 2007-01-16 2010-02-17 百慕达南茂科技股份有限公司 具有环状支撑物的凸块结构及其制造方法
JP2009246166A (ja) * 2008-03-31 2009-10-22 Fujitsu Ltd 電子部品パッケージおよび基板ユニット並びにプリント配線板およびその製造方法
TWI385137B (zh) * 2009-08-19 2013-02-11 Chimei Innolux Corp 面板製造方法、面板與顯示面板結構
US9252094B2 (en) * 2011-04-30 2016-02-02 Stats Chippac, Ltd. Semiconductor device and method of forming an interconnect structure with conductive material recessed within conductive ring over surface of conductive pillar
KR20130076399A (ko) 2011-12-28 2013-07-08 삼성디스플레이 주식회사 디스플레이 장치
JP6324746B2 (ja) * 2014-02-03 2018-05-16 デクセリアルズ株式会社 接続体、接続体の製造方法、電子機器
JP2017004715A (ja) * 2015-06-09 2017-01-05 デクセリアルズ株式会社 異方性導電接続構造体、異方性導電材料、および異方性導電接続方法
US9653425B2 (en) 2015-08-26 2017-05-16 Apple Inc. Anisotropic conductive film structures
CN107632472B (zh) * 2017-10-12 2019-03-12 深圳市华星光电半导体显示技术有限公司 液晶显示面板及其配向方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3852563T2 (de) * 1987-05-01 1995-05-11 Canon Kk Verfahren zum Anschliessen eines externen Schaltkreises und Verpackungsstruktur.
JP2657429B2 (ja) * 1990-04-09 1997-09-24 株式会社ミクロ技術研究所 基板の回路実装方法及びその方法に使用する回路基板
US5545589A (en) * 1993-01-28 1996-08-13 Matsushita Electric Industrial Co., Ltd. Method of forming a bump having a rugged side, a semiconductor device having the bump, and a method of mounting a semiconductor unit and a semiconductor device
JP3361881B2 (ja) * 1994-04-28 2003-01-07 東芝マイクロエレクトロニクス株式会社 半導体装置とその製造方法

Also Published As

Publication number Publication date
US5844314A (en) 1998-12-01
US6083666A (en) 2000-07-04
KR19980048656A (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
US5822191A (en) Integrated circuit mounting tape
TWI290755B (en) Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package
JP3200000B2 (ja) 導電性相互接続形成方法及びフリップチップ−基板組立体
KR100199962B1 (ko) 반도체 장치 및 그 제조방법
US5903056A (en) Conductive polymer film bonding technique
US6985193B2 (en) Liquid crystal display device and method for manufacturing the same
KR100401224B1 (ko) 플렉시블배선기판의 제조방법
US6262696B1 (en) Tiled flat panel displays
US7388641B2 (en) Liquid crystal display and method for manufacturing the same having particular pad unit
EP0591862B1 (en) A semiconductor device, an image sensor device, and methods for producing the same
KR0127294B1 (ko) 기판상의 회로 장착 방법 및 상기 방법에 사용되는 회로기판
US6137063A (en) Electrical interconnections
US20120205788A1 (en) Semiconductor device and a method of manufacturing the same
US7186584B2 (en) Integrated circuit chip, electronic device and method of manufacturing the same, and electronic instrument
US7041589B2 (en) Metal bump with an insulating sidewall and method of fabricating thereof
US7112524B2 (en) Substrate for pre-soldering material and fabrication method thereof
KR20130140759A (ko) 흐름 없는 언더필
KR970000972B1 (ko) 반도체 장치 및 그 제조 방법
US6698077B2 (en) Display fabrication using modular active devices
US5739053A (en) Process for bonding a semiconductor to a circuit substrate including a solder bump transferring step
US5712493A (en) Display device having driving circuits at the periphery of a substrate
KR100246020B1 (ko) 테이프 캐리어 패키지 및 액정 표시 장치
CN100378551C (zh) 液晶显示器及其制造方法
US7191515B2 (en) Method for manufacturing an interconnected circuit board assembly
US6617521B1 (en) Circuit board and display device using the same and electronic equipment

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 18

EXPY Expiration of term