KR101193757B1 - 이방성 도전막 및 그 제조 방법, 및 그 이방성 도전막을 이용한 접합체 - Google Patents

이방성 도전막 및 그 제조 방법, 및 그 이방성 도전막을 이용한 접합체 Download PDF

Info

Publication number
KR101193757B1
KR101193757B1 KR1020107006709A KR20107006709A KR101193757B1 KR 101193757 B1 KR101193757 B1 KR 101193757B1 KR 1020107006709 A KR1020107006709 A KR 1020107006709A KR 20107006709 A KR20107006709 A KR 20107006709A KR 101193757 B1 KR101193757 B1 KR 101193757B1
Authority
KR
South Korea
Prior art keywords
resin
anisotropic conductive
particle
conductive film
electroconductive particle
Prior art date
Application number
KR1020107006709A
Other languages
English (en)
Other versions
KR20100049668A (ko
Inventor
마사히코 이토
다이스케 마스코
Original Assignee
소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2007244145A external-priority patent/JP5086750B2/ja
Priority claimed from JP2007308451A external-priority patent/JP5032961B2/ja
Application filed by 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤 filed Critical 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤
Publication of KR20100049668A publication Critical patent/KR20100049668A/ko
Application granted granted Critical
Publication of KR101193757B1 publication Critical patent/KR101193757B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/105Using an electrical field; Special methods of applying an electric potential
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333Deposition techniques, e.g. coating
    • H05K2203/1344Spraying small metal particles or droplets of molten metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333Deposition techniques, e.g. coating
    • H05K2203/1355Powder coating of insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333Deposition techniques, e.g. coating
    • H05K2203/1366Spraying coating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/102Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding of conductive powder, i.e. metallic powder
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/25Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Insulated Conductors (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Abstract

전자 부품 등과 기판의 접속 시에, 도전성 입자의 유동을 억제하여, 높은 입자 포착률을 확보함으로써, 우수한 도통(導通) 신뢰성을 얻을 수 있는 이방성 도전막, 및 그 이방성 도전막을 이용하여, 입자 포착률이 높아 우수한 도통 신뢰성을 갖는, 전자 부품 등과 기판과의 접합체를 제공하는 것을 목적으로 한다. 본 발명의 이방성 도전막은, 수지막 내이며, 그 수지막의 두께 방향에서의 한쪽 면측에, 도전성 입자가 단층 배열되어 이루어지고, 상기 수지막의 두께 방향에서의 한쪽 면과, 상기 도전성 입자의 중심과의 거리의 10점 평균이 9 ㎛ 이하이다. 본 발명의 접합체는, 본 발명의 상기 이방성 도전막을 통해, 전자 부품 및 기판에서 선택되는 2종 이상이 전기적으로 접합되어 이루어진다.

Description

이방성 도전막 및 그 제조 방법, 및 그 이방성 도전막을 이용한 접합체{ANISOTROPIC CONDUCTIVE FILM, METHOD FOR PRODUCING THE SAME, AND JOINED STRUCTURE USING THE SAME}
본 발명은, IC 칩, 액정 디스플레이(LCD)에서의 액정 패널(LCD 패널) 등의 전자 부품과 기판이나, 기판끼리를 전기적이며 기계적으로 접속할 수 있는 이방성 도전막 및 이것을 이용한 접합체에 관한 것이다.
또한, 본 발명은, 미크론 정도의 배열 간격으로 단층 배열된 도전성 입자를 수지막 내에 함유하는 이방성 도전막(배열 입자 함유막)의 제조 방법에 관한 것이다.
종래부터, 전자 부품 등과 회로 기판을 접속하는 수단으로서, 이방 도전성 접착 필름(ACF; Anisotropic Conductive Film)이 이용되고 있다. 이 이방 도전성 접착 필름은, 예컨대, 플렉시블 프린트 기판(FPC)이나 IC 칩의 단자와, LCD 패널의 유리 기판 상에 형성된 ITO(Indium Tin Oxide) 전극을 접속하는 경우를 비롯하여, 여러 단자끼리를 접착하고 전기적으로 접속하는 경우에 이용되고 있다.
상기 이방 도전성 접착 필름으로서는, 일반적으로, 에폭시 수지계의 절연성 접착제층 내에 도전성 입자를 분산시킨 것이 사용되고 있고, 예컨대, IC 칩의 단자와 유리 기판에서의 ITO 전극 사이에, 도전성 입자가 끼워져 찌부러짐으로써, 상기 IC 칩의 단자와 상기 ITO 전극과의 전기적 접속이 실현되고 있다.
최근, 전자 기기의 소형화 및 고기능화에 의해, 접합 단자의 미세 피치화에 따른 접합 단자의 면적이 감소하고 있으나, 단자 면적이 좁아져도, 높은 도통 신뢰성의 확보가 요구되고 있다.
그러나, 상기 이방 도전성 접착 필름에서는, 상기 도전성 입자가 상기 절연성 접착제층 내에 분산되어 있기 때문에, 접속 시의 열 압착에 의해, 절연성 접착제와 함께 도전성 입자가 유동해 버린다는 문제가 있어, 전기적 접속을 확실하게 행하기 위해서는, 접속 후에 단자 상에 놓여 있는 도전성 입자의 개수를 일정 개수 이상으로 할 필요가 있어, 절연성 접착제층 내에 함유시키는 도전성 입자의 개수를 증대시키지 않으면 안 되었다.
그래서, 상기 절연성 접착제층의 두께 방향에서의 한쪽 면측에, 상기 도전성 입자를 규칙 배열시킴으로써, 그 도전성 입자의 유동을 억제하여, 상기 단자에의 입자 포착률을 증대시켜, 도통 신뢰성의 향상을 실현할 수 있는 이방 도전성 접착 필름의 개발이 요망되고 있다.
상기 도전성 입자를 규칙 배열시킨 이방 도전성 접착 필름을 제조하는 방법(이방성 도전막의 제조를 목적으로 하여, 전극 단자나 배선 상에 도전성 입자를 배열시키는 방법)으로서는, 예컨대, 이하에 나타내는 방법이 알려져 있다.
특허 문헌 1에는, 도전성 입자를 절연성 접착제층의 표면에 배치시킨 이방성 접착 필름이 개시되어 있고, 상기 도전성 입자를 상기 절연성 접착제층의 표면층에 균일 배치시키는 방법으로서는, 상기 도전성 입자를 동일 전하로 대전시켜 산포(散布)시키는 방식이 제안되어 있다. 그러나, 이 방식에서는, 상기 도전성 입자의 전하는, 불과 수십초간 정도에서 소멸되기 때문에, 상기 절연성 접착제층 상에, 상기 도전성 입자를 배열시킨 상태를 유지하는 것이 곤란하다.
또한, 특허 문헌 2에는, 도전성 입자가 특정 영역에만 배치된 이방 도전 필름의 제조 방법이 개시되어 있고, 상기 도전성 입자를 특정 영역에만 배치시키는 방법으로서는, 상기 도전성 입자에 전압을 인가하고, 기판 상의 전극에 대응하는 영역만이 개구되어 있는 마스크를 이용하여, 점착층에서의 상기 전극에 대응하는 영역에만 상기 도전성 입자를 산포시키는 방법이 제안되어 있다. 그러나, 이 방법에서는, 점착층의 두께가 커지면, 상기 도전성 입자의 전하가 확산되어 버려, 상기 전극에 대응한 미세한 입자 배열을 얻을 수 없는 경우가 있다.
또한, 특허 문헌 3에는, 도전성 입자가 규칙적으로 배열된 이방 도전 필름 및 그 제조 방법이 개시되어 있고, 상기 도전성 입자를 규칙적으로 배열시키는 방법으로서는, 기재 상에 절연성 접착제를 도공한 절연성 접착제면 상에, 도전성 입자를 분무하여 배열시킨 후, 이 위에, 절연성 접착제를 도공하거나, 또는, 도전성 입자가 절연성 접착제 내에 분산된 것을 분무하는 방법이 제안되어 있다. 그러나, 이 방법에서는, 상기 도전성 입자의 배열 간격의 협소화를 도모하면, 상기 도전성 입자가 응집되어 버려, 상기 도전성 입자를 단층 배열시키는 것은 곤란하다.
또한, 이들 방법 외에, 예컨대, 특허 문헌 4에는, 이방 도전성 시트의 제조 방법에 있어서, 도전성 자성 입자를 이용하여, 자석에 의해 그 도전성 입자를 배열시키는 방법이 제안되어 있다. 그러나, 이 방법에서는, 현재 시판되어 있는 도전성 입자를 이용할 수 없어, 범용성이 떨어진다는 문제가 있다.
따라서, 절연성 수지막 내에, 도전성 입자를 응집시키지 않고서, 미크론 정도의 배열 간격으로 단층 배열시킬 수 있고, 또한 그 도전성 입자의 배열을, 상기 절연성 수지막의 두께 방향에서의 한쪽 면측에 배치시킬 수 있는 간편한 방법은, 아직 제공되어 있지 않은 것이 현재 상황이며, 전자 부품 등과 기판과의 접속 시에, 도전성 입자의 유동을 억제하여, 높은 입자 포착률을 확보함으로써, 우수한 도통 신뢰성을 얻을 수 있는 이방성 도전막 및 이것에 관련되는 기술의 개발이 요망되고 있다.
특허 문헌 1: 일본 특허 공개 제2006-32335호 공보 특허 문헌 2: 일본 특허 공개 제2002-75580호 공보 특허 문헌 3: 일본 특허 공개 제2007-115560호 공보 특허 문헌 4: 일본 특허 공개 제2006-93020호 공보
본 발명은, 종래의 상기 문제를 해결하여, 이하의 목적을 달성하는 것을 과제로 한다. 즉, 본 발명은, 전자 부품 등과 기판과의 접속 시에, 도전성 입자의 유동을 억제하여, 높은 입자 포착률을 확보함으로써, 우수한 도통 신뢰성을 얻을 수 있는 이방성 도전막, 및 그 이방성 도전막을 이용하여, 입자 포착률이 높아 우수한 도통 신뢰성을 갖는, 전자 부품 등과 기판과의 접합체를 제공하는 것을 목적으로 한다.
또한, 본 발명은, 미크론 정도의 배열 간격으로 단층 배열된 도전성 입자를 수지막 내에 함유하는 이방성 도전막의 용이하면서도 효율적인 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위한 수단으로서는, 이하와 같다. 즉,
<1> 수지막 내이며, 그 수지막의 두께 방향에서의 한쪽 면측에, 도전성 입자가 단층 배열되어 이루어지고, 상기 수지막의 두께 방향에서의 한쪽 면과, 상기 도전성 입자의 중심과의 거리의 10점 평균은, 9 ㎛ 이하인 것을 특징으로 하는 이방성 도전막이다.
상기 <1>에 기재된 이방성 도전막에서는, 상기 수지막의 두께 방향에서의 한쪽 면측에 상기 도전성 입자가 단층 배열되어 있고, 또한 그 도전성 입자의 중심은, 상기 한쪽 면으로부터 9 ㎛ 이하의 거리에 위치하고 있다. 이 때문에, 그 이방성 도전막을 이용하여 전자 부품 등과 기판을 접합하면, 상기 도전성 입자는, 수지의 유동의 영향을 받기 어렵고, 상기 전자 부품 등에서의 접합 단자에 높은 비율로 포착되어, 우수한 도통 신뢰성이 얻어진다.
<2> 인접하는 도전성 입자끼리의 중심 간 거리의 10점 평균은, 1 ㎛~30 ㎛인 상기 <1>에 기재된 이방성 도전막이다.
<3> 하나의 분무 수단을 이용하여 분출되며, 정전 전위 부여 수단에 의해 정전 전위가 부여된 도전성 입자와, 다른 분무 수단을 이용하여 분출된 수지 입자를, 피처리면 상에 동시에 분무함으로써, 상기 수지 입자로 형성된 수지막 내에, 상기 도전성 입자를 단층 배열시켜 얻어지는 상기 <1> 또는 <2> 에 기재된 이방성 도전막이다.
상기 <3>에 기재된 이방성 도전막에서는, 각각의 상기 분무 수단을 이용하여 분출되며, 정전 전위가 부여된 상기 도전성 입자와, 상기 수지 입자가, 상기 피처리면 상을 향하여 동시에 분무된다. 그러면, 상기 도전성 입자의 정전 전위가 손상되지 않고서, 상기 피처리면에서의 상기 도전성 입자의 위치 안정성이 확보된 상태에서, 상기 수지 입자가 퇴적되어 상기 수지막이 형성된다. 그 결과, 상기 수지막의 두께 방향에서의 한쪽 면측에, 미크론 정도의 배열 간격으로 상기 도전성 입자가 단층 배열된 이방성 도전막이 얻어진다.
<4> 수지막은, 에폭시 수지 및 아크릴 수지에서 선택되는 1종 이상의 절연성 수지로 이루어지는 상기 <1> 내지 <3> 중 어느 하나에 기재된 이방성 도전막이다.
<5> 상기 <1> 내지 <4> 중 어느 하나에 기재된 이방성 도전막을 통해, 전자 부품 및 기판에서 선택되는 2종 이상은, 전기적으로 접합되어 이루어지는 것을 특징으로 하는 접합체이다.
상기 <5>에 기재된 접합체에서는, 본 발명의 상기 이방성 도전막을 이용하여, 상기 전자 부품 및 상기 기판에서 선택되는 2종 이상이 전기적으로 접합되어 있기 때문에, 상기 도전성 입자의 입자 포착률이 높아, 도통 신뢰성이 우수하다.
<6> 전자 부품 및 기판에서 선택되는 2종 이상에서의 접합 단자의 면적은, 600 ㎛2 이상 1,800 ㎛2 미만인 상기 <5>에 기재된 접합체이다.
<7> 전자 부품은, IC 칩 및 액정 패널에서 선택되고, 기판은, ITO 유리 기판, 플렉시블 기판, 리지드 기판 및 플렉시블 프린트 기판에서 선택되는 상기 <5> 또는 <6> 에 기재된 접합체이다.
<8> 하나의 분무 수단을 이용하여 분출되며, 정전 전위 부여 수단에 의해 정전 전위가 부여된 도전성 입자와, 다른 분무 수단을 이용하여 분출된 수지 입자를, 피처리면 상에 동시에 분무함으로써, 상기 수지 입자로 형성된 수지막 내에, 상기 도전성 입자를 단층 배열시키는 공정을 포함하는 것을 특징으로 하는 이방성 도전막의 제조 방법이다.
상기 <8>에 기재된 이방성 도전막의 제조 방법에서는, 각각의 상기 분무 수단을 이용하여 분출되며, 정전 전위가 부여된 상기 도전성 입자와, 상기 수지 입자가, 상기 피처리면 상을 향하여 동시에 분무된다. 그러면, 상기 도전성 입자의 정전 전위가 손상되지 않고서, 상기 피처리면에서의 상기 도전성 입자의 위치 안정성이 확보된 상태에서, 상기 수지 입자가 퇴적되어 상기 수지막이 형성된다. 그 결과, 미크론 정도의 배열 간격으로 단층 배열된 상기 도전성 입자를 수지막 내에 함유하는 이방성 도전막이 얻어진다.
<9> 수지 입자는, 에폭시 수지 및 아크릴 수지에서 선택되는 1종 이상의 절연성 수지로 이루어지는 상기 <8>에 기재된 이방성 도전막의 제조 방법이다.
<10> 도전성 입자의 정전 전위는, 300 V~1,500 V인 상기 <8> 또는 <9>에 기재된 이방성 도전막의 제조 방법이다.
<11> 분무 수단을 이용하여 분출된 도전성 입자의 피처리면에의 도달 속도는, 0.3 m/min 이하인 상기 <8> 내지 <10> 중 어느 하나에 기재된 이방성 도전막의 제조 방법이다.
<12> 분무 수단은, 노즐을 갖는 상기 <8> 내지 <11> 중 어느 하나에 기재된 이방성 도전막의 제조 방법이다.
<13> 노즐의 직경은, 0.1 ㎜~1.0 ㎜인 상기 <12>에 기재된 이방성 도전막의 제조 방법이다.
<14> 수지막 내의 인접하는 도전성 입자끼리의 중심 간 거리의 10점 평균은, 1 ㎛~30 ㎛인 상기 <8> 내지 <13> 중 어느 하나에 기재된 이방성 도전막의 제조 방법이다.
<15> 수지막 내의 도전성 입자의 중심과, 피처리면과의 거리의 10점 평균은, 9 ㎛ 이하인 상기 <8> 내지 <14> 중 어느 하나에 기재된 이방성 도전막의 제조 방법이다.
<16> 피처리면은 도전성 패턴을 가지고 이루어지며, 그 도전성 패턴 상에, 도전성 입자를 선택적으로 배열시키는 상기 <8> 내지 <15> 중 어느 하나에 기재된 이방성 도전막의 제조 방법이다.
본 발명에 따르면, 종래의 상기 여러 문제를 해결할 수 있고, 전자 부품 등과 기판과의 접속 시에, 도전성 입자의 유동을 억제하여, 높은 입자 포착률을 확보함으로써, 우수한 도통 신뢰성을 얻을 수 있는 이방성 도전막, 및 그 이방성 도전막을 이용하여, 입자 포착률이 높아 우수한 도통 신뢰성을 갖는, 전자 부품 등과 기판과의 접합체를 제공할 수 있다.
또한, 본 발명에 따르면, 종래의 상기 여러 문제를 해결할 수 있고, 미크론 정도의 배열 간격으로 단층 배열된 도전성 입자를 수지막 내에 함유하는 이방성 도전막의 용이하면서도 효율적인 제조 방법을 제공할 수 있다.
도 1은 분무 수단의 일례로서의 2유체 노즐의 개략 설명도이다.
도 2는 본 발명의 이방성 도전막의 제조 방법의 일례를 도시하는 개략 설명도이다.
도 3a는 실시예 1의 이방성 도전막을 이용하여 제작한 접합체의 단면 SEM 사진이다.
도 3b는 비교예 1의 이방성 도전막을 이용하여 제작한 접합체의 단면 SEM 사진이다.
도 4a는 실시예 4에서의 에폭시 수지막 내의 금 입자의 배열 상태를 도시하는 SEM 사진이다.
도 4b는 실시예 5에서의 에폭시 수지막 내의 금 입자의 배열 상태를 도시하는 SEM 사진이다.
도 5는 비교예 2에서의 금 입자의 배열 상태를 도시하는 사진이다.
도 6은 비교예 3에서의 금 입자의 배열 상태를 도시하는 사진이다.
도 7a는 실시예 20에서의 금 입자의 배열 상태를 도시하는 제 1 사진이다.
도 7b는 실시예 20에서의 금 입자의 배열 상태를 도시하는 제 2 사진이다.
도 7c는 실시예 20에서의 금 입자의 배열 상태를 도시하는 제 3 사진이다.
도 7d는 실시예 20에서의 금 입자의 배열 상태를 도시하는 제 4 사진이다.
(이방성 도전막 및 그 제조 방법)
본 발명의 이방성 도전막은, 수지막 내이며, 그 수지막의 두께 방향에서의 한쪽 면측에, 도전성 입자가 단층 배열되어 이루어지고, 상기 수지막의 두께 방향에서의 한쪽 면과, 상기 도전성 입자의 중심과의 거리의 10점 평균이, 9 ㎛ 이하이다.
본 발명의 상기 이방성 도전막에서는, 상기 수지막의 두께 방향에서의 한쪽 면측에 상기 도전성 입자가 단층 배열되어 있고, 그 도전성 입자의 중심은, 상기 한쪽 면으로부터 9 ㎛ 이하의 거리에 위치하고 있기 때문에, 전자 부품 등과 기판과의 접속 시에, 도전성 입자의 유동의 영향을 받기 어려워, 적은 입자 첨가량으로, 높은 입자 포착률을 확보할 수 있어, 우수한 도통 신뢰성을 얻을 수 있다.
상기 이방성 도전막에서의, 단층 배열된 상기 도전성 입자의 배열 간격으로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으나, 인접하는 도전성 입자끼리의 중심 간 거리의 10점 평균은, 1 ㎛~30 ㎛가 바람직하고, 1 ㎛~15 ㎛가 보다 바람직하며, 1 ㎛~10 ㎛가 특히 바람직하다. 이들의 경우, 접합 단자의 미세 피치화에 따른, 그 접합 단자의 면적의 협소화에 충분히 대응할 수 있다는 점에서 유리하다.
본 발명의 상기 이방성 도전막의 제조 방법으로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으나, 종래의 이방성 도전막의 일반적인 제조 방법에서는, 수지 내에 도전성 입자가 분산되어 이루어지는 수지 조성물을 도포함으로써 제조하기 때문에, 10 ㎛ 이하의 두께로 이방성 도전막을 연속 생산하는 것이 곤란하며, 도포 헤드 부분에 발생한 증점 부분, 입자 모임 등의 영향에 의한 줄무늬, 얼룩 등의 불량이 발생하기 쉽다는 문제가 있다.
이에 비하여, 이하에 설명하는 방법에 의해 이방성 도전막을 제조하면, 이들의 불량의 발생이 억제되는 점에서 유리하다. 즉, 본 발명의 상기 이방성 도전막의 제조 방법으로서는, 하나의 분무 수단을 이용하여 분출되며, 정전 전위 부여 수단에 의해 정전 전위가 부여된 도전성 입자와, 다른 분무 수단을 이용하여 분출된 수지 입자를, 피처리면 상에 동시에 분무함으로써, 상기 수지 입자로 형성된 수지막 내에, 상기 도전성 입자를 단층 배열시키는 공정을 포함하고 있는 것이 바람직하고, 또한 필요에 따라 적절하게 선택한 그 외의 공정을 포함하고 있어도 된다.
-도전성 입자-
상기 도전성 입자로서는, 특별히 제한은 없고, 공지되어 있는 것 중에서 적절하게 선택할 수 있으며, 예컨대, 땜납, 니켈, 금 등의 금속 입자; 금속(니켈, 금, 알루미늄, 구리 등)으로 피복(도금)된, 수지 입자, 유리 입자 또는 세라믹 입자 등을 들 수 있다.
상기 도전성 입자의 평균 입자 직경으로서는, 예컨대, 체적 평균 입자 직경으로, 2 ㎛~10 ㎛가 바람직하고, 2 ㎛~4 ㎛가 보다 바람직하다.
상기 체적 평균 입자 직경이, 2 ㎛ 미만이면, 분급 처리 및 입수가 곤란하고, 10 ㎛를 초과하면, 접합 단자의 미세 피치화에 따른, 그 접합 단자의 협소화에의 대응(미세한 입자 배열을 필요로 하는 각종 부재에의 응용)이 곤란해지는 경우가 있다.
상기 도전성 입자의 비중으로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으나, 예컨대, 1.5~3.0이 바람직하다.
상기 비중이, 1.5 미만이면, 상기 피처리면 상에서의 상기 도전성 입자의 위치 안정성을 확보하는 것이 곤란해지는 경우가 있고, 3.0을 초과하면, 상기 도전성 입자를 단층 배열시키기 위해서는, 보다 높은 정전 전위의 부여가 필요해지는 경우가 있다.
상기 도전성 입자는, 용제에 용해 내지 분산시킴으로써 조제한 슬러리 용액의 상태로, 상기 분무 수단을 이용하여 분출시키는 것이 바람직하다.
상기 슬러리 용액에서의 상기 도전성 입자의 함유량으로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으나, 20 질량%~40 질량%가 바람직하다.
상기 함유량이, 20 질량% 미만이면, 분무 시간이 길어져, 제조 효율이 저하되는 경우가 있고, 40 질량%를 초과하면, 상기 도전성 입자 사이에서 응집이 발생하기 쉬워지는 경우가 있다.
상기 용제로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으나, 예컨대, 톨루엔, 아세트산에틸, 메틸에틸케톤(MEK), 에탄올 등을 적절하게 들 수 있다.
-수지 입자-
상기 수지 입자는, 수지를 용제에 용해시켜 조제한 슬러리 용액을, 상기 분무 수단을 이용하여 미스트 형상으로 분출시킴으로써 형성된다.
또한, 상기 수지 입자가, 상기 분무 수단에 의해 상기 피처리면에 대하여 분무됨으로써, 퇴적되어 수지막이 형성된다.
상기 수지 입자의 입자 직경으로서는, 특별히 제한은 없고, 상기 도전성 입자의 입자 직경에 따라 적절하게 선택할 수 있으나, 4 ㎛~6 ㎛가 바람직하다.
상기 입자 직경이, 4 ㎛ 미만 또는 6 ㎛를 초과하면, 상기 도전성 입자의 배열에 흐트러짐이 발생하는 경우가 있다.
상기 슬러리 용액에서의 상기 수지의 함유량으로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으나, 10 질량%~30 질량%가 바람직하다.
상기 함유량이, 10 질량% 미만이면, 분무 시간이 길어져, 제조 효율이 저하되는 경우가 있고, 30 질량%를 초과하면, 미스트를 분무하는 것이 곤란해지는 경우가 있다.
상기 용제로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으나, 예컨대, 톨루엔, 아세트산에틸, 메틸에틸케톤(MEK), 에탄올 등을 적절하게 들 수 있다.
상기 수지 입자(그 수지 입자로 형성되는 수지막)은, 에폭시 수지 및 아크릴 수지에서 선택되는 1종 이상의 절연성 수지로 이루어지는 것이 바람직하다.
상기 에폭시 수지로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 노볼락형 에폭시 수지 등을 들 수 있다. 이들은, 1종 단독으로 사용해도 되고, 2종 이상을 병용해도 된다.
상기 아크릴 수지로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 메틸아크릴레이트, 에틸아크릴레이트, 이소프로필아크릴레이트, 이소부틸아크릴레이트, 에폭시아크릴레이트, 에틸렌글리콜디아크릴레이트, 디에틸렌글리콜디아크릴레이트, 트리메틸올프로판트리아크릴레이트, 디메틸올트리시클로데칸디아크릴레이트, 테트라메틸렌글리콜테트라아크릴레이트, 2-히드록시-1,3-디아크릴옥시프로판, 2,2-비스[4-(아크릴옥시메톡시)페닐]프로판, 2,2-비스[4-(아크릴옥시에톡시)페닐]프로판, 디시클로펜테닐아크릴레이트, 트리시클로데카닐아크릴레이트, 트리스(아크릴옥시에틸)이소시아누레이트, 우레탄아크릴레이트 등을 들 수 있다. 이들은, 1종 단독으로 사용해도 되고, 2종 이상을 병용해도 된다.
또한, 상기 아크릴레이트를 메타크릴레이트로 한 것을 들 수 있으며, 이들은, 1종 단독으로 사용해도 되고, 2종 이상을 병용해도 된다.
상기 수지 입자에 의해 형성되는 상기 수지막의 두께로서는, 상기 도전성 입자를 상기 피처리면 상에 고정할 수 있는 한 특별히 제한은 없고, 상기 도전성 입자의 입자 직경에 따라, 적절하게 선택할 수 있으나, 2 ㎛~20 ㎛가 바람직하다.
상기 두께가 2 ㎛ 미만이면, 상기 도전성 입자의 고정화가 곤란해지는 경우가 있고, 20 ㎛를 초과하면, 분무 시간이 길어져, 제조 효율이 저하되는 경우가 있다.
-분무 수단-
상기 분무 수단은, 상기 도전성 입자 및 상기 수지 입자를, 상기 피처리면에 대하여 분무하는 기능을 갖는다.
상기 분무 수단은, 상기 하나의 분무 수단과, 상기 다른 분무 수단의 2개 이상이 필요하며, 이들 각각의 분무 수단에 의해, 상기 도전성 입자와 상기 수지 입자를, 상기 피처리면에 대하여 동시에 분무해야 한다. 이들 입자를 동시에 분무하지 않는 경우, 예컨대, 미리 형성한 수지막 상에, 상기 도전성 입자만을 분무하는 경우, 후술하는 정전 전위 부여 수단에 의해 상기 도전성 입자에 부여된 정전 전위를 갖고 있어도, 상기 수지막이 존재하기 때문에, 전기적인 제어가 불가능해져, 상기 도전성 입자를 단층 배열시킬 수 없는 경우가 있다.
상기 하나의 분무 수단 및 상기 다른 분무 수단의 형상, 구조, 크기 등은, 서로 동일해도 되고, 상이해도 된다.
상기 분무 수단에서의, 상기 도전성 입자의 분출구와, 상기 피처리면과의 거리로서는, 특별히 제한은 없고, 상기 분무 수단의 상기 도전성 입자의 분출 속도와, 상기 도전성 입자의 상기 피처리면에의 도달 속도의 관계에 따라, 적절하게 선택할 수 있다.
상기 피처리면에의 상기 도전성 입자의 도달 속도로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으나, 0.3 m/min 이하가 바람직하다.
상기 도달 속도가 0.3 m/min을 초과하면, 임의의 장소에 상기 도전성 입자의 배열을 형성하는 것이 곤란해지는 경우가 있다.
상기 분무 수단으로서는, 상기 도전성 입자 및 상기 수지 입자를 분무할 수 있는 한 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으나, 예컨대, 노즐을 갖고 있는 것이 바람직하다.
상기 노즐로서는, 그 형상, 구조, 크기, 직경으로서는, 특별히 제한은 없고, 공지되어 있는 것 중에서 적절하게 선택할 수 있으나, 상기 노즐의 직경으로서는, 0.1 ㎜~1.0 ㎜가 바람직하다.
상기 노즐의 직경이 0.1 ㎜ 미만이면, 분무하기 어려워지는 경우가 있고, 1.0 ㎜를 초과하면, 미스트의 입자 직경 제어가 곤란해지는 경우가 있다.
상기 노즐은, 시판품이어도 되고, 적절하게 제작한 것이어도 되며, 상기 시판품으로서는, 예컨대, 도 1에 도시하는, 이류체 노즐[「2유체 스프레이 노즐 1/4JAUCO」; 스프레잉 시스템스(주) 제조]을 들 수 있다.
-정전 전위 부여 수단-
상기 정전 전위 부여 수단은, 상기 도전성 입자에 정전 전위를 부여하는 기능을 갖는다.
상기 정전 전위 부여 수단은, 상기 도전성 입자가 상기 분무 수단을 이용하여 분출된 직후에, 상기 도전성 입자에 정전 전위를 부여하는 것이 바람직하고, 예컨대, 상기 정전 전위 부여 수단을, 상기 분무 수단에서의 상기 도전성 입자의 분출구에 인접 배치하고, 특정 전압을 인가함으로써, 상기 도전성 입자를 대전시킬 수 있다.
상기 정전 전위 부여 수단에서의 인가 전압으로서는, 특별히 제한은 없고, 상기 도전성 입자의 종류에 따라 적절하게 선택할 수 있다.
상기 정전 전위 부여 수단에 의해 정전 전위가 부여된 상기 도전성 입자에서의, 그 정전 전위의 크기로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으나, 300 V~1,500 V가 바람직하다.
상기 정전 전위의 크기가 300 V 미만이면, 상기 도전성 입자가 배열되기 어려운 경우가 있고, 1,500 V를 초과하면, 상기 도전성 입자끼리가 서로 반발하여, 배열 구조를 제어할 수 없는 경우가 있다.
상기 정전 전위 부여 수단으로서는, 특별히 제한은 없고, 공지되어 있는 것 중에서 적절하게 선택할 수 있으며, 예컨대, 전하 인가 장치[직류 고압 전원, 「PSD-200」; 가스가 덴키(주) 제조] 등을 들 수 있다.
-피처리면-
상기 피처리면은, 상기 도전성 입자를 단층 배열시키는 대상이며, 그 피처리면으로서는, 각종 부재의 표면을 들 수 있고, 예컨대, 기판의 표면, 각종 막(예컨대, 수지막)의 표면 등을 들 수 있다.
상기 피처리면은, 도전성 패턴을 가지고 이루어지는 것이 바람직하다. 이 경우, 그 도전성 패턴 상에, 상기 도전성 입자를 선택적으로 배열시킬 수 있어, 입자의 배열을 용이하게 제어할 수 있다는 점에서 유리하다.
상기 도전성 패턴으로서는, 도전성을 갖는 한 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으나, 그 재질로서는, 금속을 적합하게 들 수 있고, 패턴 형상으로서는, 라인 형상 외에, 목적에 따라 각종 모양을 선택할 수 있다.
이상의 공정에 의해, 각각의 상기 분무 수단을 이용하여 분출되며, 상기 정전 전위 부여 수단에 의해 정전 전위가 부여된 상기 도전성 입자와, 상기 수지 입자가, 상기 피처리면 상에 동시에 분무되어, 상기 수지 입자로 형성된 상기 수지막 내에 상기 도전성 입자가 단층 배열된다. 그 결과, 본 발명의 상기 이방성 도전막이 얻어진다.
얻어진 이방성 도전막에 있어서, 단층 배열된 상기 도전성 입자의 배열 간격으로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으나, 인접하는 도전성 입자끼리의 중심 간 거리의 10점 평균은, 1 ㎛~30 ㎛가 바람직하고, 1 ㎛~15 ㎛가 보다 바람직하며, 1 ㎛~10 ㎛가 특히 바람직하다. 이 경우, 미세한 입자 배열을 필요로 하는 각종 부재의 제조에 응용할 수 있다는 점에서 유리하다.
또한, 상기 수지막 내의 상기 도전성 입자의 존재 위치로서는, 그 도전성 입자의 중심과, 상기 피처리면과의 거리의 10점 평균이, 9 ㎛ 이하인 것이 바람직하다. 이 경우, 미세한 입자 배열을 필요로 하는 각종 부재의 제조에 응용할 수 있다는 점에서 유리하다.
<그 외의 공정>
상기 그 외의 공정으로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으나, 예컨대, 상기 도전성 입자가 단층 배열된 상기 수지막을 가열하여, 상기 용제를 건조시키는 공정 등을 들 수 있다.
여기서, 본 발명의 상기 이방성 도전막의 제조 방법의 일례를, 도면을 이용하여 설명한다.
도 2에 도시하는 바와 같이, 하나의 분무 수단(10)을 이용하여 분출된 도전성 입자(12)와, 다른 분무 수단(20)을 이용하여 분출된 수지 입자(22)를, 피처리면(40) 상에 동시에 분무한다. 이때, 하나의 분무 수단(10)과 피처리면(40) 사이이며, 하나의 분무 수단(10)에서의 도전성 입자(12)의 분출구에, 정전 전위 부여 수단(30)이 인접 배치되어 있고, 도전성 입자(12)는, 하나의 분무 수단(10)을 이용하여 분출된 직후, 정전 전위 부여 수단(30)에 의해 전압이 인가되어, 정전 전위가 부여된다.
이와 같이, 각각의 분무 수단[분무 수단(10) 및 분무 수단(20)]을 이용하여 분출된 도전성 입자(12)와, 수지 입자(22)가, 동시에 피처리면(40) 상에 분무되기 때문에, 도전성 입자(12)는, 정전 전위가 손상되지 않고서 피처리면(40) 상에서 단층 배열되고, 또한 도전성 입자(12)의 위치 안정성이 확보된 상태에서, 수지 입자(22)가 퇴적되어 수지막(24)이 형성된다. 그 결과, 수지막(24) 내이며, 수지막(24)의 두께 방향에서의 한쪽 면측에, 도전성 입자(12)가, 미크론 정도의 배열 간격으로 단층 배열된 이방성 도전막이 얻어진다. 그 이방성 도전막에서는, 수지막(24)의 두께 방향에서의 한쪽 면과, 도전성 입자(12)의 중심과의 거리의 10점 평균이, 9 ㎛ 이하로 되어 있다.
본 발명의 이방성 도전막은, 상기 수지막의 두께 방향에서의 한쪽 면으로부터 9 ㎛ 이내에, 상기 도전성 입자가 단층 배열되어 있기 때문에, 전자 부품 등과 기판과의 접속에 이용하면, 접속 시에, 상기 도전성 입자의 유동을 억제하여 쇼트의 발생을 방지하고, 적은 입자 첨가량으로, 높은 입자 포착률을 확보할 수 있어, 우수한 도통 신뢰성이 얻어진다.
이 때문에, 본 발명의 상기 이방성 도전막은, 각종 전자 부품과 기판, 기판끼리 등의 접합에 적합하게 사용할 수 있고, 예컨대, IC 태그, IC 카드, 메모리 카드, 평판 디스플레이 등의 제조에 적합하게 사용할 수 있다.
본 발명의 이방성 도전막의 제조 방법에 따르면, 미크론 정도의 배열 간격으로 단층 배열된 상기 도전성 입자를 수지 내에 함유하는 이방성 도전막을 용이하게 제조할 수 있다.
본 발명의 상기 이방성 도전막의 제조 방법에 의해 얻어진 이방성 도전막은, 미크론 정도의 배열 간격으로 단층 배열된 도전성 입자를 갖기 때문에, 입자의 규칙 배열이 요구되는 각종 분야에 적합하게 사용할 수 있고, 예컨대, DNA 칩에서의 DNA 고정용 도전성 기재(基材), MEMS(멤스; Micro Electro Mechanical Systems)의 개발에서의 도전성 기재 등에 적합하게 사용할 수 있다.
(접합체)
본 발명의 접합체는, 본 발명의 상기 이방성 도전막을 통해, 전자 부품 및 기판에서 선택되는 2종 이상이, 전기적으로 접합되어 이루어진다. 즉, 상기 전자 부품에서의 접합 단자와, 상기 기판에서의 전극 또는 접합 단자 사이, 또는 상기 기판끼리에서의 접합 단자 사이에, 상기 도전성 입자가 끼워져 찌부러짐으로써, 상기 접합 단자와 상기 전극 등과의 도통이 도모되고 있다.
또한, 본 발명의 상기 이방성 도전막의 세부 사항에 대해서는, 상술한 바와 같다.
상기 전자 부품으로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, IC 칩, 예컨대, 평판 디스플레이(FPD)에서의 액정 화면 제어용 IC 칩, 액정 패널 등을 들 수 있다.
상기 기판으로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, ITO 유리 기판, 플렉시블 기판, 리지드 기판, 플렉시블 프린트 기판 등을 들 수 있다.
상기 전자 부품 및 상기 기판에서 선택되는 2종 이상에서의 접합 단자의 면적으로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으나, 전자 기기의 소형화 및 고기능화에 따른 접합 단자의 미세 피치화의 기술 동향에 대응할 수 있다는 점에서, 600 ㎛2 이상 1,800 ㎛2 미만이 바람직하고, 600 ㎛2~1,200 ㎛2가 보다 바람직하다.
본 발명의 상기 접합체는, 본 발명의 상기 이방성 도전막을 이용하고 있기 때문에, 상기 도전성 입자의 입자 포착률이 높아, 우수한 도통 신뢰성을 갖는다.
(실시예)
이하, 본 발명의 실시예에 대해서 설명하지만, 본 발명은 하기 실시예에 조금도 한정되지 않는다.
(실시예 1)
-이방성 도전막의 제작-
상기 도전성 입자로서의 Ni-Au 도금 수지 입자[「미크로펄 AU」; 세키스이 가가쿠 고교(주) 제조, 입자 직경 4 ㎛, 이하, 「금 입자」라고 지칭함] 9 질량부에, 상기 용제로서의 톨루엔을 더하여, 도전성 입자의 40 질량% 슬러리 용액을 조제하였다. 이하, 이 슬러리 용액을, 「A액」이라고 지칭한다.
다음으로, 상기 절연성 수지로서의 액상 에폭시 수지[「EP828」; 재팬 에폭시 레진(주) 제조] 30 질량부, 페녹시 수지(「PKHH」; 인켐(주) 제조] 30 질량부, 실란 커플링제[「A-187」; 니혼 유니카(주) 제조] 1 질량부, 및 이미다졸계 잠재성 경화제[「3941HP」; 아사히 가세이 케미컬즈사 제조] 30 질량부를 혼합하여 수지 조성물을 조제하고, 이것에 상기 용제로서의 톨루엔을 더하여, 수지의 10 질량% 톨루엔 용액을 조제하였다. 이하, 이 톨루엔 용액을, 「B액」이라고 지칭한다.
도전성 입자를 배열시키는 대상(상기 피처리면)으로서, 폴리에틸렌테레프탈레이트(PET)로 이루어지는 필름(PET층)을 준비하였다.
계속해서, 도 1에 도시하는 이류체 노즐[「2유체 스프레이 노즐 1/4JAUCO」; 스프레잉 시스템스(주) 제조]을 접속한 분무 장치를, 도전성 입자 분무용과, 수지 입자 분무용의 2개를 준비하고, 각각의 노즐의 분출구와 PET층 표면과의 이격 거리가, 1 m가 되도록 배치하였다. 또한, 도전성 입자 분무용 분무 장치와 PET층 표면 사이에, 전하 인가 장치[직류 고압 전원, 「PSD-200」; 가스가 덴키(주) 제조]를 배치하였다.
그리고, 분무 장치를 이용하여, A액 및 B액을, 노즐 직경 0.6 ㎜, 분무 시간 0.5초간, 금 입자 및 수지 입자의 PET층에의 도달 속도 0.3 m/min의 조건으로, 각각의 노즐로부터 분무하였다. 이때, 노즐로부터 분출된 A액 내의 금 입자에 대하여, 상기 전하 인가 장치에 의해, 500 V의 전압을 인가함으로써, 정전 전위가 부여되어, 금 입자는, 대전(정전 전위 300 V)된 상태로, PET층의 표면 상에 분무되었다. 또한, 노즐로부터 분출된, B액에 의해 형성된 수지 입자가, PET층의 표면 상에 분무되어 퇴적되었다.
그 결과, PET층의 표면 상에, 에폭시 수지 내에 금 입자가 단층 배열된 에폭시 수지 도포막(상기 이방성 도전막)이 형성되었다.
얻어진 에폭시 수지 도포막을, 60℃, 15분간의 조건으로, 오븐 속에서 가열하여, 톨루엔을 건조시켜, 금 입자가 단층 배열된 에폭시 수지막(두께 20 ㎛)을 얻었다.
얻어진 에폭시 수지막 내의 금 입자의 존재 위치를 측정한 결과, 그 에폭시 수지막의 두께 방향에서의 금 입자가 존재하는 측의 면(PET층과의 경계면)과, 금 입자의 중심과의 거리의 10점 평균이 5 ㎛였다.
또한, 금 입자의 배열 간격을 측정한 결과, 인접하는 금 입자끼리의 중심 간 거리의 10점 평균이 10 ㎛였다.
(실시예 2)
-이방성 도전막의 제작-
실시예 1에 있어서, 상기 도전성 입자의 슬러리 용액(A액), 및 상기 수지의 톨루엔 용액(B액)의 조성을, 하기 조성으로 변경하여 조제한 것 이외에는, 실시예 1과 동일하게 하여, 이방성 도전막을 제작하였다.
도전성 입자의 슬러리 용액(A액)은, 상기 도전성 입자로서의 Ni-Au 도금 수지 입자[「미크로펄 AU」; 세키스이 가가쿠 고교(주) 제조, 입자 직경 4 ㎛] 10 질량부에, 상기 용제로서의 톨루엔을 더하여, 도전성 입자의 40 질량% 슬러리 용액으로 하였다.
수지의 톨루엔 용액(B액)은, 상기 절연성 수지로서의 액상 아크릴 수지[「3002A」; 교에이샤 가가쿠(주) 제조] 35 질량부, 페녹시 수지[「PKHH」; 인켐(주) 제조] 45 질량부, 실란 커플링제[「A-172」; 니혼 유니카(주) 제조] 2 질량부, 및 라디칼 개시제[「퍼헥사(PERHEXA) 3M」; 니혼 유시(주) 제조] 8 질량부를 혼합하여 수지 조성물을 조제하고, 상기 용제로서의 톨루엔을 더하여, 수지의 10 질량% 톨루엔 용액으로 하였다.
그 결과, PET층의 표면 상에, 아크릴 수지 내에 금 입자가 단층 배열된 아크릴 수지막(상기 이방성 도전막)을 얻었다. 그 아크릴 수지막 내의 금 입자의 존재 위치를 측정한 결과, 그 아크릴 수지막의 두께 방향에서의 금 입자가 존재하는 측의 면(PET층과의 경계면)과, 금 입자의 중심과의 거리의 10점 평균이 5 ㎛였다.
또한, 금 입자의 배열 간격을 측정한 결과, 인접하는 금 입자끼리의 중심 간 거리의 10점 평균이 10 ㎛였다.
(비교예 1)
-이방성 도전막의 제작-
이미다졸계 잠재성 경화제[「3941HP」; 아사히 가세이 케미컬즈사 제조] 40 질량부, 액상 에폭시 수지[「EP828」; 재팬 에폭시 레진(주) 제조] 14 질량부, 페녹시 수지[「PKHH」; 인켐(주) 제조] 35 질량부, 및 실란 커플링제[「A-187」; 니혼 유니카(주) 제조] 1 질량부를 혼합하고, 이것에, 도전성 입자로서, Ni-Au 도금 수지 입자[「미크로펄 AU」; 세키스이 가가쿠 고교(주) 제조, 입자 직경 4 ㎛] 10 질량부를 분산시켜, 도전성 입자 함유 수지 조성물을 조제하였다.
얻어진 도전성 입자 함유 수지 조성물을, 폴리에틸렌테레프탈레이트(PET)로 이루어지는 필름(PET층) 상에, 바코터를 이용해서 도포하여, 두께 20 ㎛의 에폭시 수지 도포막(상기 이방성 도전막)을 제작하였다.
얻어진 에폭시 수지 도포막을, 60℃, 15분간의 조건으로, 오븐 속에서 가열하여, 톨루엔을 건조시켜, 금 입자가 분산된 에폭시 수지막을 얻었다.
에폭시 수지막 내의 금 입자의 존재 위치를 측정한 결과, 그 에폭시 수지막의 두께 방향에서의 한쪽 면(PET층과의 경계면)과, 금 입자의 중심 사이의 거리의 10점 평균이 15 ㎛였다.
또한, 금 입자의 배열 간격을 측정한 결과, 인접하는 금 입자끼리의 중심 간 거리의 10점 평균이 40 ㎛였다.
(접합체의 제작 1)
실시예 1~2 및 비교예 1에서 제작한 이방성 도전막을 이용하여, 이하에 나타내는 평가용 칩 A 및 평가용 칩 B와, ITO 패턴 유리의 접합체를 제작하였다.
〔평가용 칩 A〕
재질: 실리콘, 외부 치수: 20 ㎜×2 ㎜, 두께: 0.5 ㎜
범프 종류: 금 도금 범프, 범프 두께: 15 ㎛, 범프 수: 800/칩, 범프 사이즈: 30 ㎛×150 ㎛, 범프 간 스페이스: 18 ㎛
〔평가용 칩 B〕
재질: 실리콘, 외부 치수: 15 ㎜×13 ㎜, 두께: 0.5 ㎜
범프 종류: 금 도금 범프, 범프 두께: 15 ㎛, 범프 수: 700/칩, 범프 사이즈: 30 ㎛×140 ㎛, 범프 간 스페이스: 6 ㎛
〔ITO 패턴 유리〕
두께: 0.7 ㎜
이방성 도전막에서의 도전성 입자가 존재하고 있는 측의 면을, 평가용 칩에서의 범프측에, 다른쪽 면을 ITO 패턴 유리에서의 도체 패턴측에, 각각 배치한 상태에서, 범프와 도체 패턴이 대향하도록, 이방성 도전막을 통해, 평가용 칩 A 및 평가용 칩 B 각각과, ITO 패턴 유리를 포개고, 180℃ 및 200℃의 가열 조건에서, 80 ㎫/칩, 10초간의 조건으로 각각 가압함으로써 압착하여, 접합체를 얻었다.
여기서, 실시예 1의 이방성 도전막을 통해 평가용 칩 A와 ITO 패턴 유리가 압착되어 이루어지는 접합체의 단면 SEM 사진을 도 3a에, 비교예 1의 이방성 도전막을 통해 평가용 칩 A와 ITO 패턴 유리가 압착되어 이루어지는 접합체의 단면 SEM 사진을 도 3b에, 각각 도시한다.
실시예 1의 이방성 도전막에서의 금 입자는, 그 막의 두께 방향에서의 한쪽 면으로부터 매우 짧은 거리로 단층 배열되어 있기 때문에, 도 3a에 도시하는 바와 같이, 도통에 기여하는 도전성 입자의 입자 포착률을 현격하게 향상시킬 수 있는 것을 알 수 있었다.
한편, 비교예 1의 이방성 도전막에서의 금 입자는, 단층 배열되지 않고서, 막 내에 분산되어 있기 때문에, 평가용 칩 A와 ITO 패턴 유리의 압착 시에, 수지의 유동에 의한 영향을 받기 쉬워, 도 3b에 도시하는 바와 같이, 도통에 기여하는 도전성 입자의 입자 포착률이 낮은 것을 알 수 있었다.
<COG(Chip on glass) 도통 저항 시험>
계속해서, 각 접합체에 대해서, JEITA EIAJ ED-4701의 시험 규격에 따라, 도체 패턴 사이의 저항값을 4단자법에 의해 측정하고, 하기 평가 기준에 기초하여 평가하였다. 결과를, 평가용 칩 A에 대해서는 표 1에, 평가용 칩 B에 대해서는 표 2에, 각각 나타낸다.
〔평가 기준〕
○: 압착 직후의 저항값이 5 Ω 이하이고, 쇼트의 발생 없음.
×: 압착 직후의 저항값이 5 Ω보다 크고, 쇼트의 발생 있음.
Figure 112010019416837-pct00001
Figure 112010019416837-pct00002
표 1 및 표 2로부터, 실시예 1~2에서 얻어진 이방성 도전막을 이용하면, 압착 직후의 접합체에서의 도통 저항값이 낮고, 쇼트의 발생도 없으며, 칩과 ITO 패턴 유리의 접합이 가능한 것이 확인되었다. 이것은, 실시예 1~2에서 얻어진 이방성 도전막은, 도전성 입자가 그 막의 두께 방향에서의 한쪽 면으로부터 매우 짧은 거리로 단층 배열되어 있기 때문에, 평가용 칩 B와 같이 범프 간 스페이스가 6 ㎛로 좁은 경우라도, 도통에 기여하는 도전성 입자를 확실하게 포착할 수 있는 것에 의한 것이다.
이에 비하여, 비교예 1에서 얻어진 이방성 도전막을 이용하면, 평가용 칩 A(범프 간 스페이스 18 ㎛)와 ITO 패턴 유리를 압착한 접합체에 대해서는, 압착 직후의 접합체에서의 도통 저항값이 낮고, 쇼트의 발생도 없으며, 칩과 ITO 패턴 유리의 접합이 가능하지만, 평가용 칩 B와 ITO 패턴 유리를 압착한 접합체에 대해서는, 압착 직후의 접합체에서의 도통 저항값이 높고, 쇼트의 발생이 있는 것이 확인되었다. 이것은, 비교예 1에서 얻어진 이방성 도전막은, 도전성 입자가 단층 배열되지 않고서, 막 내에 분산되어 있기 때문에, 특히, 평가용 칩 B와 같이 범프 간 스페이스가 6 ㎛로 좁은 경우에, 도통에 기여하는 도전성 입자를 포착할 수 없는 것에 의한 것이다.
(접합체의 제작 2)
접합체의 제작 1과 동일하게 하여, 실시예 1 및 비교예 1의 이방성 도전막을 이용해서, 평가용 칩 A와 ITO 패턴 유리를 압착하여, 접합체를 제작하였다.
(접합체의 제작 3)
가열 조건을, 170℃ 및 190℃로 변경한 것 이외에는, 접합체의 제작 1과 동일하게 하여, 실시예 2 및 비교예 1의 이방성 도전막을 이용해서, 평가용 칩 A와 ITO 패턴 유리를 압착하여, 접합체를 제작하였다.
<COG(Chip on glass) 도통 저항 신뢰성 시험>
계속해서, 상기 접합체의 제작 2 및 3에서 얻어진 각 접합체에 대해서, JEITA EIAJ ED-4701의 시험 규격에 따라, 도체 패턴 사이의 저항값을 4단자법에 의해 측정하였다. 여기서, 저항값은, 온도 85℃, 습도 85% RH의 조건하에서, 평가용 칩 A와 ITO 패턴 유리의 압착 직후 및 에이징 후(250시간 경과 후, 500시간 경과 후, 및 1,000시간 경과 후)에 있어서 측정하고, 하기 평가 기준에 기초하여 평가하였다. 결과를 표 3에 나타낸다.
〔평가 기준〕
○: 압착 직후의 저항값이 5 Ω 이하이고, 에이징 후의 저항값이, 압착 직후의 저항값의 3배 이하이다.
×: 압착 직후의 저항값은 5 Ω 이하이지만, 에이징 후의 저항값이, 압착 직후의 저항값의 3배보다 크다.
Figure 112010019416837-pct00003
표 3으로부터, 실시예 1 및 실시예 2의 이방성 도전막은, 에이징 후의 접합체에서의 저항값이 낮고, 실용상 충분한 전기적 특성을 나타내며, 우수한 접속 신뢰성이 얻어지는 것을 알 수 있었다. 이에 비하여, 비교예 1의 이방성 도전막은, 압착 직후의 접합체에서의 저항값은 낮지만, 250시간 경과 후에는, 저항값이 압착 직후의 저항값의 3배보다도 커져 버려, 접합체를 제품으로서 사용할 수 없어, 실용성이 떨어지는 것을 알 수 있었다.
이상으로부터, 본 발명의 이방성 도전막은, 분무 장치를 이용하여 도전성 입자와 수지 입자를 동시에 분무함으로써 형성할 수 있기 때문에, 종래의 이방성 도전막의 제조에서의 다층 라미네이트가 불필요해져, 제조 공정의 삭감에 의한 대폭적인 비용 절감의 실현이 기대된다.
또한, 본 발명의 이방성 도전막에서의, 대응 가능 범프 스페이스는 6 ㎛이고, 대응 가능 범프 면적은 600 ㎛2였다. 이에 비하여, 종래의 이방성 도전막에서의, 대응 가능 범프 스페이스는 18 ㎛이고, 대응 가능 범프 면적은 1,800 ㎛2로, 본 발명의 이방성 도전막은, 범프의 협피치화의 동향에 충분히 대응 가능한 것을 알 수 있었다.
또한, 본 발명의 이방성 도전막을 이용한 접합체에서의 도전성 입자의 입자 포착률(범프의 단위 면적당의 입자 포착률)은, 약 98%로 높은 데 비하여, 종래의 접합체에서의 입자 포착률은, 약 40%로 낮아, 본 발명의 이방성 도전막은, 종래의 이방성 도전막에 비하여, 도전성 입자의 배합량이, 1/2~1/5 정도로 적음에도 불구하고, 입자 포착률이 높아, 저비용으로 우수한 도통 신뢰성이 얻어지는 것을 알 수 있었다. 또한, 본 발명의 이방성 도전막을 이용한 접합체는, 다이 셰어(die shear) 신뢰성 시험에서의 강도가, 종래의 이방성 도전막을 이용한 접합체와 동등하며, 충분한 강도를 갖고 있다.
(실시예 3)
상기 도전성 입자로서의 Ni-Au 도금 수지 입자[「미크로펄 AU」; 세키스이 가가쿠 고교(주) 제조, 입자 직경 4 ㎛, 이하, 「금 입자」라고 지칭함]에, 상기 용제로서의 톨루엔을 더하여, 30 질량% 슬러리 용액 100 g을 조제하였다. 이하, 이 슬러리 용액을, 「A액」이라고 지칭한다.
다음으로, 상기 절연성 수지로서의 비스페놀 A형 에폭시 수지(「EP828」; 재팬 에폭시 레진사 제조)에, 상기 용제로서의 톨루엔을 더하여, 20 질량% 톨루엔 용액 100 g을 조제하였다. 이하, 이 톨루엔 용액을, 「B액」이라고 지칭한다.
도전성 입자를 배열시키는 대상(상기 피처리면)으로서, 폴리에틸렌테레프탈레이트(PET)로 이루어지는 필름(PET층)을 준비하였다.
계속해서, 도 1에 도시하는 이류체 노즐[「2유체 스프레이 노즐 1/4JAUCO」; 스프레잉 시스템스(주) 제조]을 접속한 분무 장치를, 도전성 입자 분무용과, 수지 입자 분무용의 2개를 준비하고, 각각의 노즐의 분출구와 PET층 표면과의 이격 거리가, 1 m가 되도록 배치하였다. 또한, 도전성 입자 분무용 분무 장치와 PET층 표면 사이에, 전하 인가 장치[직류 고압 전원, 「PSD-200」; 가스가 덴키(주) 제조]를 배치하였다.
그리고, 분무 장치를 이용하여, A액 및 B액을, 노즐 직경 0.6 ㎜, 분무 속도 0.3 m/min의 조건으로, 각각의 노즐로부터 분무하였다. 이때, 노즐로부터 분출된 A액 내의 금 입자에 대하여, 상기 전하 인가 장치에 의해, 500 V의 전압을 인가함으로써, 정전 전위가 부여되어, 금 입자는, 대전(정전 전위 300 V)된 상태로, PET층의 표면 상에 분무되었다. 또한, 노즐로부터 분출된, B액에 의해 형성된 수지 입자가, PET층의 표면 상에 분무되어 퇴적되었다.
그 결과, PET층의 표면 상에, 에폭시 수지 내에 금 입자가 단층 배열된 에폭시 수지 도포막(상기 배열 입자 함유막)이 형성되었다.
얻어진 에폭시 수지 도포막을, 70℃, 5분간의 조건으로, 오븐 속에서 가열하여, 톨루엔을 건조시켜, 금 입자가 단층 배열된 에폭시 수지막을 얻었다. 그 에폭시 수지막의 표면에 대하여, 투명한 PET(커버 필름)를 이용한 라미네이트를 행하였다.
(실시예 4~6)
실시예 3에 있어서, 노즐 직경 및 상기 전하 인가 장치의 인가 전압을, 각각 표 4에 나타내는 조건으로 변경한 것 이외에는, 실시예 3과 동일하게 하여, 금 입자의 슬러리 용액(A액)과 에폭시 수지의 톨루엔 용액(B액)을, 각각 다른 노즐을 이용해서, PET층 상에 동시에 분무하여, 에폭시 수지 내에 금 입자가 단층 배열된 에폭시 수지막을 형성하였다.
실시예 4에서 얻어진 에폭시 수지막의 단면 SEM 사진을 도 4a에, 실시예 5에서 얻어진 에폭시 수지막의 단면 SEM 사진을 도 4b에, 각각 도시한다. 또한, 도 4a 및 도 4b에서는, 단면이 3층 구조를 갖고 있는데, 최하층이 상기 피처리면(PET층)이고, 최상층이 상기 커버 필름(PET층)이며, 중간층이, 금 입자가 단층 배열된 에폭시 수지막이다.
도 4a 및 도 4b로부터, 에폭시 수지막의 두께 방향에서의 PET층(최하층) 근방에, 금 입자가 단층 배열되어 있는 것을 알 수 있었다. 여기서, 도 4a(실시예 4)에서는, PET층의 표면과의 거리가 거의 없는 상태로, 금 입자가 단층 배열되어 있고, 도 4b(실시예 5)에서는, PET층의 표면과 금 입자 사이에, 수 ㎛의 두께로 에폭시 수지층이 형성되어 있는 것이 확인되었다.
금 입자의 배열 간격을 측정한 결과, 인접하는 금 입자끼리의 중심 간 거리의 10점 평균이, 도 4a(실시예 4)에서는 4 ㎛이고, 도 4b(실시예 5)에서는 5 ㎛였다.
또한, 에폭시 수지막 내의 금 입자의 존재 위치를 측정한 결과, 금 입자의 중심과 PET층(최하층)의 표면과의 거리의 10점 평균이, 도 4a(실시예 4)에서는 3 ㎛이고, 도 4b(실시예 5)에서는 5 ㎛였다. 이와 같이, 상기 노즐 직경 및 상기 전하 인가 장치에 의한 인가 전압을 제어함으로써, 도전성 입자의 중심과 피처리면과의 거리를, 수 ㎛의 단위로 변화시킬 수 있는 것을 알 수 있었다.
(비교예 2~3)
실시예 3에 있어서, 상기 비스페놀 A형 에폭시 수지의 톨루엔 용액(B액)의 분무를 행하지 않고, 노즐 직경 및 상기 전하 인가 장치의 인가 전압을, 각각 표 4에 나타내는 조건으로 변경한 것 이외에는, 실시예 3과 동일하게 하여, 금 입자의 슬러리 용액(A액)만을, PET층의 표면 상에 분무하였다.
(비교예 4)
실시예 3에 있어서, 상기 전하 인가 장치에 의해 전압을 인가하지 않고, 금 입자에 정전 전위를 부여하지 않은 것 이외에는, 실시예 3과 동일하게 하여, 금 입자의 슬러리 용액(A액)과 에폭시 수지의 톨루엔 용액(B액)을, 각각 다른 노즐을 이용하여, PET층의 표면 상에 동시에 분무하였다.
(비교예 5)
실시예 3에 있어서, 상기 비스페놀 A형 에폭시 수지의 톨루엔 용액(B액)의 분무를 행하지 않고, 먼저, B액을 PET층 상에 도포하여 에폭시 수지막을 형성하였다. 계속해서, 이 에폭시 수지막의 표면에, 실시예 3과 동일한 분무 조건으로, 금 입자의 슬러리 용액(A액)만을 분무하였다.
(비교예 6)
실시예 3에 있어서, 금 입자의 슬러리 용액(A액) 및 에폭시 수지의 톨루엔 용액(B액)을, 하나의 노즐을 이용하여 분출시키고, 또한 A액 및 B액의 어느 것에 대해서도, 상기 전하 인가 장치에 의해 전압을 인가한 것 이외에는, 실시예 3과 동일한 분무 조건으로, A액 및 B액을, PET층의 표면 상에 분무하였다.
(실시예 7)
실시예 3에 있어서, 상기 도전성 입자로서의 금 입자[「미크로펄 AU」; 세키스이 가가쿠 고교(주) 제조, 입자 직경 4 ㎛]를, Ni-Au 도금 수지 입자[「미크로펄 AUH」; 세키스이 가가쿠 고교(주) 제조, 입자 직경 4 ㎛, 이하, 「금 입자」라고 지칭함]로 변경한 것 이외에는, 실시예 3과 동일하게 하여, 금 입자의 슬러리 용액(A액)과 에폭시 수지의 톨루엔 용액(B액)을, 각각 다른 노즐을 이용해서, PET층의 표면 상에 동시에 분무하여, 에폭시 수지 내에 금 입자가 단층 배열된 에폭시 수지막을 형성하였다.
(실시예 8)
실시예 3에 있어서, 상기 도전성 입자로서의 금 입자[「미크로펄 AU」; 세키스이 가가쿠 고교(주) 제조, 입자 직경 4 ㎛]를, Ni-Au 도금 수지 입자[「브라이트 GNR」; 닛폰 가가쿠(주) 제조, 입자 직경 5 ㎛, 이하, 「금 입자」라고 지칭함]로 변경한 것 이외에는, 실시예 3과 동일하게 하여, 금 입자의 슬러리 용액(A액)과 에폭시 수지의 톨루엔 용액(B액)을, 각각 다른 노즐을 이용해서, PET층의 표면 상에 동시에 분무하여, 에폭시 수지 내에 금 입자가 단층 배열된 에폭시 수지막을 형성하였다.
(실시예 9)
실시예 3에 있어서, 상기 도전성 입자로서의 금 입자[「미크로펄 AU」; 세키스이 가가쿠 고교(주) 제조, 입자 직경 4 ㎛]를, 니켈 도금 수지 입자[「브라이트 NR」; 닛폰 가가쿠(주) 제조, 입자 직경 4 ㎛, 이하, 「니켈 입자」라고 지칭함]로 변경한 것 이외에는, 실시예 3과 동일하게 하여, 니켈 입자의 슬러리 용액(A액)과 에폭시 수지의 톨루엔 용액(B액)을, 각각 다른 노즐을 이용해서, PET층의 표면 상에 동시에 분무하여, 에폭시 수지 내에 니켈 입자가 단층 배열된 에폭시 수지막을 형성하였다.
(실시예 10)
실시예 3에 있어서, 상기 절연성 수지로서의 비스페놀 A형 에폭시 수지[「EP828」; 재팬 에폭시 레진사 제조]를, 아크릴 수지[에폭시아크릴레이트, 「3002A」; 교에이샤 가가쿠(주) 제조]로 변경한 것 이외에는, 실시예 3과 동일하게 하여, 금 입자의 슬러리 용액(A액)과 아크릴 수지의 톨루엔 용액(B액)을, 각각 다른 노즐을 이용해서, PET층의 표면 상에 동시에 분무하여, 아크릴 수지 내에 금 입자가 단층 배열된 아크릴 수지막을 형성하였다.
(실시예 11)
실시예 3에 있어서, 상기 절연성 수지로서의 비스페놀 A형 에폭시 수지[「EP828」; 재팬 에폭시 레진사 제조]를, 아크릴 수지[디메틸올트리시클로데칸디아크릴레이트, 「DCP-A」; 교에이샤 가가쿠(주) 제조]로 변경한 것 이외에는, 실시예 3과 동일하게 하여, 금 입자의 슬러리 용액(A액)과 아크릴 수지의 톨루엔 용액(B액)을, 각각 다른 노즐을 이용해서, PET층의 표면 상에 동시에 분무하여, 아크릴 수지 내에 금 입자가 단층 배열된 아크릴 수지막을 형성하였다.
다음으로, 실시예 3~11 및 비교예 2~6의 도전성 입자의 배열 상태를, 주사형 전자 현미경(SEM)을 이용하여 관찰하고, 하기 기준에 기초하여 평가하였다. 결과를 표 4 및 표 5에 나타낸다.
〔평가 기준〕
○: 도전성 입자가 단층으로 배열되어 있었다.
△: 도전성 입자가 단층으로 배열되어 있으나, 일부에 배열의 흐트러짐이 보여졌다.
×: 도전성 입자가 응집되어 버려, 단층으로 배열되어 있지 않았다.
Figure 112010019416837-pct00004
Figure 112010019416837-pct00005
표 4 및 표 5의 결과로부터, 실시예 3~11에서는, 도전성 입자와 절연성 수지 입자를, 각각의 노즐을 이용하여 동시에 분무했기 때문에, 그 도전성 입자가 단층으로 배열된 상태로, 절연성 수지막 내에 고정되어 있는 것을 알 수 있었다.
한편, 비교예 2~3에서는, 절연성 수지를 분무하지 않고서, 정전 전위가 부여된 도전성 입자만을 분무했기 때문에, 절연성 수지에 의한 도전성 입자의 고정화가 행해지지 않고, 도전성 입자의 정전 전위가 15초간 정도에서 소실되어, 도전성 입자를 배열시킬 수 없었다. 여기서, 도전성 입자의 배열 상태를 나타내는 SEM 사진을, 비교예 2에 대해서는 도 5에, 비교예 3에 대해서는 도 6에, 각각 도시한다. 도 5 및 도 6에 도시하는 바와 같이, 모두 도전성 입자의 배열이 거의 보여지지 않고, 특히 비교예 2(도 5 참조)에서는, 인가 전압이 낮기 때문에, 어떠한 응집이 발생하고 있는 것으로 추찰되었다.
또한, 비교예 4에서는, 도전성 입자에 정전 전위를 부여하지 않았기 때문에, 그 도전성 입자가 응집되어 버려, 단층 배열시킬 수 없었다.
비교예 5에서는, 절연성 수지를 도전성 입자와 동시에 분무하지 않고, 미리 절연성 수지를 도포 형성한 절연성 수지막에 대하여, 상기 도전성 입자만을 분무했기 때문에, 그 절연성 수지막의 존재에 의해, 전기적인 제어가 불가능해져, 미세한 입자 배열의 제어를 행할 수 없었다.
또한, 비교예 6에서는, 도전성 입자와 절연성 수지를, 하나의 노즐을 이용하여 분출시키고, 양자에 정전 전위를 부여했기 때문에, 상기 도전성 입자를 단층 배열시킬 수 없었다.
(실시예 12~19)
노즐 직경 및 상기 도전성 입자의 정전 전위를 변화시킴으로써, 상기 도전성 입자의 배열 상태를 비교하였다.
즉, 실시예 3에 있어서, 노즐 직경 및 상기 전하 인가 장치의 인가 전압을, 각각 표 6 및 표 7에 나타내는 조건으로 변경한 것 이외에는, 실시예 3과 동일하게 하여, 금 입자의 슬러리 용액(A액)과 에폭시 수지의 톨루엔 용액(B액)을, 각각 다른 노즐을 이용해서, PET층 상에 동시에 분무하여, 에폭시 수지 내에 금 입자가 단층 배열된 에폭시 수지막을 형성하였다. 계속해서, 도전성 입자의 배열 상태를, 주사형 전자 현미경(SEM)을 이용하여 관찰하고, 상술한 평가 기준에 기초하여 평가하였다. 결과를 표 6 및 표 7에 나타낸다. 또한, 노즐 직경을 일정하게 했을 때의 정전 전위의 크기에 의한 배열 상태의 차이를 비교하기 위해서, 실시예 3, 실시예 5 및 실시예 6의 평가 결과도 아울러 나타내었다.
Figure 112010019416837-pct00006
Figure 112010019416837-pct00007
표 6 및 표 7의 결과로부터, 노즐 직경 및 인가 전압을 변화시키면, 도전성 입자의 배열 상태가 변화하는 것을 알 수 있었다.
여기서, 실시예 12와 실시예 19를 비교하면, 실시예 12(정전 전위 1,500 V)에서는, 도전성 입자가 깨끗하게 단층 배열되어 있었던 데 비하여, 실시예 19(정전 전위 1,600 V)에서는, 도전성 입자가, 일부 단층 배열되어 있었으나, 상기 정전 전위가 높기 때문에, 도전성 입자가 타 버려, 실용성의 점에서 떨어지는 것을 알 수 있었다. 이러한 점에서, 정전 전위의 적합한 수치 범위의 상한값의 임계값이, 1,500 V~1,600 V 사이에 존재하고 있는 것이 명확해졌다.
(실시예 20)
실시예 4에 있어서, 도전성 입자를 배열시키는 대상(상기 피처리면)으로서, 패턴 형상으로 형성된 금속 배선(상기 도전성 패턴)을 표면에 갖는 실리콘 기판을 이용한 것 이외에는, 실시예 4와 동일하게 하여, 금 입자의 슬러리 용액(A액)과 에폭시 수지의 톨루엔 용액(B액)을, 각각 다른 노즐을 이용해서, 실리콘 기판 상에 동시에 분무하였다. 그 결과, 도 7a 내지 도 7d에 도시하는 바와 같이, 실리콘 기판 상에 형성된 금속 배선 상에, 금 입자가 선택적으로 단층 배열되어, 금속 배선의 패턴과 동일한 형상의 금 입자 패턴이 얻어졌다.
산업상의 이용가능성
본 발명의 이방성 도전막은, 각종 전자 부품 등과 기판, 기판끼리 등의 접합에 적합하게 사용할 수 있고, 예컨대, IC 태그, IC 카드, 메모리 카드, 평판 디스플레이 등의 제조에 적합하게 사용할 수 있다.
본 발명의 접합체는, 도전성 입자의 입자 포착률이 높아, 우수한 도통 신뢰성을 갖는다.
본 발명의 이방성 도전막의 제조 방법은, 미크론 정도의 배열 간격으로 단층 배열된 도전성 입자를 수지막 내에 함유하는 배열 입자 함유막을 용이하게 제조할 수 있다.

Claims (16)

  1. 하나의 분무 수단을 이용하여 분출되며, 정전 전위 부여 수단에 의해 정전 전위가 부여된 도전성 입자와, 다른 분무 수단을 이용하여 분출된 수지 입자를 피처리면 상에 동시에 분무함으로써, 상기 수지 입자로 형성된 수지막 내에서, 그 수지막의 두께 방향에서의 한쪽 면측에, 상기 도전성 입자가 단층 배열되어 이루어지고,
    상기 수지막의 두께 방향에서의 한쪽 면과, 상기 도전성 입자의 중심과의 거리의 10점 평균은, 9 ㎛ 이하인 것을 특징으로 하는 이방성 도전막.
  2. 제1항에 있어서, 인접하는 도전성 입자끼리의 중심 간 거리의 10점 평균은, 1 ㎛~30 ㎛인 것인 이방성 도전막.
  3. 삭제
  4. 제1항에 있어서, 상기 수지막은, 에폭시 수지 및 아크릴 수지에서 선택되는 1종 이상의 절연성 수지로 이루어지는 것인 이방성 도전막.
  5. 하나의 분무 수단을 이용하여 분출되며, 정전 전위 부여 수단에 의해 정전 전위가 부여된 도전성 입자와, 다른 분무 수단을 이용하여 분출된 수지 입자를 피처리면 상에 동시에 분무함으로써, 상기 수지 입자로 형성된 수지막 내에서, 그 수지막의 두께 방향에서의 한쪽 면측에, 상기 도전성 입자가 단층 배열되어 이루어지고, 상기 수지막의 두께 방향에서의 한쪽 면과, 상기 도전성 입자의 중심과의 거리의 10점 평균은 9 ㎛ 이하인 이방성 도전막을 통해, 전자 부품과 기판 사이 또는 기판들 사이는 전기적으로 접합되어 이루어지는 것을 특징으로 하는 접합체.
  6. 제5항에 있어서, 접합체에서의 접합 단자의 면적은, 600 ㎛2 이상 1,800 ㎛2 미만인 것인 접합체.
  7. 제5항에 있어서, 전자부품은 IC 칩 및 액정 패널에서 선택되며, 기판은 ITO 유리 기판, 플렉시블 기판, 리지드 기판 및 플렉시블 프린트 기판에서 선택되는 것인 접합체.
  8. 하나의 분무 수단을 이용하여 분출되며, 정전 전위 부여 수단에 의해 정전 전위가 부여된 도전성 입자와, 다른 분무 수단을 이용하여 분출된 수지 입자를, 피처리면 상에 동시에 분무함으로써, 상기 수지 입자로 형성된 수지막 내에, 상기 도전성 입자를 단층 배열시키는 공정을 포함하는 것을 특징으로 하는 이방성 도전막의 제조 방법.
  9. 제8항에 있어서, 수지 입자는, 에폭시 수지 및 아크릴 수지에서 선택되는 1종 이상의 절연성 수지로 이루어지는 것인 이방성 도전막의 제조 방법.
  10. 제8항에 있어서, 도전성 입자의 정전 전위는, 300 V~1,500 V인 것인 이방성 도전막의 제조 방법.
  11. 제8항에 있어서, 분무 수단을 이용하여 분출된 도전성 입자의 피처리면에의 도달 속도는, 0.3 m/min 이하인 것인 이방성 도전막의 제조 방법.
  12. 제8항에 있어서, 분무 수단은, 노즐을 갖는 것인 이방성 도전막의 제조 방법.
  13. 제12항에 있어서, 노즐의 직경은, 0.1 ㎜~1.0 ㎜인 것인 이방성 도전막의 제조 방법.
  14. 제8항에 있어서, 수지막 내의 인접하는 도전성 입자끼리의 중심 간 거리의 10점 평균은, 1 ㎛~30 ㎛인 것인 이방성 도전막의 제조 방법.
  15. 제8항에 있어서, 수지막 내의 도전성 입자의 중심과, 피처리면과의 거리의 10점 평균은, 9 ㎛ 이하인 것인 이방성 도전막의 제조 방법.
  16. 제8항에 있어서, 피처리면은 도전성 패턴을 가지고 이루어지며, 그 도전성 패턴 상에, 도전성 입자를 선택적으로 배열시키는 것인 이방성 도전막의 제조 방법.
KR1020107006709A 2007-09-20 2008-09-01 이방성 도전막 및 그 제조 방법, 및 그 이방성 도전막을 이용한 접합체 KR101193757B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2007-244145 2007-09-20
JP2007244145A JP5086750B2 (ja) 2007-09-20 2007-09-20 配列粒子含有膜の製造方法
JPJP-P-2007-308451 2007-11-29
JP2007308451A JP5032961B2 (ja) 2007-11-29 2007-11-29 異方性導電膜及びこれを用いた接合体
PCT/JP2008/065686 WO2009037964A1 (ja) 2007-09-20 2008-09-01 異方性導電膜及びその製造方法、並びに、該異方性導電膜を用いた接合体

Publications (2)

Publication Number Publication Date
KR20100049668A KR20100049668A (ko) 2010-05-12
KR101193757B1 true KR101193757B1 (ko) 2012-10-23

Family

ID=40467783

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107006709A KR101193757B1 (ko) 2007-09-20 2008-09-01 이방성 도전막 및 그 제조 방법, 및 그 이방성 도전막을 이용한 접합체

Country Status (6)

Country Link
US (2) US20100188829A1 (ko)
KR (1) KR101193757B1 (ko)
CN (1) CN101849322B (ko)
HK (1) HK1145050A1 (ko)
TW (1) TWI398881B (ko)
WO (1) WO2009037964A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160270225A1 (en) 2013-11-19 2016-09-15 Dexerials Corporation Anisotropic conductive film and connected structure
US11923335B2 (en) 2013-11-19 2024-03-05 Dexerials Corporation Anisotropic conductive film and connected structure

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8338698B2 (en) * 2010-08-27 2012-12-25 Primestar Solar, Inc. Anisotropic conductive layer as a back contact in thin film photovoltaic devices
US20120168956A1 (en) * 2011-01-04 2012-07-05 International Business Machines Corporation Controlling density of particles within underfill surrounding solder bump contacts
TWI651192B (zh) * 2012-08-24 2019-02-21 日商迪睿合股份有限公司 異向性導電膜及其製造方法
KR20210082571A (ko) * 2012-08-29 2021-07-05 데쿠세리아루즈 가부시키가이샤 이방성 도전 필름 및 그 제조 방법
JP5714631B2 (ja) * 2013-03-26 2015-05-07 富士フイルム株式会社 異方導電性シート及び導通接続方法
JP6581331B2 (ja) * 2013-07-29 2019-09-25 デクセリアルズ株式会社 導電性接着フィルムの製造方法、接続体の製造方法
JP6324746B2 (ja) * 2014-02-03 2018-05-16 デクセリアルズ株式会社 接続体、接続体の製造方法、電子機器
JP2015179831A (ja) * 2014-02-27 2015-10-08 デクセリアルズ株式会社 接続体、接続体の製造方法及び検査方法
TWI806814B (zh) 2015-01-13 2023-07-01 日商迪睿合股份有限公司 多層基板
JP6661997B2 (ja) * 2015-11-26 2020-03-11 デクセリアルズ株式会社 異方性導電フィルム
WO2017191772A1 (ja) * 2016-05-05 2017-11-09 デクセリアルズ株式会社 フィラー配置フィルム
US11289445B2 (en) * 2018-12-24 2022-03-29 Asm Technology Singapore Pte Ltd Die bonder incorporating rotatable adhesive dispenser head
JP2022029054A (ja) * 2020-08-04 2022-02-17 株式会社サムスン日本研究所 樹脂膜、樹脂膜の作成方法および液晶パネル

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007016088A (ja) * 2005-07-06 2007-01-25 Asahi Kasei Electronics Co Ltd 異方導電性接着シート及び微細接続構造体

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63102110A (ja) * 1986-10-17 1988-05-07 富士ゼロックス株式会社 異方導電体及びその製法
JPH0695462B2 (ja) * 1989-05-19 1994-11-24 シャープ株式会社 電極上への導電性粒子の配置方法
US5783465A (en) * 1997-04-03 1998-07-21 Lucent Technologies Inc. Compliant bump technology
US5903056A (en) * 1997-04-21 1999-05-11 Lucent Technologies Inc. Conductive polymer film bonding technique
JP3355122B2 (ja) * 1998-01-08 2002-12-09 富士通株式会社 光モジュールの封止方法
JP3614684B2 (ja) * 1998-11-05 2005-01-26 日立化成工業株式会社 異方導電性接着フィルムの製造装置
JP2001052778A (ja) * 1999-08-06 2001-02-23 Hitachi Chem Co Ltd 異方導電性接着フィルムおよびその製造方法
JP3633422B2 (ja) * 2000-02-22 2005-03-30 ソニーケミカル株式会社 接続材料
JP2002075580A (ja) 2000-09-04 2002-03-15 Sekisui Chem Co Ltd 異方導電フィルムの製造方法
JP2002358825A (ja) * 2001-05-31 2002-12-13 Hitachi Chem Co Ltd 異方導電性接着フィルム
JP2003064324A (ja) * 2001-06-11 2003-03-05 Hitachi Chem Co Ltd 異方導電性接着フィルム及びそれを用いた回路基板の接続方法、回路基板接続体
US7712874B2 (en) * 2003-08-08 2010-05-11 Sharp Kabushiki Kaisha Electrostatic suction type fluid discharge device, electrostatic suction type fluid discharge method, and plot pattern formation method using the same
US7078095B2 (en) * 2004-07-07 2006-07-18 Xerox Corporation Adhesive film exhibiting anisotropic electrical conductivity
JP4397774B2 (ja) 2004-09-27 2010-01-13 日東電工株式会社 異方導電性シートの製造方法
US7470604B2 (en) * 2004-10-08 2008-12-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP4297106B2 (ja) * 2005-02-23 2009-07-15 セイコーエプソン株式会社 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP2007005623A (ja) * 2005-06-24 2007-01-11 Fujifilm Holdings Corp 放射線撮像パネルを構成する光導電層および放射線撮像パネル
JP2006032335A (ja) 2005-07-06 2006-02-02 Hitachi Chem Co Ltd 異方導電性接着フィルム
US7756600B2 (en) * 2005-09-22 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2007115560A (ja) 2005-10-21 2007-05-10 Sumitomo Bakelite Co Ltd 異方導電フィルム及びその製造方法
KR100713333B1 (ko) * 2006-01-04 2007-05-04 엘에스전선 주식회사 다층 이방성 도전 필름
TWI354851B (en) * 2006-12-22 2011-12-21 Chunghwa Picture Tubes Ltd Structure of bonding substrates and its inspection
JP2009135388A (ja) * 2007-10-30 2009-06-18 Hitachi Chem Co Ltd 回路接続方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007016088A (ja) * 2005-07-06 2007-01-25 Asahi Kasei Electronics Co Ltd 異方導電性接着シート及び微細接続構造体

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160270225A1 (en) 2013-11-19 2016-09-15 Dexerials Corporation Anisotropic conductive film and connected structure
US10510711B2 (en) 2013-11-19 2019-12-17 Dexerials Corporation Anisotropic conductive film and connected structure
US10522502B2 (en) 2013-11-19 2019-12-31 Dexerials Corporation Anisotropic conductive film and connected structure
US11139265B2 (en) 2013-11-19 2021-10-05 Dexerials Corporation Anisotropic conductive film and connected structure
US11923335B2 (en) 2013-11-19 2024-03-05 Dexerials Corporation Anisotropic conductive film and connected structure

Also Published As

Publication number Publication date
US20100188829A1 (en) 2010-07-29
US20120328794A1 (en) 2012-12-27
KR20100049668A (ko) 2010-05-12
TW200915355A (en) 2009-04-01
TWI398881B (zh) 2013-06-11
US9155207B2 (en) 2015-10-06
CN101849322A (zh) 2010-09-29
WO2009037964A1 (ja) 2009-03-26
HK1145050A1 (en) 2011-03-25
CN101849322B (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
KR101193757B1 (ko) 이방성 도전막 및 그 제조 방법, 및 그 이방성 도전막을 이용한 접합체
JP2010199087A (ja) 異方性導電膜及びその製造方法、並びに、接合体及びその製造方法
JP4814277B2 (ja) 接合体、該接合体の製造方法、及び該接合体に用いられる異方性導電膜
JP4993880B2 (ja) 異方導電性接着シート及び微細接続構造体
JPH07157720A (ja) 異方導電フィルム
JP5032961B2 (ja) 異方性導電膜及びこれを用いた接合体
JP5209778B2 (ja) 異方性導電膜及びこれを用いた接合体
KR102573777B1 (ko) 접착제 조성물 및 접속체의 제조 방법
TWI775562B (zh) 異向性導電膜之製造方法、異向性導電膜、異向性導電膜捲裝體、連接構造體之製造方法、連接構造體、填料配置膜之製造方法、及填料配置膜
JP2002358825A (ja) 異方導電性接着フィルム
JP5796232B2 (ja) 導電性粒子、異方性導電材料及び接続構造体
JP5143329B2 (ja) 回路接続体の作製方法
KR20110131018A (ko) 이방성 도전 필름용 도전 입자 및 이를 포함하는 이방성 도전 필름
JP2004335663A (ja) 異方導電フィルムの製造方法
JP5580729B2 (ja) 導電性粒子、異方性導電材料及び接続構造体
JP4925405B2 (ja) 接続構造体の製造方法
JP2001189170A (ja) 導電性微粒子、異方性導電接着剤及び導電接続構造体
JP5370694B2 (ja) 接続構造体
JP2005294271A (ja) 異方導電性接着フィルムの製造法
CN1233763C (zh) 金属背印刷电路板组件
JP2008153208A (ja) 接続部材及びこれを用いた電極の接続構造
JP2003272445A (ja) 導電性粒子及びこの導電粒子を用いた接続部材
JP2008153207A (ja) リペア性の付与方法及び接続部材
JP2008153206A (ja) 接続部材及びこれを用いた電極の接続構造
JP2008112731A (ja) 接続部材及びこれを用いた電極の接続構造

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181004

Year of fee payment: 7