CN113851437A - 倒装芯片和芯片封装结构 - Google Patents

倒装芯片和芯片封装结构 Download PDF

Info

Publication number
CN113851437A
CN113851437A CN202010601611.7A CN202010601611A CN113851437A CN 113851437 A CN113851437 A CN 113851437A CN 202010601611 A CN202010601611 A CN 202010601611A CN 113851437 A CN113851437 A CN 113851437A
Authority
CN
China
Prior art keywords
chip
conductive
packaging
bump
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010601611.7A
Other languages
English (en)
Inventor
喻勇
龚雪瑞
张昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010601611.7A priority Critical patent/CN113851437A/zh
Priority to US17/765,298 priority patent/US20220367328A1/en
Priority to PCT/CN2021/094916 priority patent/WO2022001465A1/zh
Publication of CN113851437A publication Critical patent/CN113851437A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

本公开提供了一种倒装芯片和芯片封装结构，属于显示技术领域。该倒装芯片包括驱动芯片和多个导电连接件；其中，驱动芯片具有用于朝向一布线基板的封装面；任意一个所述导电连接件包括连接于所述封装面的导电凸点和位于所述导电凸点远离所述驱动芯片一侧的导电外延部。该倒装芯片能够提高芯片封装结构的稳定性。

Description

倒装芯片和芯片封装结构
技术领域
本公开涉及显示技术领域，尤其涉及一种倒装芯片和芯片封装结构。
背景技术
在使用双面走线的覆晶薄膜(COF)产品中，背面走线可以通过金属化过孔换层至正面并进而连接至位于正面的焊盘上。然而，此类覆晶薄膜的电特性不稳定，采用这种覆晶薄膜的电子产品时有G亮线不良发生，且此类不良的发生具有进行性无法预测的特点。这严重影响了电子产品的稳定性并制约了双面走线的覆晶薄膜的推广应用。
所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种倒装芯片和芯片封装结构，提高芯片封装结构的稳定性。
为实现上述发明目的，本公开采用如下技术方案：
根据本公开的第一个方面，提供一种倒装芯片，包括：
驱动芯片，具有用于朝向一布线基板的封装面；
多个导电连接件，任意一个所述导电连接件包括连接于所述封装面的导电凸点和位于所述导电凸点远离所述驱动芯片一侧的导电外延部。
在本公开的一种示例性实施例中，沿垂直于所述封装面方向，所述导电外延部的尺寸为所述导电凸点的尺寸的10％～15％。
在本公开的一种示例性实施例中，沿垂直于所述封装面方向，所述导电外延部的尺寸为1～3微米。
在本公开的一种示例性实施例中，沿垂直于所述封装面方向，所述导电连接件的尺寸为10～20微米。
在本公开的一种示例性实施例中，所述导电外延部的熔点，低于所述导电凸点的熔点。
在本公开的一种示例性实施例中，所述倒装芯片还包括：
绝缘隔离层，设于所述封装面且暴露所述导电连接件。
在本公开的一种示例性实施例中，沿垂直于所述封装面方向，所述绝缘隔离层的尺寸小于所述导电外延部的尺寸。
在本公开的一种示例性实施例中，所述倒装芯片还包括：
多个绝缘凸点，连接于所述封装面；所述绝缘凸点远离所述封装面的一端与所述封装面之间的距离，小于所述导电连接件沿垂直于所述封装面方向的尺寸。
在本公开的一种示例性实施例中，所述绝缘凸点远离所述封装面的一端与所述封装面之间的距离，小于所述导电凸点沿垂直于所述封装面方向的尺寸。
在本公开的一种示例性实施例中，所述绝缘凸点包括第一绝缘凸点和第二绝缘凸点；所述第一绝缘凸点与所述封装面的边缘的距离，小于所述第二绝缘凸点与所述封装面的边缘的距离；
沿垂直于所述封装面的方向，所述第一绝缘凸点的尺寸大于所述第二绝缘凸点的尺寸。
在本公开的一种示例性实施例中，所述导电外延部的材料包括金和镍。
根据本公开的第二个方面，提供一种芯片封装结构，包括布线基板和上述的倒装芯片；
所述布线基板具有芯片封装区，且所述布线基板在所述芯片封装区设置有金属过孔和多个封装焊盘；
所述倒装芯片的各个所述导电连接件与各个所述封装焊盘一一对应地连接。
在本公开的一种示例性实施例中，所述布线基板包括：
柔性基板，具有相对设置的第一表面和第二表面；所述金属过孔连接所述第一表面和所述第二表面；
第一金属层，设于所述第一表面，包括第一引线、第二引线和位于所述芯片封装区的多个封装焊盘；所述第一引线连接所述封装焊盘，所述第二引线连接所述封装焊盘和所述金属过孔；
第二金属层，设于所述第二表面，包括第三引线，所述第三引线与所述金属过孔连接。
在本公开的一种示例性实施例中，所述金属过孔的熔点大于所述导电外延部的熔点。
在本公开的一种示例性实施例中，所述金属过孔的材料包括银和铜。
在本公开的一种示例性实施例中，当所述倒装芯片设置有绝缘凸点时，所述绝缘凸点在所述布线基板上的正投影与所述金属过孔不交叠。
在本公开的一种示例性实施例中，所述布线基板还设置有：
导电引线；
第一绑定焊盘，用于与显示面板的绑定区电连接；所述第一绑定焊盘通过所述导电引线与部分所述封装焊盘电连接；
第二绑定焊盘，用于与电路板电连接；所述第二绑定焊盘通过所述导电引线与部分所述封装焊盘电连接。
本公开提供的倒装芯片和芯片封装结构，在导电凸点远离驱动芯片的一侧还设置有导电外延部，使得驱动芯片与布线基板之间的间距增大，避免了布线基板上的导电材料与驱动芯片接触或者形成放电，进而可以提高应用该倒装芯片的芯片封装结构的稳定性。
附图说明
通过参照附图详细描述其示例实施方式，本公开的上述和其它特征及优点将变得更加明显。
图1为相关技术中金属过孔的照片。
图2为相关技术中金属过孔的照片。
图3为相关技术中覆晶薄膜的膜片分析的照片。
图4为相关技术中覆晶薄膜的膜片分析的照片。
图5为本公开一种实施方式中倒装芯片的结构示意图。
图6为本公开一种实施方式中倒装芯片的结构示意图。
图7为本公开一种实施方式中芯片封装结构的结构示意图。
图8为本公开一种实施方式中芯片封装区的结构示意图。
图9为本公开一种实施方式中芯片封装结构与显示面板和电路板连接的结构示意图。
图中主要元件附图标记说明如下：
010、凹陷；020、凸出部；100、驱动芯片；110、裸晶片；111、有源表面；112、晶片凸点；120、封装基板；121、连接焊盘；122、连接引线；130、填胶层；140、封装壳；150、电磁屏蔽结构；151、屏蔽金属层；160、封装面；200、导电连接件；210、导电凸点；220、导电外延部；300、绝缘隔离层；400、绝缘凸点；410、第一绝缘凸点；420、第二绝缘凸点；500、柔性基板；501、第一表面；510、第一金属层；511、第一引线；512、第二引线；513、封装焊盘；502、第二表面；520、第二金属层；521、第三引线；530、金属过孔；540、芯片封装区；550、第一绑定焊盘；560、第二绑定焊盘；570、导电引线；600、显示面板；700、电路板。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。
在图中，为了清晰，可能夸大了区域和层的厚度。在图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、材料等。在其它情况下，不详细示出或描述公知结构、材料或者操作以避免模糊本公开的主要技术创意。
用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。用语“第一”和“第二”等仅作为标记使用，不是对其对象的数量限制。
本公开中，当描述一个结构的高度或者厚度时，指的是该结构在沿垂直于封装面方向的尺寸。
相关技术中，双面走线的覆晶薄膜包括相互连接的倒装芯片和布线基板。其中，布线基板在芯片封装区内设置有贯通的金属过孔和多个封装焊盘。倒装芯片包括驱动芯片以及连接于驱动芯片的封装面上的导电凸点，导电凸点与封装焊盘一一对应地连接。
然而，使用双面走线的覆晶薄膜的显示产品的稳定性不佳，会存在进行性地、无法预测的亮线不良的缺陷。参见图1和图2，通过对大量的双面走线的覆晶薄膜进行分析可以发现，金属过孔530的局部区域会有凹陷010产生。图3和图4为对凹陷010位置进行磨片分析的照片，根据图3和图4可以发现，凹陷010位置会形成向驱动芯片100方向凸出的凸出部020，部分凸出部020会与驱动芯片100接触而导致金属过孔530与驱动芯片100短路，部分凸出部020与驱动芯片100过分接近而容易产生尖端放电现象。尤其是，参见图3，当驱动芯片的屏蔽金属层151加载有接地电压时，通过凸出部020与屏蔽金属层151接触的金属过孔530的电压会被设置为接地电压，导致相应的数据线信号错误。
基于如上发现，本公开提供一种倒装芯片，如图5所示，该倒装芯片包括驱动芯片100和多个导电连接件200，其中，驱动芯片100具有用于朝向一布线基板的封装面160；任意一个导电连接件200包括连接于封装面160的导电凸点210和位于导电凸点210远离驱动芯片100一侧的导电外延部220。
本公开提供的倒装芯片，在导电凸点210远离驱动芯片100的一侧还设置有导电外延部220，使得驱动芯片100与布线基板之间的间距增大，避免了布线基板上的导电材料与驱动芯片100接触或者形成放电，进而可以提高应用该倒装芯片的芯片封装结构的稳定性。
下面，结合附图对本公开提供的倒装芯片的结构、原理和效果做更进一步地解释和说明。
如图5所示，驱动芯片100可以包括一裸晶片110(die)和多个晶片凸点112，其中，裸晶片110具有一有源表面111，有源表面111设置有与裸晶片110内部集成电路电连接的多个晶片焊盘，各个晶片凸点112与各个晶片焊盘一一对应地电连接。驱动芯片100还可以包括有一封装基板120，该封装基板120可以具有朝向裸晶片110的连接面和背向裸晶片110的封装面160，该封装基板120的封装面160即为本公开的驱动芯片100的封装面160。其中，封装基板120在连接面上设置有连接焊盘121，各个连接焊盘121与各个晶片凸点112一一对应地电连接；各个导电连接件200设于封装面160。封装基板120还设置有连接引线122，连接引线122连接连接焊盘121和至少部分导电连接件200，以使得至少部分导电连接件200能够与裸晶片110的内部集成电路电连接。
进一步地，驱动芯片100还可以包括有填胶层130，填胶层130设于裸晶片110的有源表面111和封装基板120的连接面之间。如此，填胶层130可以粘合裸晶片110和封装基板120，保证晶片凸点112和连接焊盘121之间电连接的稳定性；填胶层130还可以支撑裸晶片110，避免裸晶片110受力不均匀等发生裂纹损伤。优选地，填胶层130可以采用高导热的材料，以便于裸晶片110的热量散发，提高驱动芯片100的性能。
进一步地，驱动芯片100还可以包括封装壳140，该封装壳140可以位于封装基板120靠近裸晶片110的一侧并覆盖裸晶片110，以实现对裸晶片110的覆盖保护，并进一步提高裸晶片110与封装基板120之间的连接稳定性。
可选地，驱动芯片100还可以包括有电磁屏蔽结构150，该电磁屏蔽结构150可以采用导电材料制备而成，用于屏蔽外部电磁环境对驱动芯片100的电磁干扰。进一步地，电磁屏蔽结构150可以包括位于封装面160上的屏蔽金属层151，该屏蔽金属层151可以用于保护裸晶片110免受环境中的电磁信号的干扰，还可以提高驱动芯片100的散热速度。在本公开的一种实施方式中，屏蔽金属层151还可以加载有驱动芯片100的接地信号。
当然的，驱动芯片100还可以为其他结构，以能够提供裸晶片110、与裸晶片110电连接的导电连接件200以及固定导电连接件200的封装面160为准，本公开对驱动芯片100的具体结构和形式不做具体的限定。举例而言，驱动芯片100还可以为无基板的驱动芯片100，其中，晶片凸点112之间填充有封胶层，且该封胶层远离裸晶片110的表面可以作为该驱动芯片100的封装面160；导电连接件200连接与该封胶层远离裸晶片110的表面，且至少部分导电连接件200与裸晶片110的晶片凸点112电连接。
在本公开的一种实施方式中，驱动芯片100可以为显示装置的源极驱动芯片。
在一些实施方式中，至少部分导电连接件200为有效导电连接件200，各个有效导电连接件200与各个连接焊盘121一一对应地通过连接引线122连接，以保证各个有效导电连接件200与裸晶片110的集成电路电连接。如此，未与连接焊盘121电连接的导电连接件200可以为无效导电连接件200，这些无效导电连接件200可以作为辅助(dummy)结构而使得驱动芯片100的结构更为均匀，便于提高驱动芯片100的制备稳定性，且能够在驱动芯片100与布线基板连接时提供支撑，使得驱动芯片100连接于布线基板上后不同位置的压力更为均匀。当然的，在另外一些实施方式中，所有的导电连接件200可以均为有效导电连接件200。
在本公开的一种实施方式中，沿垂直于封装面160方向，导电外延部220的尺寸为导电凸点210的尺寸的10％～15％。换言之，导电外延部220的高度为导电凸点210的高度的10％～15％，相较于相关技术，本公开的倒装芯片提高了导电连接件200的高度，进而可以增大驱动芯片100的封装面160与布线基板之间的间隙，避免布线基板上的导电结构与封装面160、屏蔽金属层151连接，并避免布线基板上的导电结构与封装面160、屏蔽金属层151过分接近而发生尖端放电现象，保证布线基板上的信号的稳定性。不仅如此，导电外延部220的高度被限制于导电凸点210高度的15％以内，避免导电外延部220的高度太大而使得驱动芯片100容易发生裂纹损伤。
优选地，沿垂直于封装面160方向，导电连接件200的尺寸为10～20微米；进一步优选地，沿垂直于封装面160方向，导电连接件200的尺寸为14～18微米。如此，即便布线基板上的金属过孔530形成了朝向倒装芯片的凸出部020，该凸出部020也不会与倒装芯片的封装面160、屏蔽金属层151接触，且不会与倒装芯片的封装面160、屏蔽金属层151之间形成尖端放电；经过大量的验证，未发现应用该倒装芯片的显示产品发生G亮线不良的情形，证明了本公开的倒装芯片可以明显改善双面走线的覆晶薄膜上信号的稳定性。
在本公开的一种实施方式中，沿垂直于封装面160方向，导电外延部220的尺寸为1～3微米。如此，相较于相关技术，本公开的倒装芯片将导电连接件200的高度提高了1～3微米，进而可以增大驱动芯片100的封装面160与布线基板之间的间隙，避免布线基板上的导电结构与封装面160、屏蔽金属层151连接，并避免布线基板上的导电结构与封装面160、屏蔽金属层151过分接近而发生尖端放电现象，保证布线基板上的信号的稳定性。
可选地，导电外延部220的熔点，低于导电凸点210的熔点。如此，在将倒装芯片连接至布线基板上时，可以降低连接时温度，例如降低焊接温度，进而减小布线基板上的金属过孔530中的金属材料融化的可能性，减小金属过孔530形成朝向倒装芯片的凸出部020的几率并降低所形成的凸出部020的尺寸，进而进一步减小凸出部020与驱动芯片100之间短路或者尖端放电的可能性。进一步可选地，导电外延部220的主要组分可以与导电凸点210的主要组分相同，并通过调整导电外延部220中的次要组分或者调整主要组分的比例，进而调整导电外延部220的熔点低于导电凸点210的熔点，并且可以保证导电凸点210与导电外延部220之间连接的稳定性。举例而言，在本公开的一种实施方式中，导电凸点210的材料为金镍合金，导电外延部220的材料可以为金镍合金且金镍比例与导电凸点210不同。再举例而言，导电凸点210的材料为金镍合金，导电外延部220的材料为锡掺杂的金镍合金或者铟掺杂的金镍合金。当然的，上述举例仅为对导电凸点210和导电外延部220的材料的示例，导电凸点210和导电外延部220还可以选择其他材料，以能够保证良好的导电性能和良好的连接稳定性为准。
当然的，在本公开的另一种实施方式中，导电凸点210与导电外延部220的材料也可以相同。进一步地，导电凸点210与导电外延部220可以为一体式结构。
进一步地，导电外延部220的材料与布线基板的封装焊盘513的材料相匹配，以使得在焊接时导电外延部220与封装焊盘513之间具有良好的润湿性，提高导电外延部220与封装焊盘513之间的连接强度并降低两者界面处的接触电阻。优选地，导电外延部220的材料包括金和镍。
可选地，可以合理选择导电外延部220的材料，使得导电外延部220的熔点高于金属过孔530的材料，进而在驱动芯片100连接至布线基板时减小金属过孔530中的金属材料融化的可能性，减小金属过孔530形成朝向倒装芯片的凸出部020的几率并降低所形成的凸出部020的尺寸，进而进一步减小凸出部020与驱动芯片100之间短路或者尖端放电的可能性。
可选的，在制备倒装芯片时，可以在封装面160上依次形成层叠的导电凸点210和导电外延部220，进而形成设于封装面160上的导电连接件200；也可以先在一牺牲基板上形成导电连接件200，然后再将导电连接件200连接至封装面160。
举例而言，在本公开的一种实施方式中，可以先采用第一金属线在封装面160形成导电凸点210，然后再采用第二金属线在导电凸点210远离封装面160的表面形成导电外延部220。
再举例而言，在本公开的另一种实施方式中，可以先在一牺牲基板上形成依次层叠的导电外延部材料层和导电凸点材料层，然后对导电外延部材料层和导电凸点材料层进行图案化处理，使得残留的导电外延部材料层形成导电外延部220，残留的导电凸点材料层形成导电凸点210；将导电凸点210绑定至驱动芯片100的封装面160，然后去除牺牲基板而形成倒装芯片。
当然的，在封装面160上制备导电连接件200时，还可以采用其他方法或者策略，本公开对此不做限制，以能够制备出具有导电连接件200的倒装芯片为准。
可选地，如图6所示，倒装芯片还可以包括绝缘隔离层300，绝缘隔离层300设于封装面160且暴露导电连接件200。如此，绝缘隔离层300可以隔离封装面160和布线基板，即便布线基板的金属过孔530形成凸出部020，该凸出部020也会因绝缘隔离层300的阻挡而与封装面160绝缘。可以理解的是，当倒装芯片设置有屏蔽金属层151时，该绝缘隔离层300可以设于屏蔽金属层151远离封装面160的一侧，以隔离屏蔽金属层151和布线基板。
进一步可选地，沿垂直于封装面160方向，绝缘隔离层300的尺寸小于导电外延部220的尺寸。如此，可以避免绝缘隔离层300与金属过孔530形成的凸出部020相接后形成空间上的竞争，避免金属过孔530形成的凸出部020影响导电外延部220与封装焊盘513的有效连接，保证倒装芯片与布线基板连接的稳定性。
可选地，绝缘隔离层300的材料可以为有机材料，以便通过丝网印刷等方式形成于封装面160上。
可选地，如图6所示，倒装芯片还可以包括多个绝缘凸点400，绝缘凸点400连接于封装面160；绝缘凸点400远离封装面160的一端与封装面160之间的距离，小于导电连接件200沿垂直于封装面160方向的尺寸。如此，绝缘凸点400可以作为支撑结构而设置于封装面160和布线基板之间，用于在驱动芯片100发生形变时提供支撑，避免驱动芯片100在较大的外力作用下发生裂纹等损伤。其中，绝缘凸点400远离封装面160的一端与封装面160之间的距离，小于导电连接件200沿垂直于封装面160方向的尺寸，因此在驱动芯片100连接至布线基板时，正常情况下绝缘凸点400与布线基板不接触，以避免绝缘凸点400抵触于布线基板后阻碍导电连接件200与封装焊盘513的连接；但是绝缘凸点400的顶点，即绝缘凸点400远离封装面160的端点，与布线基板较为接近，使得驱动芯片100发生形变时可以带动绝缘凸点400抵触于布线基板，进而减弱或者阻止驱动芯片100的继续形变，达成保护驱动芯片100的目的。
进一步可选地，如图6所示，绝缘凸点400包括第一绝缘凸点410和第二绝缘凸点420；第一绝缘凸点410与封装面160的边缘的距离，小于第二绝缘凸点420与封装面160的边缘的距离；沿垂直于封装面160的方向，第一绝缘凸点410的尺寸大于第二绝缘凸点420的尺寸。驱动芯片100在形变时，距离封装面160的边缘的距离越小，则形变量越小；距离封装面160的边缘的距离越大，则形变量越大。因此，在距离封装面160的边缘近的位置，可以设置第一绝缘凸点410；在距离封装面160的边缘远的位置，可以设置第二绝缘凸点420。
当然的，绝缘凸点400还可以包括其他尺寸的绝缘凸点400，这些绝缘凸点400沿垂直于封装面160的方向的尺寸，可以与其所处的位置相关。举例而言，绝缘凸点400还可以包括第三绝缘凸点400，第三绝缘凸点400与封装面160的边缘的距离小于第一绝缘凸点410与封装面160的边缘的距离；沿垂直于封装面160的方向，第三绝缘凸点400的尺寸不小于第一绝缘凸点410的尺寸。再举例而言，绝缘凸点400还可以包括第四绝缘凸点400，第四绝缘凸点400与封装面160的边缘的距离，大于第一绝缘凸点410与封装面160的边缘的距离，且小于第二绝缘凸点420与封装面160的边缘的距离；沿垂直于封装面160的方向，第四绝缘凸点400的尺寸不大于第一绝缘凸点410的尺寸，且不小于第二绝缘凸点420的尺寸。再举例而言，绝缘凸点400还可以包括第五绝缘凸点400，第五绝缘凸点400与封装面160的边缘的距离大于第二绝缘凸点420与封装面160的边缘的距离；沿垂直于封装面160的方向，第五绝缘凸点400的尺寸不大于第二绝缘凸点420的尺寸。
在本公开的一种实施方式中，可以合理设置绝缘凸点400的位置，使得驱动芯片100连接至布线基板上时，各个绝缘凸点400在布线基板上的正投影与各个金属过孔530不交叠。如此，可以避免金属过孔530形成的凸出部020与绝缘凸点400产生空间上的竞争而影响导电连接件200与封装焊盘513的连接。
在本公开的一种实施方式中，倒装芯片包括覆盖屏蔽金属层151的绝缘隔离层300，以及设于绝缘隔离层300远离封装面160一侧的绝缘凸点400。如此，绝缘凸点400通过绝缘隔离层300连接于封装面160。
本公开实施方式还提供一种芯片封装结构，该芯片封装结构包括上述倒装芯片实施方式所描述的任意一种倒装芯片。该芯片封装结构可以为双面走线的覆晶薄膜、封装有驱动芯片100的柔性电路板700或者其他类型的芯片封装结构。由于该芯片封装结构具有上述驱动芯片100实施方式所描述的任意一种倒装芯片，因此具有相同的有益效果，本公开在此不再赘述。
优选地，该芯片封装结构可以为一种双面走线的覆晶薄膜。进一步优选地，该芯片封装结构可以为显示装置的源极驱动器的覆晶薄膜，其可以与显示面板的绑定区绑定。
可以理解的是，该芯片封装结构上可以设置有一个驱动芯片100，也可以设置有多个驱动芯片100，本公开对此不做特殊的限制。
可选地，如图7所示，芯片封装结构包括布线基板和上述倒装芯片实施方式所描述的任意一种倒装芯片。布线基板具有芯片封装区540，且布线基板在芯片封装区540设置有金属过孔530和多个封装焊盘513；倒装芯片的各个导电连接件200与各个封装焊盘513一一对应地连接。
进一步可选地，布线基板还设置有导电引线570，导电引线570与封装焊盘513电连接，以便向驱动芯片100输入信号或者接收驱动芯片100输出的信号。
示例性地，在本公开的一种实施方式中，布线基板包括柔性基板500、第一金属层510和第二金属层520，其中，
柔性基板500具有相对设置的第一表面501和第二表面502；金属过孔530连接第一表面501和第二表面502；第一金属层510设于第一表面501，包括第一引线511、第二引线512和位于芯片封装区540的封装焊盘513；第一引线511连接封装焊盘513，第二引线512连接封装焊盘513和金属过孔530；第二金属层520设于第二表面502，包括第三引线513，第三引线513与金属过孔530连接。
如此，导电引线570可以包括第一引线511、第二引线512和第三引线513，其中，第一引线511和第二引线512直接连接封装焊盘513，第三引线513通过金属过孔530和第二引线512间接连接封装焊盘513。
可以理解的是，在芯片封装区540，柔性基板500设置有与各个金属过孔530一一对应的连接过孔，各个金属过孔530一一对应的穿设于各个连接过孔中。
在本公开的一种实施方式中，如图8所示，至少部分封装焊盘513与任意一条导电引线570均不连接，即不与第一引线511、第二引线512和第三引线513中的任意一条导电引线570电连接。这些封装焊盘513用于与无效导电连接件210连接，以便为驱动芯片100提供均衡的支撑力。
在本公开的一种实施方式中，如图8所示，各个第二引线512设于芯片封装区540内。
在本公开的一种实施方式中，各个第二引线512与各个金属过孔530一一对应设置，任意一个第二引线512连接对应的金属过孔530，以使得任意一个金属过孔530连接至一个封装焊盘513。
在本公开的一种实施方式中，金属过孔530的熔点大于导电外延部220的熔点。优选地，金属过孔530的材料包括银和铜，以保证金属过孔530具有低的阻抗，减少驱动信号在金属过孔530上的损耗并降低芯片封装结构的功率消耗。
在本公开的一种实施方式中，当倒装芯片设置有绝缘凸点400时，绝缘凸点400在布线基板上的正投影，与金属过孔530不交叠。尤其是，绝缘凸点400在绝缘凸点400在布线基板柔性基板500上的正投影，与金属过孔530不交叠。
在本公开的一种实施方式中，如图7和图9所示，布线基板还包括多个第一绑定焊盘550和多个第二绑定焊盘560。
第一绑定焊盘550用于与负载电连接，例如用于与显示面板600的绑定区电连接。其中，第一绑定焊盘550通过布线基板上设置的导电引线570与部分封装焊盘513连接，以便使得驱动芯片100和负载之间能够进行交互。在本公开的一种实施方式中，至少部分第一引线511和至少部分第三引线521与第一绑定焊盘550电连接。如此，驱动芯片100可以通过第一绑定焊盘550向负载加载驱动信号。当然的，如果负载上设置有感测元件，例如如果显示面板600上设置有指纹识别传感器、触控传感器等，这些感测元件的感测信号也可以通过第一绑定焊盘550传输至驱动芯片100。
第二绑定焊盘560用于与电路板700电连接，例如用于与显示装置的柔性电路板电连接。其中，第二绑定焊盘560通过布线基板上设置的导电引线570与部分封装焊盘513电连接，以便使得驱动芯片100和电路板700之间能够进行交互。在本公开的一种实施方式中，部分第一引线511或者部分第三引线521连接与第二绑定焊盘560电连接。第二绑定焊盘560用于电路板700向驱动芯片100发送信号以控制驱动芯片100，示例性地第二绑定焊盘560可以通过柔性的电路板700接收来自时序控制器的数据信号等。当然的，如果负载上设置有感测元件，这些感测元件的感测信号也可以通过第二绑定焊盘560和柔性的电路板700传输至其他处理器。
进一步地，柔性基板500上还可以设置有其他过孔，以便第一引线511换层至第二表面502，或者便于第二引线512换层至第一表面501，进而保证第一引线511或者第二引线512能够与第一绑定焊盘550或者第二绑定焊盘560电连接。换言之，当第一绑定焊盘550设于第一表面501时，第二引线512可以通过设于柔性基板500的过孔换层至第一表面501并与第一绑定焊盘550连接；当第一绑定焊盘550设于第二表面502时，第一引线511可以通过设于柔性基板500的过孔换层至第二表面502并与第一绑定焊盘550连接；当第二绑定焊盘560设于第一表面501时，第二引线512可以通过设于柔性基板500的过孔换层至第一表面501并与第二绑定焊盘560连接；当第二绑定焊盘560设于第一表面501时，第一引线511可以通过设于柔性基板500的过孔换层至第一表面501并与第二绑定焊盘560连接。
应可理解的是，本公开不将其应用限制到本说明书提出的部件的详细结构和布置方式。本公开能够具有其他实施方式，并且能够以多种方式实现并且执行。前述变形形式和修改形式落在本公开的范围内。应可理解的是，本说明书公开和限定的本公开延伸到文中和/或附图中提到或明显的两个或两个以上单独特征的所有可替代组合。所有这些不同的组合构成本公开的多个可替代方面。本说明书的实施方式说明了已知用于实现本公开的最佳方式，并且将使本领域技术人员能够利用本公开。

Claims (17)

1.一种倒装芯片，其特征在于，包括：
驱动芯片，具有用于朝向一布线基板的封装面；
多个导电连接件，任意一个所述导电连接件包括连接于所述封装面的导电凸点和位于所述导电凸点远离所述驱动芯片一侧的导电外延部。
2.根据权利要求1所述的倒装芯片，其特征在于，沿垂直于所述封装面方向，所述导电外延部的尺寸为所述导电凸点的尺寸的10％～15％。
3.根据权利要求2所述的倒装芯片，其特征在于，沿垂直于所述封装面方向，所述导电外延部的尺寸为1～3微米。
4.根据权利要求1所述的倒装芯片，其特征在于，沿垂直于所述封装面方向，所述导电连接件的尺寸为10～20微米。
5.根据权利要求1所述的倒装芯片，其特征在于，所述导电外延部的熔点，低于所述导电凸点的熔点。
6.根据权利要求1所述的倒装芯片，其特征在于，所述倒装芯片还包括：
绝缘隔离层，设于所述封装面且暴露所述导电连接件。
7.根据权利要求6所述的倒装芯片，其特征在于，沿垂直于所述封装面方向，所述绝缘隔离层的尺寸小于所述导电外延部的尺寸。
8.根据权利要求1所述的倒装芯片，其特征在于，所述倒装芯片还包括：
多个绝缘凸点，连接于所述封装面；所述绝缘凸点远离所述封装面的一端与所述封装面之间的距离，小于所述导电连接件沿垂直于所述封装面方向的尺寸。
9.根据权利要求8所述的倒装芯片，其特征在于，所述绝缘凸点远离所述封装面的一端与所述封装面之间的距离，小于所述导电凸点沿垂直于所述封装面方向的尺寸。
10.根据权利要求8所述的倒装芯片，其特征在于，所述绝缘凸点包括第一绝缘凸点和第二绝缘凸点；所述第一绝缘凸点与所述封装面的边缘的距离，小于所述第二绝缘凸点与所述封装面的边缘的距离；
沿垂直于所述封装面的方向，所述第一绝缘凸点的尺寸大于所述第二绝缘凸点的尺寸。
11.根据权利要求1所述的倒装芯片，其特征在于，所述导电外延部的材料包括金和镍。
12.一种芯片封装结构，其特征在于，包括布线基板和权利要求1～11任意一项所述的倒装芯片；
所述布线基板具有芯片封装区，且所述布线基板在所述芯片封装区设置有金属过孔和多个封装焊盘；
所述倒装芯片的各个所述导电连接件与各个所述封装焊盘一一对应地连接。
13.根据权利要求12所述的芯片封装结构，其特征在于，所述布线基板包括：
柔性基板，具有相对设置的第一表面和第二表面；所述金属过孔连接所述第一表面和所述第二表面；
第一金属层，设于所述第一表面，包括第一引线、第二引线和位于所述芯片封装区的多个封装焊盘；所述第一引线连接所述封装焊盘，所述第二引线连接所述封装焊盘和所述金属过孔；
第二金属层，设于所述第二表面，包括第三引线，所述第三引线与所述金属过孔连接。
14.根据权利要求12所述的芯片封装结构，其特征在于，所述金属过孔的熔点大于所述导电外延部的熔点。
15.根据权利要求14所述的芯片封装结构，其特征在于，所述金属过孔的材料包括银和铜。
16.根据权利要求12所述的芯片封装结构，其特征在于，当所述倒装芯片设置有绝缘凸点时，所述绝缘凸点在所述布线基板上的正投影与所述金属过孔不交叠。
17.根据权利要求12所述的芯片封装结构，其特征在于，所述布线基板还设置有：
导电引线；
第一绑定焊盘，用于与显示面板的绑定区电连接；所述第一绑定焊盘通过所述导电引线与部分所述封装焊盘电连接；
第二绑定焊盘，用于与电路板电连接；所述第二绑定焊盘通过所述导电引线与部分所述封装焊盘电连接。
CN202010601611.7A 2020-06-28 2020-06-28 倒装芯片和芯片封装结构 Pending CN113851437A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010601611.7A CN113851437A (zh) 2020-06-28 2020-06-28 倒装芯片和芯片封装结构
US17/765,298 US20220367328A1 (en) 2020-06-28 2021-05-20 Flip chip and chip packaging structure
PCT/CN2021/094916 WO2022001465A1 (zh) 2020-06-28 2021-05-20 倒装芯片和芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010601611.7A CN113851437A (zh) 2020-06-28 2020-06-28 倒装芯片和芯片封装结构

Publications (1)

Publication Number Publication Date
CN113851437A true CN113851437A (zh) 2021-12-28

Family

ID=78972706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010601611.7A Pending CN113851437A (zh) 2020-06-28 2020-06-28 倒装芯片和芯片封装结构

Country Status (3)

Country Link
US (1) US20220367328A1 (zh)
CN (1) CN113851437A (zh)
WO (1) WO2022001465A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08136944A (ja) * 1994-11-08 1996-05-31 Citizen Watch Co Ltd 液晶パネル
KR100869113B1 (ko) * 2002-08-23 2008-11-17 삼성전자주식회사 액정 표시 장치
CN100492627C (zh) * 2005-10-24 2009-05-27 财团法人工业技术研究院 芯片结构、芯片封装结构及其工艺
JP6324746B2 (ja) * 2014-02-03 2018-05-16 デクセリアルズ株式会社 接続体、接続体の製造方法、電子機器
CN104035253A (zh) * 2014-05-26 2014-09-10 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
CN212136426U (zh) * 2020-06-28 2020-12-11 京东方科技集团股份有限公司 倒装芯片和芯片封装结构

Also Published As

Publication number Publication date
WO2022001465A1 (zh) 2022-01-06
US20220367328A1 (en) 2022-11-17

Similar Documents

Publication Publication Date Title
CN212136426U (zh) 倒装芯片和芯片封装结构
JP3967133B2 (ja) 半導体装置及び電子機器の製造方法
US9760754B2 (en) Printed circuit board assembly forming enhanced fingerprint module
KR100324708B1 (ko) 반도체장치
CN110164825B (zh) 薄膜覆晶封装结构及其可挠性基板
CN101383333B (zh) 半导体封装
JPH09213749A (ja) 半導体装置及びその製造方法
US10121043B2 (en) Printed circuit board assembly with image sensor mounted thereon
JPH10294423A (ja) 半導体装置
US20070063347A1 (en) Packages, anisotropic conductive films, and conductive particles utilized therein
KR20070058972A (ko) 테이프 캐리어 패키지 및 그것을 탑재한 표시 장치
KR20030051159A (ko) 반도체장치
CN107680948B (zh) 半导体装置、显示面板总成、半导体结构
CN102714195B (zh) 半导体装置
US20150035131A1 (en) Chip package
JP4777692B2 (ja) 半導体装置
CN103367265A (zh) 多层半导体装置、印刷电路板和多层半导体装置制造方法
JP4829853B2 (ja) 半導体ｐｏｐ装置
CN113851437A (zh) 倒装芯片和芯片封装结构
CN101625986B (zh) 芯片封装结构制程
JP2005123463A (ja) 半導体装置及びその製造方法、半導体装置モジュール、回路基板並びに電子機器
JP2004128356A (ja) 半導体装置
JP2002026073A (ja) 半導体装置およびその製造方法
CN101615607A (zh) 芯片封装结构
KR100833937B1 (ko) 이방성 도전 접착제

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination