JPH09213749A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH09213749A
JPH09213749A JP8016616A JP1661696A JPH09213749A JP H09213749 A JPH09213749 A JP H09213749A JP 8016616 A JP8016616 A JP 8016616A JP 1661696 A JP1661696 A JP 1661696A JP H09213749 A JPH09213749 A JP H09213749A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
chip
substrate
tab
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8016616A
Other languages
English (en)
Other versions
JP3527350B2 (ja
Inventor
Yomiji Yama
世見之 山
Masao Kobayashi
正夫 小林
Jun Shibata
潤 柴田
Shinji Baba
伸治 馬場
Masaki Watanabe
正樹 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP01661696A priority Critical patent/JP3527350B2/ja
Priority to TW085109200A priority patent/TW358992B/zh
Priority to US08/681,998 priority patent/US5731631A/en
Priority to DE19640225A priority patent/DE19640225A1/de
Priority to KR1019960042934A priority patent/KR100236885B1/ko
Priority to CN96122604A priority patent/CN1112724C/zh
Publication of JPH09213749A publication Critical patent/JPH09213749A/ja
Application granted granted Critical
Publication of JP3527350B2 publication Critical patent/JP3527350B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73211—Bump and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 放熱性や電気的特性に優れ、かつ多数の電極
を有する集積回路に適用できる半導体装置及びその製造
方法を得る。 【解決手段】 半導体チップ１のバンプ２を有する面と
回路基板３のランド５を有する面とが対面した状態であ
る。ポリミイドテープ６，ＴＡＢリード７はＴＡＢテー
プを構成している。バンプ２とランド５とは平坦性が保
たれたＴＡＢテープを介して電気的に接続する。ランド
５と外部接続電極４とは回路基板３内の内部配線を介し
て電気的に接続されている。従って、バンプ２からラン
ド５までのＴＡＢリード７の配線長が短くて済み、それ
にともないＴＡＢリード７に流れる信号の電気的特性も
優れる。また、ＴＡＢテープを用いることにより多数の
バンプ２を有する半導体チップ１に適用することができ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置及び
その製造方法に関し、特に放熱性，電気的特性等に優れ
る集積回路のパッケージの半導体装置及びその製造方法
に関する。
【０００２】
【従来の技術】図３５は従来の半導体装置を示す図であ
る。図３５に示す半導体装置はＯＭＰＡＣ（Over Molde
d Pad Array Carrier）と呼ばれている半導体装置であ
る。図３５において、１は表面（図３５中上側）に集積
回路を形成した半導体チップ、３は表面が半導体チップ
１の裏面に接続された回路基板、４は回路基板３の裏面
に形成された外部接続電極、４０は半導体チップ１の表
面に形成されている電極（図示せず）と回路基板３とを
電気的に接続するためのワイヤ、８は半導体チップ１を
囲み半導体装置を保護するために形成された封止樹脂
（モールド）である。また、ワイヤ４０と外部接続電極
４とは回路基板３内部の信号線（図示せず）を介して電
気的に接続されている。
【０００３】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されているため、以下のような問題点が
ある。ワイヤ４０を用いているため、ワイヤ４０に流れ
る信号の電気的特性が悪いという問題点がある。また、
狭いピッチでワイヤボンディングすることは困難なた
め、多数の電極を有する半導体チップ１に適用できない
という問題点がある。さらに、熱を発生する半導体チッ
プ１の放熱性が悪いという問題点もある。
【０００４】本発明は、これらの問題点を解決するため
になされたものであり、放熱性や電気的特性に優れ、多
数の電極を有する集積回路に適用できる半導体装置及び
その製造方法を得ることを目的とする。
【０００５】
【課題を解決するための手段】本発明の請求項１に係る
課題解決手段は、表面に第１の電極を有するチップと、
表面に第２の電極を有する基板と、前記第１の電極と前
記第２の電極とを電気的に接続するＴＡＢ（Tape Autom
ated Bonding）テープとを備え、前記チップの表面と前
記基板の表面とが対面し、前記チップの表面側から前記
基板の表面側までの間のみに前記ＴＡＢテープが存在す
る。
【０００６】本発明の請求項２に係る課題解決手段は、
前記チップに接続され、放熱性に優れた材質からなる放
熱部をさらに備える。
【０００７】本発明の請求項３に係る課題解決手段は、
前記第２の電極と前記ＴＡＢテープとの接続点の直下を
除く前記基板の裏面に前記第２の電極と電気的に接続さ
れた外部電極をさらに備える。
【０００８】本発明の請求項４に係る課題解決手段は、
前記ＴＡＢテープをマイクロストリップ線路とするグラ
ンドに接続された部材をさらに備える。
【０００９】本発明の請求項５に係る課題解決手段は、
前記基板に形成され、前記第２の電極に接続された信号
線と、前記第２の電極，前記信号線をマイクロストリッ
プ線路とするグランドに接続された部材とをさらに備え
る。
【００１０】本発明の請求項６に係る課題解決手段は、
前記基板に形成され、前記第２の電極に接続された信号
線と、前記第２の電極，前記信号線をコプレーナ形線路
とするグランドに接続された部材とをさらに備える。
【００１１】本発明の請求項７に係る課題解決手段は、
前記部材は前記ＴＡＢテープに含まれる。
【００１２】本発明の請求項８に係る課題解決手段は、
前記部材は前記基板の表面に設けられる。
【００１３】本発明の請求項９に係る課題解決手段は、
前記ＴＡＢテープと前記信号線との間に前記部材が介在
する。
【００１４】本発明の請求項１０に係る課題解決手段
は、前記チップ下の前記基板の表面に設けられ、前記基
板の表面から掘り下げられたキャビティと、前記キャビ
ティ内に設けられた第３の電極と、前記チップの表面に
設けられた第４の電極とをさらに備え、前記第３の電極
と前記第４の電極とを電気的に接続する。
【００１５】本発明の請求項１１に係る課題解決手段
は、前記チップ下の前記基板の表面に設けられた第３の
電極と、前記チップの表面に設けられた第４の電極と、
前記第３の電極と前記第４の電極とを電気的に接続する
導電性を有する樹脂とをさらに備える。
【００１６】本発明の請求項１２に係る課題解決手段
は、前記チップ下の前記基板の表面に設けられた第３の
電極をさらに備え、前記ＴＡＢテープは前記第１の電極
と前記第３の電極とをさらに電気的に接続する。
【００１７】本発明の請求項１３に係る課題解決手段
は、前記第１の電極は、前記チップの内側に形成された
電極と、前記チップの外側に形成された電極とを含み、
前記第２の電極は、前記チップ下以外の前記基板の表面
に形成され、前記チップの外側に形成された電極と前記
第２の電極とが前記ＴＡＢテープにより電気的に接続さ
れ、前記チップの内側に形成された電極と前記第３の電
極とが前記ＴＡＢテープにより電気的に接続される。
【００１８】本発明の請求項１４に係る課題解決手段
は、前記チップ及び前記ＴＡＢテープのみに接触し、前
記チップと前記ＴＡＢテープとを固定するためのみの樹
脂をさらに備える。
【００１９】本発明の請求項１５に係る課題解決手段
は、前記チップ下の前記基板の表面から裏面へ貫通穴
と、前記基板と前記チップとの間に形成された樹脂とを
さらに備える。
【００２０】本発明の請求項１６に係る課題解決手段
は、表面から裏面へ貫通した貫通孔を有する基板と、前
記貫通孔内に納置されたチップとを備えた半導体装置で
あって、前記半導体装置をシステムに実装した状態にお
いて、前記半導体装置を実装する前記システムに前記チ
ップが接触する。
【００２１】本発明の請求項１７に係る課題解決手段
は、前記システムが接触する側の前記チップの接触面
に、少なくとも前記接触面のうち最も温度の高い場所に
熱を伝導する材質からなる部材をさらに備え、前記部材
が前記システムに接触する。
【００２２】本発明の請求項１８に係る課題解決手段
は、電極を有するチップを準備する工程と、ＴＡＢテー
プを準備して、ＴＡＢテープに前記電極を接続する工程
と、前記チップと前記ＴＡＢテープとに接触する樹脂を
形成する工程とを備える。
【００２３】本発明の請求項１９に係る課題解決手段
は、電極を有するチップを準備する工程と、表面から裏
面へ貫通した貫通孔を有する基板を準備して、前記基板
と前記チップとの間に隙間のある状態で、前記基板と前
記チップとを接続する工程と、前記貫通孔を介して、前
記隙間に半導体装置を保護する樹脂を外部から注入する
工程とを備える。
【００２４】本発明の請求項２０に係る課題解決手段
は、電極を有するチップを準備する工程と、表面から裏
面へ貫通した貫通孔を有する基板を準備して、前記基板
と前記チップとの間に隙間のある状態で、前記基板と前
記チップとを接続する工程と、前記貫通孔を介して、前
記隙間の排気を行いながら、前記基板上に半導体装置を
保護するための樹脂を形成する工程とを備える。
【００２５】
【発明の実施の形態】
実施の形態１．図１は本発明の実施の形態１における半
導体装置を示す図である。図１において、１は表面（図
１中下側）に集積回路を形成したシリコン等からなる半
導体チップ、２は半導体チップ１の表面に形成された
金，半田等からなる突起電極であるバンプ、３はガラス
エポキシ，ＦＲ４等からなる回路基板、４はシステム
（実装基板）に半導体装置を搭載するための半田等から
なり回路基板３の裏面に形成されたボール状の外部接続
電極、５は回路基板３の表面に形成された電極であるラ
ンド、６は一般的にＴＡＢ（Tape Automated Bonding）
テープとして用いられているポリイミドテープ、７はポ
リミイドテープ６に形成された銅等からなるＴＡＢリー
ド、８は半導体装置を保護するために形成された例えば
エポキシ等からなる封止樹脂である。
【００２６】次に構成について説明する。ポリミイドテ
ープ６及びＴＡＢリード７よりＴＡＢテープを構成す
る。バンプ２とランド５とはＴＡＢリード７を介して電
気的に接続されている。ランド５と外部接続電極４とは
回路基板３の内部に存在する信号線（図示せず）を介し
て電気的に接続されている。
【００２７】特に、半導体チップ１の表面と回路基板３
の表面とが対面（半導体チップ１がフェイスダウン）し
ている。半導体チップ１の表面側から回路基板３の表面
側までの間のみにＴＡＢテープが存在する。従って、Ｔ
ＡＢテープは自身の平坦性を維持した状態である。従っ
て、バンプ２からランド５までのＴＡＢリード７の長さ
が短くて済む。また、半導体装置の厚さ（半導体チップ
１の裏面から回路基板３の裏面までの距離）が薄くな
る。
【００２８】次に図１に示す半導体装置の製造方法を説
明する。まず、図２を参照して、表面にバンプ２を有す
る半導体チップ１を準備する。
【００２９】次に、図３を参照して、ＴＡＢテープを準
備して、ＴＡＢリード７の一端をバンプ２に接続する。
【００３０】次に、図４を参照して、表面にランド５を
有する回路基板３を準備する。回路基板３の表面と半導
体チップ１の表面とは対面している。ＴＡＢリード７の
他端をランド５に接続する。
【００３１】次に、図５を参照して、半導体チップ１の
裏面を露出させた状態で、半導体チップ１から回路基板
３の表面にかけて封止樹脂８を形成する。その後、外部
接続電極４を回路基板３の裏面に接続すれば、図１に示
す半導体装置が完成する。
【００３２】本実施の形態では、ＴＡＢリード７は自身
の平坦性を維持した状態でバンプ２とランド５とを接続
できる。従って、バンプ２からランド５までのＴＡＢリ
ード７の配線長が短くて済み、それにともないＴＡＢリ
ード７に流れる信号の電気的特性も優れる。半導体装置
の厚さが薄くなり、それとともに半導体装置全体の剛性
が優れる。従って、例えばシステムへ半導体装置を実装
した場合、システム全体の薄型化が図れたり、システム
全体の剛性を良好にすることが図れる。また、ＴＡＢテ
ープを用いることにより多数のバンプ２を有する半導体
チップ１に容易に適用することができる。
【００３３】実施の形態２．図６は本発明の実施の形態
２における半導体装置を示す図である。図６において、
９はアルミニウム，銅等の放熱性に優れた材質からなる
キャップ形状の放熱部、その他の符号は図１中の符号に
対応している。
【００３４】次に構成について説明する。放熱部９は半
導体チップ１，ＴＡＢテープを含む回路基板３の表面側
を覆うようなキャップ形状である。放熱部９は半導体チ
ップ１の裏面に接触している。その他の構成は図１に示
す構成と同様である。
【００３５】本実施の形態では、半導体チップ１が発熱
しても、放熱部９がその熱を放熱するため、半導体装置
の放熱性が著しく優れる。また、キャップ形状の放熱部
９が半導体装置を保護できるため、封止樹脂８は形成し
なくてもよい。また、放熱部９を接地すれば半導体装置
の電気的特性が向上する。
【００３６】図７，図８は放熱部９の形状の変形例を示
す図である。まず、図７に示す放熱部９は半導体チップ
１の裏面に接触させて形成された平坦なプレート形状で
あってもよい。次に、図８に示す半導体装置は図７に示
す放熱部９上にアルミニウム，銅等の放熱性に優れた材
質からなる板状の放熱フィン１０を接続した形状であ
る。なお、図８に示す放熱部は放熱部９及び放熱フィン
１０より構成される。また、図６に示す放熱部９に放熱
フィン１０を接続した形状でもよい。この場合の放熱部
も放熱部９及び放熱フィン１０より構成される。放熱フ
ィン１０を備えることによりさらに放熱性が優れる。
【００３７】実施の形態３．図９は本発明の実施の形態
３における半導体装置の裏面を示す図である。図９にお
いて、４ａ，４ｂ，４ｃは図１に示す外部接続電極４が
存在する位置、その他の符号は図１中の符号に対応して
いる。
【００３８】次に構成について説明する。例えば図１を
参照して、ランド５（ランド５のうち特にランド５とＴ
ＡＢリード７が接続されている部分）の直下には外部接
続電極が存在しないようにする。
【００３９】例えば、従来より、半導体装置にはFull M
atrixタイプと、Perimeterタイプとがある。Full Matri
xタイプは、図９に示す位置４ａ，位置４ｂ，位置４ｃ
の全て（即ち、回路基板３の裏面全体）に外部接続電極
４が存在する。Perimeterタイプは、図９に示す位置４
ａ及び位置４ｂのみ（即ち、回路基板３の裏面の外側の
み）に外部接続電極４が存在する。なお、図９に示す位
置４ａ，位置４ｂ，位置４ｃのそれぞれの数や位置は一
例である。そのようなFull Matrixタイプ，Perimeterタ
イプの外部接続電極４のうち、位置４ｂの外部接続電極
を取り除く。図１に示すランド５（ランド５のうち特に
ランド５とＴＡＢリード７が接続されている部分）の直
下には外部接続電極４が存在しない位置４ｂが位置して
いる。
【００４０】本実施の形態では、外部接続電極４が存在
しない位置４ｂの直上にランド５が位置するため、図４
に示す工程においてＴＡＢリード７をランド５に接続す
る際に発生する回路基板３へのダメージを軽減すること
ができる。
【００４１】なお、図９に示す位置４ｂの列数は１列で
あるが２列以上であってもよい。また、本実施の形態は
他の実施の形態にも適用できる。
【００４２】実施の形態４．図１０は本発明の実施の形
態４における半導体装置を示す図である。図１０におい
て、５ａは回路基板３内部に存在し、ランド５と外部接
続電極４とを電気的に接続する信号線、１１，１２はグ
ランド面、１３は電源面、その他の符号は図１中の符号
に対応している。
【００４３】次に構成について説明する。本実施の形態
においてＴＡＢテープは両面ＴＡＢテープである。ポリ
ミイドテープ６，ＴＡＢリード７及びグランド面１１よ
り両面ＴＡＢテープを構成する。ポリミイドテープ６の
片面はグランド面１１，反対面はＴＡＢリード７であ
る。グランド面１１はグランドに電気的に接続されてい
る。ランド５は回路基板３の表面に第１層として形成さ
れている。グランド面１２は回路基板３の内部に第２層
として形成されている。電源面１３は回路基板３の裏面
に第３層として形成されている。グランド面１２はグラ
ンドに電気的に接続されている。電源面１３は電源に電
気的に接続されている。ＴＡＢリード７は近傍のグラン
ド面１１の存在によりマイクロストリップ線路である。
ランド５は近傍のグランド面１２の存在によりマイクロ
ストリップ線路である。
【００４４】ＴＡＢリード７及びランド５はマイクロス
トリップ線路であるため、ＴＡＢリード７及びランド５
の特性インピーダンスが制御される。グランド面１２と
電源面１３とは対にして形成しているため、電源面１３
のインダクタンスが低減する。
【００４５】本実施の形態では、ＴＡＢリード７及びラ
ンド５はマイクロストリップ線路であるため、良好に信
号伝送ができる。また、グランド面１２と電源面１３と
を対にして形成しているため、電源が安定する。
【００４６】実施の形態５．図１１は本発明の実施の形
態５における半導体装置を示す図である。図１１におい
て、１４はグランド面、その他の符号は図１０中の符号
に対応している。
【００４７】次に構成について説明する。本実施の形態
においてＴＡＢテープは片面のＴＡＢテープである。ポ
リミイドテープ６及びＴＡＢリード７より片面のＴＡＢ
テープを構成する。ランド５及びグランド面１４は回路
基板３の表面に第１層として形成されている。回路基板
３の表面に平行な部分の信号線５ａは回路基板３の内部
に第２層として形成されている。グランド面１２は信号
線５ａより裏面側の回路基板３の内部に第３層として形
成されている。電源面１３は回路基板３の裏面に第４層
として形成されている。グランド面１４はグランド面１
２に接続されている。ＴＡＢリード７は近傍のグランド
面１４の存在によりマイクロストリップ線路である。回
路基板３の表面に平行な部分の信号線５ａは近傍のグラ
ンド面１２の存在によりマイクロストリップ線路であ
る。回路基板３の表面に平行な部分の信号線５ａとＴＡ
Ｂリード７との間にグランド面１４が介在する。
【００４８】ＴＡＢリード７及び信号線５ａはマイクロ
ストリップ線路であるため、ＴＡＢリード７及び信号線
５ａの特性インピーダンスが制御される。グランド面１
２と電源面１３とは対にして形成しているため、電源面
１３のインダクタンスが低減する。
【００４９】図１０に示す半導体装置に用いている両面
ＴＡＢテープは比較的高価である。本実施の形態では、
比較的安価な片面のＴＡＢテープを用いることで、半導
体装置のコストを抑えることが図れる。また、ＴＡＢリ
ード７及び信号線５ａはマイクロストリップ線路である
ため、良好に信号伝送ができる。また、グランド面１２
と電源面１３とを対にして形成しているため、電源が安
定する。また、信号線５ａとＴＡＢリード７との間にグ
ランド面１４が介在するため、信号線５ａとＴＡＢリー
ド７とのクロストークを抑えることができる。
【００５０】実施の形態６．図１２は本発明の実施の形
態６における半導体装置を示す図である。図１２におい
て、５ｂはＴＡＢリード７とランド５との接続点と回路
基板３の内部の配線である信号線５ａとを接続する信号
線、その他の符号は図１０中の符号に対応している。
【００５１】次に構成について説明する。本実施の形態
においてＴＡＢテープは片面のＴＡＢテープである。ポ
リミイドテープ６及びＴＡＢリード７より片面のＴＡＢ
テープを構成する。グランド面１４はグランドに電気的
に接続されている。グランド面１４は回路基板３の表面
に形成されている。ＴＡＢリード７は近傍のグランド面
１４の存在によりマイクロストリップ線路である。
【００５２】図１３は本発明の実施の形態６における回
路基板３の表面の一部を拡大した図である。図１３中の
符号は図１２中の符号に対応している。図１３に示すよ
うに、グランド面１４はランド５及び信号線５ｂ以外の
回路基板３の表面に形成されている。ランド５及び信号
線５ｂはグランド面１４の存在によりコプレーナ形線路
である。
【００５３】ＴＡＢリード７はマイクロストリップ線路
であるため、ＴＡＢリード７の特性インピーダンスが制
御される。
【００５４】本実施の形態では、比較的安価な片面のＴ
ＡＢテープを用いることで、半導体装置のコストを抑え
ることが図れる。また、ＴＡＢリード７はマイクロスト
リップ線路、ランド５及び信号線５ｂはコプレーナ形線
路であるため、良好に信号伝送ができる。また、回路基
板３内のグランド面をグランド面１４のみの一層として
いることで、回路基板３を安価にして半導体装置のコス
トを抑えることが図れる。
【００５５】実施の形態７．図１４は本発明の実施の形
態７における半導体装置を示す図である。図１４におい
て、５ｃは回路基板３の裏面に形成され、回路基板３の
内部の配線である信号線５ａと外部接続電極４とを接続
する信号線、その他の符号は図１０中の符号に対応して
いる。
【００５６】次に構成について説明する。本実施の形態
においてＴＡＢテープは片面のＴＡＢテープである。ポ
リミイドテープ６及びＴＡＢリード７より片面のＴＡＢ
テープを構成する。グランド面１４はグランドに電気的
に接続されている。信号線５ｃは回路基板３の裏面に形
成されている。信号線５ａと外部接続電極４とは信号線
５ｃを介して電気的に接続されている。電源面１３は信
号線５ｃ以外の回路基板３の裏面に形成されている。電
源面１３は電源に電気的に接続されている。信号線５ｃ
とＴＡＢリード７との間にグランド面１４が介在する。
信号線５ｃ及びＴＡＢリード７はグランド面１４の存在
によりマイクロストリップ線路である。
【００５７】ＴＡＢリード７及び信号線５ｃはマイクロ
ストリップ線路であるため、ＴＡＢリード７及び信号線
５ｃの特性インピーダンスが制御される。グランド面１
４と電源面１３とは対にして形成しているため、電源面
１３のインダクタンスが低減する。
【００５８】本実施の形態では、比較的安価な片面のＴ
ＡＢテープを用いることで、半導体装置のコストを抑え
ることが図れる。また、ＴＡＢリード７及び信号線５ｃ
はマイクロストリップ線路であるため、良好に信号伝送
ができる。また、回路基板３内のグランド面をグランド
面１４のみの一層としていることで、回路基板３を安価
にして半導体装置のコストを抑えることが図れる。ま
た、信号線５ｃとＴＡＢリード７との間にグランド面１
４が介在するため、信号線５ｃとＴＡＢリード７とのク
ロストークを抑えることができる。また、グランド面１
４と電源面１３とを対にして形成しているため、電源が
安定する。
【００５９】なお、実施の形態４〜７は他の実施の形態
にも適用できる。
【００６０】実施の形態８．まず、従来の半導体装置に
ついて説明する。図３６は特開平２−１０６９４３号公
報に示されているような従来の半導体装置を示す図であ
る。図３６において、８ａはソルダーレジスト、１６は
半導体チップ１の表面に設けられたマトリックス配列の
電極である電極パッド、１７は回路基板３に設けられた
電極である内部バンプ用ランド、１８は半田からなる内
部電極ボール、その他の符号は図１中の符号に対応して
いる。
【００６１】次に従来の半導体装置の構成を製造方法と
ともに説明する。まず、バンプ２及び電極パッド１６を
有する半導体チップ１を準備する。
【００６２】次に、ＴＡＢテープを準備して、ＴＡＢリ
ード７の一端をバンプ２に接続する。ＴＡＢリード７の
他端はフォーミングを行っておく。
【００６３】次に、回路基板３を、その表面が半導体チ
ップ１の表面に対面するように準備する。回路基板３は
その表面にランド５及び内部バンプ用ランド１７を有す
る。また、内部電極ボール１８が内部バンプ用ランド１
７に予め接続されている。そして、ＴＡＢリード７の他
端をランド５に接続する。この接続は、電極パッド１６
と内部電極ボール１８との位置合わせでもあるため、電
極パッド１６と内部電極ボール１８は対面する。また、
前述のフォーミングを行っておいた理由は、半導体チッ
プ１の表面と回路基板３の表面との間隔が内部電極ボー
ル１８の直径と電極パッド１６の高さ（前述の半導体装
置の厚さ方向の寸法）との合計になるようにするためで
ある。
【００６４】次に、加熱して内部電極ボール１８をリフ
ローすることにより、内部電極ボール１８を電極パッド
１６に接続して、図３６に示す半導体装置が完成する。
【００６５】従来の半導体装置は以上のような構成であ
るため以下のような問題点がある。まず、電極パッド１
６と内部電極ボール１８とが接触せず、電気的にオープ
ン不良が生じやすいという問題点がある。その原因は、
ＴＡＢテープの剛性が低く、リフローする際の熱負荷に
よって変形しやすい。ＴＡＢリード７とランド５を接続
しているため、内部電極ボール１８と電極パッド１６と
の回路基板３表面に沿う方向のずれは生じにくい。しか
し、内部電極ボール１８と電極パッド１６との半導体装
置の厚さ方向のずれが生じ易い。従って、フォーミング
を行ったにもかかわらず、半導体チップ１の表面と回路
基板３の表面との間隔が内部電極ボール１８の直径と電
極パッド１６の前述の半導体装置の厚さ方向の寸法との
合計より大きくなる場合が生じるために、上述のオープ
ン不良が生じてしまう。
【００６６】以上の問題点を解決するために、内部電極
ボール１８の容積を増やして、内部電極ボール１８と電
極パッド１６との半導体装置の厚さ方向のずれの許容量
を増やすことにより、オープン不良を防止する方法があ
る。しかし、リフローの際に内部電極ボール１８が潰れ
すぎて隣接する内部電極ボール１８と接触してショート
不良が生じやすくなる。また、内部電極ボール１８の容
積を増やせば、ＴＡＢリード７の半導体装置の厚さ方向
の高さをさらに高くフォーミングしなければならない。
ＴＡＢリード７の高さが高くなればなるほど、いわゆる
コプラナリティに悪影響を及ぼす原因となり、ＴＡＢリ
ード７とランド５を接続する際にＴＡＢリード７が変形
して、接続時の不良が増加する。以下に別の方法により
上述の問題点を解決する半導体装置について説明する。
【００６７】図１５は本発明の実施の形態８における半
導体装置を示す図である。図１５において、８ａは半導
体装置の表面を保護するためのソルダーレジスト、１５
は回路基板３の表面側に設けられたキャビティ、１６は
半導体チップ１の表面に設けられたマトリックス配列の
電極パッド、１７はキャビティ１５の底に設けられた内
部バンプ用ランド、１８は半田からなる内部電極ボー
ル、その他の符号は図１中の符号に対応している。
【００６８】次に主たる構成について説明する。まず、
半導体チップ１の構成について説明する。バンプ２は、
本実施の形態において、半導体チップ１の表面の周辺に
設けられたバンプである。多数の電極パッド１６はバン
プ２の内側にマトリックス配列されている。
【００６９】回路基板３は、回路基板３の表面から掘り
下げたキャビティ１５を有する。キャビティ１５の底面
に内部バンプ用ランド１７が設けられている。多数の内
部バンプ用ランド１７の配列は、電極パッド１６のマト
リックス配列と同じ配列である。内部バンプ用ランド１
７と外部接続電極４とは回路基板３内部の信号線（図示
せず）を介して電気的に接続されている。電極パッド１
６と内部バンプ用ランド１７とは内部電極ボール１８を
介して電気的に接続されている。その他の構成は図１に
示す構成と同様である。
【００７０】半導体チップ１・回路基板３間の入出力信
号は、バンプ２，電極パッド１６を介して入出力され
る。バンプ２の入出力信号は、ＴＡＢリード７，ランド
５，回路基板３内部の信号線（図示せず）を介して外部
接続電極４に伝えられる。電極パッド１６の入出力信号
は、内部電極ボール１８，内部バンプ用ランド１７，回
路基板３内部の信号線（図示せず）を介して外部接続電
極４に伝えられる。
【００７１】次に、図１５に示す半導体装置の製造方法
について説明しながらさらに詳細な構成について説明す
る。まず、バンプ２及び電極パッド１６を有する半導体
チップ１を準備する。バンプ２は、半導体チップ１にＡ
ｕメッキを施して数十μｍの高さに形成されている。電
極パッド１６の表面は、ＴｉＷ，ＴｉＮの２層やＣｒ，
Ｃｕ，Ａｕの３層等のバリアメタルが施されている。
【００７２】次に、ＴＡＢテープを準備して、ＴＡＢリ
ード７の一端をバンプ２に接続する。ＴＡＢリード７は
主として銅からなり、さらにＳｎメッキを施して形成さ
れている。ＴＡＢリード７の一端をバンプ２に接続する
方法は、バンプ２とＴＡＢリード７とを熱圧着によりＡ
ｕ−Ｓｎ合金接続する。なお、ＴＡＢリード７はフォー
ミングを行わず平らな状態である。
【００７３】次に、回路基板３を、その表面が半導体チ
ップ１の表面に対面するように準備する。回路基板３は
その表面にランド５を有する。ランド５はＡｕメッキが
施されている。回路基板３はさらにキャビティ１５を有
し、キャビティ１５の底面に内部バンプ用ランド１７を
有している。また、内部電極ボール１８が内部バンプ用
ランド１７に接続されている。回路基板３の表面のキャ
ビティ１５の周囲には平らなソルダーレジスト８ａが形
成されている。平らなＴＡＢリード７と平らなソルダー
レジスト８ａとが接するように配置する。そして、ＴＡ
Ｂリード７の他端をランド５に熱圧着により接続する。
この接続は、電極パッド１６と内部電極ボール１８との
位置合わせでもあるため、電極パッド１６と内部電極ボ
ール１８は対面する。
【００７４】半導体チップ１の表面から回路基板３の表
面（キャビティ１５の底面）までの間隔は、ほぼ内部電
極ボール１８の直径と電極パッド１６の高さとの合計の
寸法できまる。キャビティ１５の回路基板３の表面から
の深さをこの合計の寸法あたりに設定する。リフローし
ても、キャビティ１５の回路基板３の表面からの深さは
一定である。従って、半導体チップ１の表面から回路基
板３の表面（キャビティ１５の底面）までの間隔は、リ
フローしてもほぼ一定であり、内部電極ボール１８と電
極パッド１６との半導体装置の厚さ方向のずれを防止で
きる。また、リフローする際に、ＴＡＢリード７とソル
ダーレジスト８ａとを接着しておくか、あるいは、リフ
ローの際にクリップ状の治具によってＴＡＢリード７を
回路基板３に押しつけて固定しておけば、さらにずれの
発生を防止できる。
【００７５】次に、加熱して内部電極ボール１８をリフ
ローすることにより、内部電極ボール１８は電極パッド
１６に接続して図１５に示す半導体装置が完成する。
【００７６】本実施の形態では、キャビティ１５を設け
ることで、ずれの発生を防止できるため、電極パッド１
６と内部電極ボール１８とのオープン不良が生じること
を抑制でき、半導体装置の歩留りが向上する。また、Ｔ
ＡＢリード７はフォーミングを行わないため、ＴＡＢリ
ード７とランド５を接続する際にＴＡＢリード７が変形
することが抑制でき、ＴＡＢリード７とランド５との接
続が正確に行われ、半導体装置の歩留りが向上する。ま
た、ＴＡＢテープ，バンプ２のようなフリップチップバ
ンプだけを有する半導体装置の場合よりも、内部電極ボ
ール１８，電極パッド１６をさらに備えることでより多
くの電極を有する半導体チップ１に適用できる。
【００７７】また、内部電極ボール１８の代わりに、Ａ
ｕからなるバンプを電極パッド１６上に形成し、内部バ
ンプ用ランド１７上に半田ペーストを塗布して、電極パ
ッド１６と内部バンプ用ランド１７とを電気的に接続し
てもよい。
【００７８】実施の形態９．図１６は本発明の実施の形
態９における半導体装置を示す図である。図１６におい
て、１９は電極パッド１６及び内部バンプ用ランド１７
を電気的及び機械的に接続する異方性導電性樹脂、その
他の符号は図１５中の符号に対応している。
【００７９】次に主たる構成について説明する。まず、
半導体チップ１の構成は図１５に示す構成と同様であ
る。
【００８０】回路基板３は、その表面に内部バンプ用ラ
ンド１７を有する。多数の内部バンプ用ランド１７の配
列は、電極パッド１６のマトリックス配列と同じ配列で
ある。異方性導電性樹脂１９は電極パッド１６と内部バ
ンプ用ランド１７を電気的及び機械的に接続している。
その他の構成は図１５に示す構成と同様である。
【００８１】次に、図１６に示す半導体装置の製造方法
について説明しながらさらに詳細な構成について説明す
る。まず、バンプ２及び電極パッド１６を有する半導体
チップ１を準備する。バンプ２は、半導体チップ１にＡ
ｕメッキを施して数十μｍの高さに形成されている。電
極パッド１６は、バンプ２にＡｕメッキを施すと同時に
Ａｕメッキを施して形成されている。
【００８２】次に、ＴＡＢテープを準備して、ＴＡＢリ
ード７の一端をバンプ２に接続する。ＴＡＢリード７は
主として銅からなり、さらにＳｎメッキを施して形成さ
れている。ＴＡＢリード７の一端をバンプ２に接続する
方法は、バンプ２とＴＡＢリード７とを熱圧着によりＡ
ｕ−Ｓｎ合金接続する。なお、ＴＡＢリード７はフォー
ミングを行わず平らな状態である。
【００８３】次に、回路基板３を、その表面が半導体チ
ップ１の表面に対面するように準備する。回路基板３は
その表面に内部バンプ用ランド１７及びランド５を有す
る。また、内部バンプ用ランド１７上に異方性導電性樹
脂１９を予め塗布しておく。ランド５はＡｕメッキが施
されている。回路基板３の表面の内部バンプ用ランド１
７の周囲には平らなソルダーレジスト８ａが形成されて
いる。平らなＴＡＢリード７と平らなソルダーレジスト
８ａとが接するように配置する。そして、ＴＡＢリード
７の他端をランド５に熱圧着により接続する。この接続
は、電極パッド１６と内部バンプ用ランド１７との位置
合わせでもあるため、電極パッド１６と内部電極ボール
１８は対面する。また、半導体チップ１と回路基板３と
が向かい合う方向に機械的な圧力を加えると、異方性導
電性樹脂１９により対面し合う電極パッド１６と内部バ
ンプ用ランド１７とが電気的に接続される。
【００８４】次に、半導体チップ１の裏面側からいわゆ
るヒートツールを用いて加圧，加熱して内部バンプ用ラ
ンド１７と電極パッド１６とは異方性導電性樹脂１９に
より機械的及び電気的に接続されて、図１６に示す半導
体装置が完成する。
【００８５】本実施の形態では、異方性導電性樹脂１９
によって内部バンプ用ランド１７と電極パッド１６とを
接続するため、電極パッド１６と内部バンプ用ランド１
７とのオープン不良が生じることを抑制でき、半導体装
置の歩留りが向上する。また、内部バンプ用ランド１７
上に異方性導電性樹脂１９を塗布する量を内部バンプ用
ランド１７と電極パッド１６とを機械的及び電気的に接
続できる最小の量に抑えれば、ＴＡＢリード７の高さを
低く抑えることができ、ＴＡＢリード７のフォーミング
を行う必要がなくなり、ＴＡＢリード７はフォーミング
を行わないため、ＴＡＢリード７とランド５を接続する
際にＴＡＢリード７が変形することが抑制でき、ＴＡＢ
リード７とランド５との接続が正確に行われ、半導体装
置の歩留りが向上する。また、ＴＡＢテープ，バンプ２
のようなフリップチップバンプだけを有する半導体装置
の場合よりも、内部電極ボール１８，電極パッド１６を
さらに備えることでより多くの電極を有する半導体チッ
プ１に適用できる。
【００８６】実施の形態１０．図１７は本発明の実施の
形態１０における半導体装置を示す図である。図１７に
おいて、２０は一般的にＴＡＢテープとして用いられて
いるポリイミドテープ、２０ａはポリミイドテープ２０
にマトリックス配列に形成された開口部、２１は開口部
２０ａ上に形成された電極ランド、２２は電極ランド２
１に接続されているＴＡＢリード、その他の符号は図１
５中の符号に対応している。
【００８７】次に主たる構成について説明する。まず、
半導体チップ１の構成は図１に示す構成と同様である。
【００８８】回路基板３は、その表面に内部バンプ用ラ
ンド１７を有する。多数の内部バンプ用ランド１７の配
列は、開口部２０ａのマトリックス配列と同じ配列であ
る。内部バンプ用ランド１７と電極ランド２１とは内部
電極ボール１８を介して電気的に接続されている。
【００８９】図１８は本実施の形態における半導体装置
の上面図である。図１８中の符号は図１７中の符号に対
応している。電極ランド２１は多数のバンプ２のうちの
一部とＴＡＢリード２２を介して接続されている。残り
のバンプ２はＴＡＢリード７に接続されている。また、
ポリミイドテープ２０及びＴＡＢリード２２からなるＴ
ＡＢテープと、ポリミイドテープ６及びＴＡＢリード７
からなるＴＡＢテープとは同じテープ基材から加工して
形成されている。
【００９０】半導体チップ１・回路基板３間の入出力信
号は、バンプ２を介して入出力される。一部のバンプ２
の入出力信号は、ＴＡＢリード２２，電極ランド２１，
内部電極ボール１８，内部バンプ用ランド１７，回路基
板３内部の信号線（図示せず）を介して外部接続電極４
に伝えられる。残りのバンプ２の入出力信号は、ＴＡＢ
リード７，ランド５，回路基板３内部の信号線（図示せ
ず）を介して外部接続電極４に伝えられる。
【００９１】次に、図１７に示す半導体装置の製造方法
について説明しながらさらに詳細な構成について説明す
る。まず、バンプ２を有する半導体チップ１を準備す
る。バンプ２は、半導体チップ１にＡｕメッキを施して
数十μｍの高さに形成されている。
【００９２】次に、ＴＡＢテープを準備して、ＴＡＢリ
ード７の一端をバンプ２に接続する。ＴＡＢリード７は
主として銅からなり、さらにＳｎメッキを施して形成さ
れている。ＴＡＢリード７の一端をバンプ２に接続する
方法は、バンプ２とＴＡＢリード７とを熱圧着によりＡ
ｕ−Ｓｎ合金接続する。
【００９３】次に、回路基板３を、その表面が半導体チ
ップ１の表面に対面するように準備する。回路基板３は
その表面にランド５及び内部電極ボール１８を有する。
ランド５はＡｕメッキが施されている。内部電極ボール
１８は回路基板３表面上にマトリックス配列された内部
バンプ用ランド１７に接続されている。そして、ＴＡＢ
リード７の他端をランド５に熱圧着により接続する。こ
の接続は、開口部２０ａと内部電極ボール１８との位置
合わせでもあるため、開口部２０ａと内部電極ボール１
８は対面する。
【００９４】次に、加熱してリフローすることにより、
内部電極ボール１８が溶け、開口部２０ａ内部を半田が
充填し、内部電極ボール１８とポリミイドテープ２０が
接続され、図１７に示す半導体装置が完成する。
【００９５】本実施の形態では、半導体チップ１の入出
力は半導体チップ１の周囲に形成されたバンプ２のみに
よって行われるため、図１６に示すような電極パッド１
６が必要なく、半導体チップ１のチップ内部の回路デザ
インの自由度が高くなり、効率的な半導体装置の設計が
可能となる。
【００９６】実施の形態１１．図１９は本発明の実施の
形態１１における半導体装置を示す図である。図１９に
おいて、２４は半導体チップ１の表面に形成され、バン
プ２の内側に設けられた金，半田等からなる突起電極で
あるバンプ、その他の符号は図１７中の符号に対応して
いる。
【００９７】次に主たる構成について説明する。まず、
半導体チップ１の構成は図１に示す構成に加え、さらに
バンプ２の内側にバンプ２４が形成されている。
【００９８】回路基板３は、その表面に内部バンプ用ラ
ンド１７を有する。多数の内部バンプ用ランド１７の配
列は、開口部２０ａのマトリックス配列と同じ配列であ
る。内部バンプ用ランド１７と電極ランド２１とは内部
電極ボール１８を介して電気的に接続されている。
【００９９】図２０は本実施の形態における半導体装置
の上面図である。図２０中の符号は図１９中の符号に対
応している。電極ランド２１とバンプ２４とはＴＡＢリ
ード２２を介して電気的に接続されている。バンプ２は
ＴＡＢリード７に接続されている。また、ポリミイドテ
ープ２０及びＴＡＢリード２２からなるＴＡＢテープ
と、ポリミイドテープ６及びＴＡＢリード７からなるＴ
ＡＢテープとは同じテープ基材から加工して形成されて
いる。
【０１００】半導体チップ１・回路基板３間の入出力信
号は、バンプ２，バンプ２４を介して入出力される。バ
ンプ２４の入出力信号は、ＴＡＢリード２２，電極ラン
ド２１，内部電極ボール１８，内部バンプ用ランド１
７，回路基板３内部の信号線（図示せず）を介して外部
接続電極４に伝えられる。バンプ２の入出力信号は、Ｔ
ＡＢリード７，ランド５，回路基板３内部の信号線（図
示せず）を介して外部接続電極４に伝えられる。
【０１０１】次に、図１９に示す半導体装置の製造方法
について説明しながらさらに詳細な構成について説明す
る。まず、バンプ２及びバンプ２４を有する半導体チッ
プ１を準備する。バンプ２及びバンプ２４は、半導体チ
ップ１にＡｕメッキを施して数十μｍの高さに形成され
ている。
【０１０２】次に、ＴＡＢテープを準備して、ＴＡＢリ
ード７の一端をバンプ２に接続する。ＴＡＢリード２２
の一端をバンプ２４に接続する。ＴＡＢリード７及びバ
ンプ２４は主として銅からなり、さらにＳｎメッキを施
して形成されている。ＴＡＢリード７の一端をバンプ２
に接続する方法は、バンプ２とＴＡＢリード７とを熱圧
着によりＡｕ−Ｓｎ合金接続する。ＴＡＢリード２２の
一端をバンプ２４に接続する方法も同様である。
【０１０３】次に、回路基板３を、その表面が半導体チ
ップ１の表面に対面するように準備する。回路基板３は
その表面にランド５及び内部電極ボール１８を有する。
ランド５はＡｕメッキが施されている。内部電極ボール
１８は回路基板３表面上にマトリックス配列された内部
バンプ用ランド１７に接続されている。そして、ＴＡＢ
リード７の他端をランド５に熱圧着により接続する。こ
の接続は、開口部２０ａと内部電極ボール１８との位置
合わせでもあるため、開口部２０ａと内部電極ボール１
８は対面する。
【０１０４】次に、加熱してリフローすることにより、
内部電極ボール１８が溶け、開口部２０ａ内部を半田が
充填し、内部電極ボール１８とポリミイドテープ２０と
が接続され、図１９に示す半導体装置が完成する。
【０１０５】本実施の形態では、半導体チップ１の入出
力は半導体チップ１の周囲に形成されたバンプ２及びバ
ンプ２４のみによって行われるため、図１６に示すよう
な電極パッド１６が必要なく、半導体チップ１のチップ
内部の回路デザインの自由度が高くなり、効率的な半導
体装置の設計が可能となる。また、半導体チップ１の端
子をバンプ２及びバンプ２４の２重の端子とし、内側の
バンプ２４をポリミイドテープ２０側に接続し、外側の
バンプ２をポリミイドテープ６側に接続することで、バ
ンプ２のみを有する半導体チップ１とバンプ２及びバン
プ２４を有する半導体チップ１とが同じバンプ数の場
合、バンプ２及びバンプ２４を有する半導体チップ１の
方がバンプ２，バンプ２４のピッチが緩くて済む。この
ため、バンプ２，バンプ２４とポリミイドテープ６，バ
ンプ２４との接続において、接続が正確に行われ、半導
体装置の歩留りが向上する。また、バンプ２のみを有す
る半導体チップ１とバンプ２及びバンプ２４を有する半
導体チップ１とが同じピッチのバンプの場合、バンプ２
及びバンプ２４を有する半導体チップ１の方が端子数を
多く設けることができる。
【０１０６】なお、実施の形態８〜１１は他の実施の形
態にも適用できる。
【０１０７】実施の形態１２．図３７は封止樹脂８の代
わりにキャップを用いた半導体装置を示す図である。図
３７において、４１は半導体チップ１から電気的特性を
取り出すためのポリミイドと銅からなるポリミイドテー
プ、４２は半導体チップ１，ポリミイドテープ４１を外
部環境より保護するための鉄及びニッケルの合金やセラ
ミック等からなるキャップ、４３は回路基板３とキャッ
プ４２とを接続するためのエポキシからなる封止樹脂、
４４はキャップ４２に半導体チップ１を固定するための
エポキシ樹脂等からなるダイボンド樹脂、その他の符号
は図１中の符号に対応している。なお、図３７は図６に
相当する。
【０１０８】図３７に示す半導体装置は、キャップ半導
体チップ１を使用しているため、コストが高いという問
題点がある。また、製造工程において、半導体チップ１
にポリミイドテープ４１の一端を接続し、ポリミイドテ
ープ４１の他端をランド５に接続する。その後、キャッ
プ４２で半導体チップ１を覆って、半導体チップ１の裏
面（図４２中上側）にキャップ４２を接続させる。その
際、ポリミイドテープ４１に負担がかかりバンプ２が破
断する等して、半導体装置の信頼性が低下するという問
題点がある。以下に上述の問題点を解決する半導体装置
について説明する。
【０１０９】図２１は本発明の実施の形態１２における
半導体装置を示す図である。図２１において、３ａは回
路基板３の中央部を貫通する貫通孔、２７はガラスエポ
キシやＦＲ４等からなる実装基板、２８は半導体チップ
１と実装基板２７とを接続するエポキシからなるダイボ
ンド樹脂、その他の符号は図１中の符号に対応してい
る。
【０１１０】次に構成について説明する。貫通孔３ａ内
部に半導体チップ１が裏面を実装基板２７側（図２１中
下側）に向けて納置されている。バンプ２とランド５と
はＴＡＢリード７を介して電気的に接続されている。ダ
イボンド樹脂２８は半導体チップ１・実装基板２７間に
介在して、半導体チップ１を実装基板２７に接続してい
る。ランド５は回路基板３内部に存在する信号線（図示
せず）を介して外部接続電極４と電気的に接続されてい
る。外部接続電極４は実装基板２７に接続されている。
ダイボンド樹脂２８は実装基板２７に含まれる。
【０１１１】次に図２１に示す半導体装置の製造方法を
説明する。まず、図２３を参照して、バンプ２を有する
半導体チップ１を準備する。
【０１１２】次に、図２４を参照して、ＴＡＢリード７
の一端をバンプ２に電気的に接続する。
【０１１３】次に、図２５を参照して、ランド５及び貫
通孔３ａを備えた回路基板３を、その表面が半導体チッ
プ１の表面側に位置するように準備し、貫通孔３ａ内部
に半導体チップ１を納置する。そして、ＴＡＢリード７
の他端をランド５に電気的に接続する。
【０１１４】次に、図２６を参照して、半導体チップ
１，ＴＡＢリード７，回路基板３にかけて封止樹脂８を
形成する。
【０１１５】次に、図２７を参照して、回路基板３の裏
面にランド５と回路基板３内部に存在する信号線（図示
せず）を介して電気的にされた外部接続電極４を形成す
れば、半導体装置が完成する。
【０１１６】本実施の形態では、半導体チップ１が発熱
しても、その熱がダイボンド樹脂２８を介して実装基板
２７側に放熱されるため、半導体装置の放熱性が著しく
優れる。
【０１１７】また、ダイボンド樹脂２８の代わりに、図
２２に示すように熱を伝導する材質からなる放熱のため
のランド４ｄでもよい。その場合、半導体チップ１が発
熱しても、その熱ランド４ｄを介して実装基板２７側に
放熱されるため、半導体装置の放熱性が著しく優れる。
また、半導体装置の厚さの薄型化が図れる。特に半導体
チップ１の特定の部分に熱が発生する場合、その部分に
ランド４ｄを設ければ効率的に放熱できる。ランドの形
状は球状、直円柱、先端部が平坦な円錐体等であれば、
半導体装置の厚さを薄くすることが図れる。
【０１１８】実施の形態１３．例えば、図３に示すよう
にＴＡＢリード７をランド５に接続する場合、位置決め
の精度不足やＴＡＢテープのテンションのむら等が原因
で、図３８に示すようにＴＡＢリード７が折れ曲り（図
中４５が示す部分）、隣接するＴＡＢテープやバンプ２
等がショートする問題が生じる。また、図４に示す回路
基板３に接続するまでの搬送等による振動でＴＡＢテー
プにストレスがかかり、バンプ２にクラックが発生する
問題点も生じる。以下、上述の問題点を解決する半導体
装置について説明する。
【０１１９】図２８は本発明の実施の形態１３における
半導体装置を示す図である。図２８において、２９はラ
ンド５とＴＡＢリード７を接続するためのバンプ接合、
３０は封止樹脂８によって本格的に半導体装置の表面側
を覆う前に半導体装置を保護するための樹脂であるプリ
コート樹脂、その他の符号は図１中の符号に対応してい
る。
【０１２０】次に構成について説明する。ＴＡＢリード
７とランド５とはバンプ接合２９を介して電気的に接続
されている。プリコート樹脂３０は半導体チップ１，バ
ンプ２，ポリミイドテープ６に接触している。その他の
構成は図１に示す構成とほぼ同様である。
【０１２１】次に図２８に示す半導体装置の製造方法を
説明する。まず、図２９を参照して、バンプ２を有する
半導体チップ１及びＴＡＢテープを準備して、ＴＡＢリ
ード７の一端をバンプ２に電気的に接続する。
【０１２２】次に、図３０を参照して、プリコート樹脂
３０を半導体チップ１，バンプ２，ポリミイドテープ
６，ＴＡＢリード７に接触するように形成して、ＴＡＢ
テープを半導体チップ１に固定する。なお、プリコート
樹脂３０は、バンプ２を含む半導体チップ１の少なくと
も一部とＴＡＢテープの少なくとも一部とに接触してい
ればよい。
【０１２３】次に、図３１を参照して、ランド５を備え
た回路基板３を、その表面が半導体チップ１の表面に対
面するように準備し、ＴＡＢリード７の他端をバンプ接
合２９を介してランド５に電気的に接続する。
【０１２４】次に、半導体チップ１の裏面から回路基板
３の表面にかけて封止樹脂８を形成し、回路基板３の裏
面に外部接続電極４を形成すれば、図２９に示す半導体
装置が完成する。
【０１２５】本実施の形態では、半導体チップ１とＴＡ
Ｂテープとをプリコート樹脂３０で固定することで、Ｔ
ＡＢリード７をランド５に接続する場合に生じるＴＡＢ
リード７の折れ曲りの発生を抑制して、隣接するＴＡＢ
テープやバンプ２等がショートすることが防止できる。
また、回路基板３に接続するまでの搬送等による振動で
ＴＡＢテープにストレスがかからず、バンプ２に生じる
クラックの発生が防止できる。このように、プリコート
樹脂３０を形成した後の工程において未完成の半導体装
置の取り扱いを容易にでき、信頼性の高い半導体装置が
得られる。
【０１２６】なお、本実施の形態は他の実施の形態にも
適用できる。
【０１２７】実施の形態１４．例えば図５において、半
導体装置の外部から半導体チップ１周囲へ封止樹脂８を
供給して、半導体チップ１下への浸透は放置すると、図
３９に示すように、気泡４６を多く巻き込んだ状態で封
止樹脂８が浸透する場合がある。また、半導体チップ１
下にエアーが抜けずに残留して、封止樹脂８が浸透しき
れず、未注入の部分が生じる場合もある。これらのた
め、半導体装置の信頼性を低下させる問題点がある。
【０１２８】図３２は本発明の実施の形態１４における
半導体装置を示す図である。図３２において、３１は半
導体装置を保護するために半導体装置の表面側を覆うよ
うに形成された樹脂（モールド）、３２は半導体チップ
１の直下の回路基板３に設けられた貫通穴、その他の符
号は図２８中の符号に対応している。
【０１２９】次に構成について説明する。回路基板３は
半導体チップ１の直下に貫通穴３２を有する。樹脂３１
は半導体チップ１，バンプ２，ポリミイドテープ６，回
路基板３に囲まれた内部に充填され、その外部も覆って
いる。樹脂３１内には気泡４６がほとんどない。その他
の構成は図２８に示す構成と同様である。なお、貫通穴
３２は複数個であってもよい。
【０１３０】次に図３２に示す半導体装置の製造方法を
説明する。図３３は本実施の形態における半導体装置の
製造方法を示す図である。図３３において、３３は樹脂
３１を注入するためのディスペンサー、その他の符号は
図３３中の符号に対応している。
【０１３１】まず、図２〜図４に示す工程と同様にし
て、図３２に示す半導体装置から樹脂３１を除いた半導
体装置を形成する。次に、図３３を参照して、ディスペ
ンサー３３によって貫通穴３２を介して樹脂３１を注入
する。封止樹脂８は半導体チップ１，バンプ２，ポリミ
イドテープ６，ランド５，回路基板３に囲まれた内部か
ら外部に向かって充填されていくため、気泡４６の巻込
みが生じない。この樹脂３１の注入により図３２に示す
半導体装置が完成する。
【０１３２】本実施の形態では、半導体装置を樹脂封止
する工程において、半導体装置の内部から外部に向かっ
て樹脂３１を充填していくため、樹脂３１内の気泡４６
の巻込みや樹脂３１の未注入の部分の発生を抑制でき
る。従って、信頼性の高い半導体装置が得られる。ま
た、半導体チップ１，バンプ２，ポリミイドテープ６，
ランド５，回路基板３に囲まれた部分は完全に密閉され
た空間でないので、樹脂粘度や注入圧の条件が広くとれ
る。
【０１３３】実施の形態１５．図３４は本発明の実施の
形態１５における半導体装置の製造方法を示す図であ
る。図３４において、３４は半導体装置を載置する排気
台、３５は排気台３４に設けれた貫通穴、３６は半導体
装置の外部から樹脂３１を供給するディスペンサー、そ
の他の符号は図３２中の符号に対応している。
【０１３４】次に図３２に示す半導体装置の製造方法を
説明する。まず、図２〜図４に示す工程と同様にして、
図３２に示す半導体装置から樹脂３１が形成されていな
い半導体装置を準備する。
【０１３５】次に、図３４を参照して、樹脂３１が形成
されていない半導体装置を排気台３４に載置する。貫通
穴３２と貫通穴３５とは連通している。次に、ディスペ
ンサー３６によって、半導体装置の上方から樹脂３１を
供給して形成する。その際、貫通穴３５を介して半導体
装置の内部から外部へ排気を行う。その際、半導体装置
の外部を覆っている樹脂３１は半導体チップ１，ポリミ
イドテープ６，ランド５，回路基板３に囲まれた内部へ
浸透して充填されていく。また、内部を排気しているた
め、気泡の発生の原因となるエアーを除去できる。この
半導体装置の外部から内部への樹脂３１の浸透により図
３１に示す半導体装置が完成する。
【０１３６】本実施の形態では、排気しながら半導体装
置の外部から内部に向かって樹脂３１を充填していくた
め、樹脂３１内の気泡の巻込みや未注入の発生を抑制で
きる。従って、信頼性の高い半導体装置が得られる。ま
た、樹脂３１の浸透が容易である。
【０１３７】なお、実施の形態１３〜１５は他の実施の
形態にも適用できる。
【０１３８】
【発明の効果】本発明請求項１によると、第１の電極か
ら第２の電極までのＴＡＢテープの配線長が短くて済
み、それにともないＴＡＢテープに流れる信号の電気的
特性も優れるという効果を奏す。
【０１３９】本発明請求項２によると、半導体装置の放
熱性が優れるという効果を奏す。
【０１４０】本発明請求項３によると、ＴＡＢテープを
第２の電極に接続する際に発生する基板へのダメージを
軽減することができるという効果を奏す。
【０１４１】本発明請求項４によると、ＴＡＢテープに
おいて良好に信号伝送ができるという効果を奏す。
【０１４２】本発明請求項５によると、第２の電極，信
号線をマイクロストリップ線路にすることで、良好に信
号伝送ができるという効果を奏す。
【０１４３】本発明請求項６によると、第２の電極，信
号線をコプレーナ形線路にすることで、良好に信号伝送
ができるという効果を奏す。
【０１４４】本発明請求項７によると、両面ＴＡＢテー
プを用いることができるという効果を奏す。
【０１４５】本発明請求項８によると、半導体装置の構
成を簡単化して半導体装置のコストを抑えることが図れ
るという効果を奏す。
【０１４６】本発明請求項９によると、ＴＡＢテープと
第２の電極とのクロストークを抑えることができるとい
う効果を奏す。
【０１４７】本発明請求項１０によると、キャビティを
設けることで、第３の電極と第４の電極とのずれの発生
を防止できるため、第３，第４の電極のオープン不良が
生じることを抑制でき、半導体装置の歩留りが向上する
という効果を奏す。
【０１４８】本発明請求項１１によると、導電性樹脂に
よって第３，第４の電極を接続するため、第３，第４の
電極のオープン不良が生じることを抑制でき、半導体装
置の歩留りが向上するという効果を奏す。
【０１４９】本発明請求項１２によると、チップ下にも
第３の電極とＴＡＢテープを設けることで、チップ内部
の回路デザインの自由度が高くなり、効率的な半導体装
置の設計が可能となるという効果を奏す。
【０１５０】本発明請求項１３によると、ＴＡＢテープ
の配線のピッチが広くでき、さらに効率的な半導体装置
の設計が可能となるという効果を奏す。
【０１５１】本発明請求項１４によると、チップとＴＡ
Ｂテープとを樹脂で固定しているため、半導体装置の製
造工程において、ＴＡＢテープをチップに接続する場合
に生じるＴＡＢリードの折れ曲りの発生を抑制して、隣
接するＴＡＢテープ等がショートすることが防止できる
という効果を奏す。
【０１５２】本発明請求項１５によると、半導体装置を
樹脂封止する工程において、貫通穴に樹脂を注入した
り、貫通穴から排気することで、樹脂内の気泡の巻込み
や樹脂の未注入の部分の発生を抑制でき、半導体装置の
信頼性が高くなるという効果を奏す。
【０１５３】本発明請求項１６によると、システムに半
導体装置の熱が伝導することで、半導体装置の放熱性が
優れるという効果を奏す。
【０１５４】本発明請求項１７によると、半導体装置に
発生する熱を効率的に放熱できるという効果を奏す。
【０１５５】本発明請求項１８によると、樹脂を形成し
た後の工程において未完成の半導体装置の取り扱いを容
易にでき、信頼性の高い半導体装置が得られるという効
果を奏す。
【０１５６】本発明請求項１９によると、半導体装置の
内部から樹脂を注入することにより、樹脂内の気泡の巻
込みや未注入の発生を抑制できる。従って、信頼性の高
い半導体装置が得られるという効果を奏す。
【０１５７】本発明請求項２０によると、半導体装置の
内部から外部へ排気を行うことにより、樹脂内の気泡の
巻込みや未注入の発生を抑制できる。従って、信頼性の
高い半導体装置が得られるという効果を奏す。
【図面の簡単な説明】
【図１】 本発明の実施の形態１における半導体装置を
示す図である。
【図２】 本発明の実施の形態１における半導体装置の
製造方法を示す図である。
【図３】 本発明の実施の形態１における半導体装置の
製造方法を示す図である。
【図４】 本発明の実施の形態１における半導体装置の
製造方法を示す図である。
【図５】 本発明の実施の形態１における半導体装置の
製造方法を示す図である。
【図６】 本発明の実施の形態２における半導体装置の
一例を示す図である。
【図７】 本発明の実施の形態２における半導体装置の
他の例を示す図である。
【図８】 本発明の実施の形態２における半導体装置の
他の例を示す図である。
【図９】 本発明の実施の形態３における半導体装置の
裏面を示す図である。
【図１０】 本発明の実施の形態４における半導体装置
を示す図である。
【図１１】 本発明の実施の形態５における半導体装置
を示す図である。
【図１２】 本発明の実施の形態６における半導体装置
を示す図である。
【図１３】 本発明の実施の形態６における回路基板３
の表面を示す図である。
【図１４】 本発明の実施の形態７における半導体装置
を示す図である。
【図１５】 本発明の実施の形態８における半導体装置
を示す図である。
【図１６】 本発明の実施の形態９における半導体装置
を示す図である。
【図１７】 本発明の実施の形態１０における半導体装
置を示す図である。
【図１８】 本発明の実施の形態１０における半導体装
置の上面図である。
【図１９】 本発明の実施の形態１１における半導体装
置を示す図である。
【図２０】 本発明の実施の形態１１における半導体装
置の上面図である。
【図２１】 本発明の実施の形態１２における半導体装
置を示す図である。
【図２２】 本発明の実施の形態１２における半導体装
置を他の例を示す図である。
【図２３】 本発明の実施の形態１２における半導体装
置の製造方法を示す図である。
【図２４】 本発明の実施の形態１２における半導体装
置の製造方法を示す図である。
【図２５】 本発明の実施の形態１２における半導体装
置の製造方法を示す図である。
【図２６】 本発明の実施の形態１２における半導体装
置の製造方法を示す図である。
【図２７】 本発明の実施の形態１２における半導体装
置を示す図である。
【図２８】 本発明の実施の形態１３における半導体装
置を示す図である。
【図２９】 本発明の実施の形態１３における半導体装
置の製造方法を示す図である。
【図３０】 本発明の実施の形態１３における半導体装
置の製造方法を示す図である。
【図３１】 本発明の実施の形態１３における半導体装
置の製造方法を示す図である。
【図３２】 本発明の実施の形態１４における半導体装
置を示す図である。
【図３３】 本発明の実施の形態１４における半導体装
置の製造方法を示す図である。
【図３４】 本発明の実施の形態１５における半導体装
置の製造方法を示す図である。
【図３５】 従来の半導体装置を示す図である。
【図３６】 従来の半導体装置を示す図である。
【図３７】 キャップを用いた半導体装置を示す図であ
る。
【図３８】 ＴＡＢテープの折れ曲がりを示す図であ
る。
【図３９】 封止樹脂８中に存在する気泡を示す図であ
る。
【符号の説明】
１ 半導体チップ、２ バンプ、３ 回路基板、３ａ
貫通孔、４ 外部接続電極、４ａ，４ｂ，４ｃ 外部接
続電極４が存在する位置、４ｄ ランド、５ランド、５
ａ，５ｂ，５ｃ 信号線、６ ポリイミドテープ、７
ＴＡＢリード、８ 封止樹脂、８ａ ソルダーレジス
ト、９ 放熱部、１０ 放熱フィン、１１，１２ グラ
ンド面、１３ 電源面、１４ グランド面、１５ キャ
ビティ、１６ 電極パッド、１７ 内部バンプ用ラン
ド、１８ 内部電極ボール、１９異方性導電性樹脂、２
０ ポリイミドテープ、２０ａ 開口部、２１ 電極ラ
ンド、２２ ＴＡＢリード、２７ 実装基板、２８ ダ
イボンド樹脂２９ バンプ接合、３０ プリコート樹
脂、３１ 樹脂、３２ 貫通穴、３３ ディスペンサ
ー、３４ 排気台、３５ 貫通穴、３６ ディスペンサ
ー。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 馬場 伸治 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 渡辺 正樹 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 表面に第１の電極を有するチップと、 表面に第２の電極を有する基板と、 前記第１の電極と前記第２の電極とを電気的に接続する
    ＴＡＢ（Tape Automated Bonding）テープと、を備え、 前記チップの表面と前記基板の表面とが対面し、前記チ
    ップの表面側から前記基板の表面側までの間のみに前記
    ＴＡＢテープが存在する半導体装置。
  2. 【請求項２】 前記チップに接続され、放熱性に優れた
    材質からなる放熱部をさらに備えた請求項１記載の半導
    体装置。
  3. 【請求項３】 前記第２の電極と前記ＴＡＢテープとの
    接続点の直下を除く前記基板の裏面に前記第２の電極と
    電気的に接続された外部電極をさらに備えた請求項１記
    載の半導体装置。
  4. 【請求項４】 前記ＴＡＢテープをマイクロストリップ
    線路とするグランドに接続された部材をさらに備えた請
    求項１記載の半導体装置。
  5. 【請求項５】 前記基板に形成され、前記第２の電極に
    接続された信号線と、 前記第２の電極，前記信号線をマイクロストリップ線路
    とするグランドに接続された部材と、をさらに備えた請
    求項１記載の半導体装置。
  6. 【請求項６】 前記基板に形成され、前記第２の電極に
    接続された信号線と、 前記第２の電極，前記信号線をコプレーナ形線路とする
    グランドに接続された部材と、をさらに備えた請求項１
    記載の半導体装置。
  7. 【請求項７】 前記部材は前記ＴＡＢテープに含まれる
    請求項４記載の半導体装置。
  8. 【請求項８】 前記部材は前記基板の表面に設けられた
    請求項４記載の半導体装置。
  9. 【請求項９】 前記ＴＡＢテープと前記信号線との間に
    前記部材が介在する請求項５又は６記載の半導体装置。
  10. 【請求項１０】 前記チップ下の前記基板の表面に設け
    られ、前記基板の表面から掘り下げられたキャビティ
    と、 前記キャビティ内に設けられた第３の電極と、 前記チップの表面に設けられた第４の電極と、をさらに
    備え、 前記第３の電極と前記第４の電極とを電気的に接続した
    請求項１記載の半導体装置。
  11. 【請求項１１】 前記チップ下の前記基板の表面に設け
    られた第３の電極と、 前記チップの表面に設けられた第４の電極と、 前記第３の電極と前記第４の電極とを電気的に接続する
    導電性を有する樹脂と、をさらに備えた請求項１記載の
    半導体装置。
  12. 【請求項１２】 前記チップ下の前記基板の表面に設け
    られた第３の電極をさらに備え、 前記ＴＡＢテープは前記第１の電極と前記第３の電極と
    をさらに電気的に接続する請求項１記載の半導体装置。
  13. 【請求項１３】 前記第１の電極は、前記チップの内側
    に形成された電極と、前記チップの外側に形成された電
    極とを含み、 前記第２の電極は、前記チップ下以外の前記基板の表面
    に形成され、 前記チップの外側に形成された電極と前記第２の電極と
    が前記ＴＡＢテープにより電気的に接続され、 前記チップの内側に形成された電極と前記第３の電極と
    が前記ＴＡＢテープにより電気的に接続された請求項１
    ２記載の半導体装置。
  14. 【請求項１４】 前記チップ及び前記ＴＡＢテープのみ
    に接触し、前記チップと前記ＴＡＢテープとを固定する
    ためのみの樹脂をさらに備えた請求項１記載の半導体装
    置。
  15. 【請求項１５】 前記チップ下の前記基板の表面から裏
    面へ貫通穴と、 前記基板と前記チップとの間に形成された樹脂と、をさ
    らに備えた請求項１記載の半導体装置。
  16. 【請求項１６】 表面から裏面へ貫通した貫通孔を有す
    る基板と、 前記貫通孔内に納置されたチップと、を備えた半導体装
    置であって、 前記半導体装置をシステムに実装した状態において、前
    記半導体装置を実装する前記システムに前記チップが接
    触する半導体装置。
  17. 【請求項１７】 前記システムが接触する側の前記チッ
    プの接触面に、少なくとも前記接触面のうち最も温度の
    高い場所に熱を伝導する材質からなる部材をさらに備
    え、 前記部材が前記システムに接触する請求項１６記載の半
    導体装置。
  18. 【請求項１８】 電極を有するチップを準備する工程
    と、 ＴＡＢテープを準備して、前記ＴＡＢテープに前記電極
    を接続する工程と、 前記チップと前記ＴＡＢテープとに接触する樹脂を形成
    する工程と、を備えた半導体装置の製造方法。
  19. 【請求項１９】 電極を有するチップを準備する工程
    と、 表面から裏面へ貫通した貫通孔を有する基板を準備し
    て、前記基板と前記チップとの間に隙間のある状態で、
    前記基板と前記チップとを接続する工程と、 前記貫通孔を介して、前記隙間に半導体装置を保護する
    樹脂を外部から注入する工程と、を備えた半導体装置の
    製造方法。
  20. 【請求項２０】 電極を有するチップを準備する工程
    と、 表面から裏面へ貫通した貫通孔を有する基板を準備し
    て、前記基板と前記チップとの間に隙間のある状態で、
    前記基板と前記チップとを接続する工程と、 前記貫通孔を介して、前記隙間の排気を行いながら、前
    記基板上に半導体装置を保護するための樹脂を形成する
    工程と、を備えた半導体装置の製造方法。
JP01661696A 1996-02-01 1996-02-01 半導体装置 Expired - Fee Related JP3527350B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP01661696A JP3527350B2 (ja) 1996-02-01 1996-02-01 半導体装置
TW085109200A TW358992B (en) 1996-02-01 1996-07-29 Semiconductor device and method of fabricating the same
US08/681,998 US5731631A (en) 1996-02-01 1996-07-30 Semiconductor device with tape automated bonding element
DE19640225A DE19640225A1 (de) 1996-02-01 1996-09-30 Halbleiteranordnung und Verfahren zu ihrer Herstellung
KR1019960042934A KR100236885B1 (ko) 1996-02-01 1996-09-30 반도체 장치 및 그 제조방법
CN96122604A CN1112724C (zh) 1996-02-01 1996-10-04 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01661696A JP3527350B2 (ja) 1996-02-01 1996-02-01 半導体装置

Publications (2)

Publication Number Publication Date
JPH09213749A true JPH09213749A (ja) 1997-08-15
JP3527350B2 JP3527350B2 (ja) 2004-05-17

Family

ID=11921273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01661696A Expired - Fee Related JP3527350B2 (ja) 1996-02-01 1996-02-01 半導体装置

Country Status (6)

Country Link
US (1) US5731631A (ja)
JP (1) JP3527350B2 (ja)
KR (1) KR100236885B1 (ja)
CN (1) CN1112724C (ja)
DE (1) DE19640225A1 (ja)
TW (1) TW358992B (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5905300A (en) * 1994-03-31 1999-05-18 Vlsi Technology, Inc. Reinforced leadframe to substrate attachment
SG45122A1 (en) * 1995-10-28 1998-01-16 Inst Of Microelectronics Low cost and highly reliable chip-sized package
JP2980046B2 (ja) * 1997-02-03 1999-11-22 日本電気株式会社 半導体装置の実装構造および実装方法
US6465744B2 (en) * 1998-03-27 2002-10-15 Tessera, Inc. Graded metallic leads for connection to microelectronic elements
US5910686A (en) * 1998-07-23 1999-06-08 Vlsi Technology, Inc. Cavity down HBGA package structure
US6853086B1 (en) * 1998-10-30 2005-02-08 Seiko Epson Corporation Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
CN1184684C (zh) * 2000-10-05 2005-01-12 三洋电机株式会社 半导体装置和半导体模块
US6507120B2 (en) * 2000-12-22 2003-01-14 Siliconware Precision Industries Co., Ltd. Flip chip type quad flat non-leaded package
TWI239087B (en) * 2004-07-23 2005-09-01 Siliconware Precision Industries Co Ltd Flip-chip semiconductor package with lead frame and method for fabricating the same
JP4875844B2 (ja) * 2004-11-25 2012-02-15 ローム株式会社 半導体装置の製造方法
KR100697240B1 (ko) * 2005-04-06 2007-03-22 에이유텍 주식회사 액정 디스플레이 패널 검사용 프루브핀의 제조방법
US8481862B2 (en) * 2006-02-09 2013-07-09 General Dynamics Advanced Information Systems, Inc. Low profile compliant leads
US7851904B2 (en) * 2006-12-06 2010-12-14 Panasonic Corporation Semiconductor device, method for manufacturing the same, and semiconductor device mounting structure
WO2008115744A1 (en) * 2007-03-16 2008-09-25 Vertical Circuits, Inc. Vertical electrical interconnect formed on support prior to die mount
US8723332B2 (en) * 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
US8704379B2 (en) 2007-09-10 2014-04-22 Invensas Corporation Semiconductor die mount by conformal die coating
KR101554761B1 (ko) 2008-03-12 2015-09-21 인벤사스 코포레이션 지지부에 실장되는 전기적으로 인터커넥트된 다이 조립체
US8350375B2 (en) * 2008-05-15 2013-01-08 Lsi Logic Corporation Flipchip bump patterns for efficient I-mesh power distribution schemes
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US7863159B2 (en) * 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
US8841782B2 (en) * 2008-08-14 2014-09-23 Stats Chippac Ltd. Integrated circuit package system with mold gate
JP5963671B2 (ja) * 2009-06-26 2016-08-03 インヴェンサス・コーポレーション ジグザクの構成でスタックされたダイに関する電気的相互接続
WO2011056668A2 (en) 2009-10-27 2011-05-12 Vertical Circuits, Inc. Selective die electrical insulation additive process
TWI544604B (zh) 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
US9269676B2 (en) 2009-11-25 2016-02-23 Intel Corporation Through silicon via guard ring
WO2011063547A1 (en) * 2009-11-25 2011-06-03 Intel Corporation Through silicon via guard ring
US8415779B2 (en) * 2010-04-13 2013-04-09 Freescale Semiconductor, Inc. Lead frame for semiconductor package
US8803185B2 (en) * 2012-02-21 2014-08-12 Peiching Ling Light emitting diode package and method of fabricating the same
JP5565544B2 (ja) * 2012-08-01 2014-08-06 株式会社村田製作所 電子部品及び電子部品モジュール
JP5790633B2 (ja) * 2012-12-14 2015-10-07 株式会社村田製作所 キャリアテープ、包装用テープおよび電子部品連
EP3103581B1 (de) 2015-06-11 2019-10-30 Schneeberger Holding AG Positioniervorrichtung
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
KR101694657B1 (ko) * 2016-08-04 2017-01-09 제엠제코(주) 방열 구조를 갖는 반도체 패키지
CN110235260A (zh) * 2017-01-31 2019-09-13 晶化成半导体公司 用于增强紫外发光器件的可靠性的方法和封装
CN111524918A (zh) * 2019-02-01 2020-08-11 中芯集成电路（宁波）有限公司 摄像组件及其封装方法、镜头模组、电子设备
US11315857B2 (en) * 2020-02-10 2022-04-26 Delta Electronics, Inc. Package structures
US20210249339A1 (en) * 2020-02-10 2021-08-12 Delta Electronics, Inc. Package structures

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6482646A (en) * 1987-09-25 1989-03-28 Fujitsu Ltd Connection of integrated circuit element
JPH02252248A (ja) * 1989-03-27 1990-10-11 Nec Corp 半導体装置の製造方法
JPH0496240A (ja) * 1990-08-03 1992-03-27 Hitachi Ltd 半導体集積回路装置およびその実装方法
JPH07109867B2 (ja) * 1991-04-15 1995-11-22 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体チツプの冷却構造
US5350947A (en) * 1991-11-12 1994-09-27 Nec Corporation Film carrier semiconductor device
US5311059A (en) * 1992-01-24 1994-05-10 Motorola, Inc. Backplane grounding for flip-chip integrated circuit
US5249101A (en) * 1992-07-06 1993-09-28 International Business Machines Corporation Chip carrier with protective coating for circuitized surface
US5367435A (en) * 1993-11-16 1994-11-22 International Business Machines Corporation Electronic package structure and method of making same
US5608262A (en) * 1995-02-24 1997-03-04 Lucent Technologies Inc. Packaging multi-chip modules without wire-bond interconnection

Also Published As

Publication number Publication date
KR970063595A (ko) 1997-09-12
KR100236885B1 (ko) 2000-01-15
US5731631A (en) 1998-03-24
CN1112724C (zh) 2003-06-25
CN1157481A (zh) 1997-08-20
DE19640225A1 (de) 1997-08-07
TW358992B (en) 1999-05-21
JP3527350B2 (ja) 2004-05-17

Similar Documents

Publication Publication Date Title
JP3527350B2 (ja) 半導体装置
US9613922B2 (en) Semiconductor device and manufacturing method thereof
KR100209993B1 (ko) 필름 캐리어 반도체 장치
KR100427925B1 (ko) 반도체 장치 및 그 제조 방법
KR100856609B1 (ko) 반도체장치 및 그 제조방법
US6214642B1 (en) Area array stud bump flip chip device and assembly process
US8274143B2 (en) Semiconductor device, method of forming the same, and electronic device
JP3481444B2 (ja) 半導体装置及びその製造方法
KR100743342B1 (ko) 반도체 장치의 제조 방법
US20100258932A1 (en) Supporting substrate before cutting, semiconductor device, and method of forming semiconductor device
US6552267B2 (en) Microelectronic assembly with stiffening member
KR19990067623A (ko) 반도체장치와 그 제조방법 및 실장기판
JP2000077563A (ja) 半導体装置およびその製造方法
US8217517B2 (en) Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other
JP2001127242A (ja) 半導体チップ、マルチチップパッケージ、半導体装置、並びに電子機器、およびそれらの製造方法
JP2004128290A (ja) 半導体装置
JP2002026073A (ja) 半導体装置およびその製造方法
JP3827978B2 (ja) 半導体装置の製造方法
JP3132458B2 (ja) 半導体装置の実装構造及び実装方法
JP2001127102A (ja) 半導体装置およびその製造方法
KR100230919B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040219

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080227

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110227

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110227

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110227

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110227

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees