JP3132458B2 - 半導体装置の実装構造及び実装方法 - Google Patents
半導体装置の実装構造及び実装方法Info
- Publication number
- JP3132458B2 JP3132458B2 JP5943398A JP5943398A JP3132458B2 JP 3132458 B2 JP3132458 B2 JP 3132458B2 JP 5943398 A JP5943398 A JP 5943398A JP 5943398 A JP5943398 A JP 5943398A JP 3132458 B2 JP3132458 B2 JP 3132458B2
- Authority
- JP
- Japan
- Prior art keywords
- bare chip
- resin
- semiconductor device
- mounting structure
- reinforcing material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の実装構
造及び実装方法に係わり、特に回路素子を形成した半導
体チップ（ＩＣチップ）であるベアチップを配線基板に
フェースダウン方式で搭載する実装構造及び実装方法に
関する。
造及び実装方法に係わり、特に回路素子を形成した半導
体チップ（ＩＣチップ）であるベアチップを配線基板に
フェースダウン方式で搭載する実装構造及び実装方法に
関する。
【０００２】
【従来の技術】従来のフリップチップ実装構造の断面図
を図５に示す。
を図５に示す。
【０００３】ベアチップ１の素子形成主面をセラミック
基板等の配線基板２の回路配線が形成された上表面に対
面させ、ベアチップをその電極パッドと回路配線の端子
部とを金バンプ電極３により接続するフェースダウン方
式で搭載している。
基板等の配線基板２の回路配線が形成された上表面に対
面させ、ベアチップをその電極パッドと回路配線の端子
部とを金バンプ電極３により接続するフェースダウン方
式で搭載している。
【０００４】ここで従来技術では、ベアチップ１と配線
基板２間に封止樹脂１８を充填することにより、回路基
板とベアチップとの密着強度を確保してバンプ接続部の
保護を行うのが一般的な実装方法であった。そしてこの
封止樹脂１８はベアチップ１と配線基板２間の狭い間隔
に充填するので、流れ込み性が重視され粘度が低い材
料、例えばエポキシ樹脂を用いる必要がある。
基板２間に封止樹脂１８を充填することにより、回路基
板とベアチップとの密着強度を確保してバンプ接続部の
保護を行うのが一般的な実装方法であった。そしてこの
封止樹脂１８はベアチップ１と配線基板２間の狭い間隔
に充填するので、流れ込み性が重視され粘度が低い材
料、例えばエポキシ樹脂を用いる必要がある。
【０００５】
【発明が解決しようとする課題】このようなフリップチ
ップ実装方式は、高周波デバイス、特にＭＭＩＣなどに
おいて、従来のワイヤーボンディングによる実装よりも
接続長が短くできることでデバイスの電気特性に与える
影響を最小限にできるということで注目されている。
ップ実装方式は、高周波デバイス、特にＭＭＩＣなどに
おいて、従来のワイヤーボンディングによる実装よりも
接続長が短くできることでデバイスの電気特性に与える
影響を最小限にできるということで注目されている。
【０００６】しかしながら上記した従来技術では、バン
プ接続部保護の為に必要な樹脂封止を行うことによって
デバイスの電気特性が大幅に変化してしまうという問題
点があった。
プ接続部保護の為に必要な樹脂封止を行うことによって
デバイスの電気特性が大幅に変化してしまうという問題
点があった。
【０００７】これは、デバイスの設計時に回路面の上空
は気体、例えば空気であるという前提条件により設計が
なされる為に、空気より比誘電率の大きいエポキシ樹脂
などで被覆された場合、その前提条件が崩れ、結果とし
て特性変化に結びつくためである。
は気体、例えば空気であるという前提条件により設計が
なされる為に、空気より比誘電率の大きいエポキシ樹脂
などで被覆された場合、その前提条件が崩れ、結果とし
て特性変化に結びつくためである。
【０００８】例えば、一般的なフリップチップ実装では
バンプ接続部を熱的、機械的な負荷から保護する目的で
封止樹脂をベアチップ回路面と基板表面との間にエポキ
シ系を主成分とする樹脂を流し込むが、高周波デバイス
の場合このような封止樹脂がベアチップ表面に付着する
とその電気特性が変化する。この傾向は搭載されるデバ
イスが扱う周波数が高くなると顕著となり、特に６０Ｇ
Ｈｚ以上の周波数では樹脂封入することによって中心周
波数が７〜１０ＧＨｚシフトしてしまう。
バンプ接続部を熱的、機械的な負荷から保護する目的で
封止樹脂をベアチップ回路面と基板表面との間にエポキ
シ系を主成分とする樹脂を流し込むが、高周波デバイス
の場合このような封止樹脂がベアチップ表面に付着する
とその電気特性が変化する。この傾向は搭載されるデバ
イスが扱う周波数が高くなると顕著となり、特に６０Ｇ
Ｈｚ以上の周波数では樹脂封入することによって中心周
波数が７〜１０ＧＨｚシフトしてしまう。
【０００９】この回避手段としては、樹脂封止がなされ
るという前提でデバイス設計を行うか、樹脂封止をしな
いかどちらかが必要となるが、前者の手段では汎用性を
失い、後者では信頼性上の問題を抱えることになる。
るという前提でデバイス設計を行うか、樹脂封止をしな
いかどちらかが必要となるが、前者の手段では汎用性を
失い、後者では信頼性上の問題を抱えることになる。
【００１０】したがって本発明の目的は、ベアチップの
回路素子面は空気等の気体に露出している設計条件から
のデバイスの電気特性の不都合な変化を抑制し、かつ信
頼性に問題を生じない有効な半導体装置の実装構造及び
実装方法を提供することにある。
回路素子面は空気等の気体に露出している設計条件から
のデバイスの電気特性の不都合な変化を抑制し、かつ信
頼性に問題を生じない有効な半導体装置の実装構造及び
実装方法を提供することにある。
【００１１】
【課題を解決するための手段】本発明の特徴は、ベアチ
ップ、例えばＧａＡｓチップの回路素子を形成した表面
を配線基板に対面させ、バンプ電極により前記ベアチッ
プと前記配線基板のそれぞれの所定部を電気的に接続し
た半導体装置の実装構造において、前記ベアチップより
大きい面積の補強材を前記ベアチップの裏面に固着し、
前記補強材と前記配線基板との間に樹脂を設けることに
より両者を固着し、これにより前記ベアチップが中空封
止構造になっており、さらに、前記樹脂の外側に導電性
樹脂が設けられている半導体装置の実装構造にある。こ
こで、前記ベアチップと固着する前記補強材の面に導体
メッキ膜が形成されており、前記導電性樹脂は前記導体
メッキ膜に電気的に接続していることができる。また、
前記樹脂はチクソ性が有り、粘度が高く、かつ硬化時に
粘度が下がることがない紫外線（ＵＶ）硬化型の樹脂で
あることが好ましい。また、前記補強材はアルミナ材も
しくは窒化アルミ材であることができる。また、前記補
強材の外面にヒートシンクが取り付けることができる。
また、前記ベアチップの全裏面に接着剤により前記補強
材が固着していることが好ましい。さらに、前記ベアチ
ップより突出した前記補強材の部分と前記配線基板とが
前記樹脂により固着されていることが好ましい。
ップ、例えばＧａＡｓチップの回路素子を形成した表面
を配線基板に対面させ、バンプ電極により前記ベアチッ
プと前記配線基板のそれぞれの所定部を電気的に接続し
た半導体装置の実装構造において、前記ベアチップより
大きい面積の補強材を前記ベアチップの裏面に固着し、
前記補強材と前記配線基板との間に樹脂を設けることに
より両者を固着し、これにより前記ベアチップが中空封
止構造になっており、さらに、前記樹脂の外側に導電性
樹脂が設けられている半導体装置の実装構造にある。こ
こで、前記ベアチップと固着する前記補強材の面に導体
メッキ膜が形成されており、前記導電性樹脂は前記導体
メッキ膜に電気的に接続していることができる。また、
前記樹脂はチクソ性が有り、粘度が高く、かつ硬化時に
粘度が下がることがない紫外線（ＵＶ）硬化型の樹脂で
あることが好ましい。また、前記補強材はアルミナ材も
しくは窒化アルミ材であることができる。また、前記補
強材の外面にヒートシンクが取り付けることができる。
また、前記ベアチップの全裏面に接着剤により前記補強
材が固着していることが好ましい。さらに、前記ベアチ
ップより突出した前記補強材の部分と前記配線基板とが
前記樹脂により固着されていることが好ましい。
【００１２】本発明の他の特徴は、ベアチップの回路素
子を形成した表面を配線基板に対面させバンプ電極を間
にした熱圧着により前記ベアチップと前記配線基板のそ
れぞれの所定部を電気的に接続して前記ベアチップを前
記回路基板上に固定する工程と、前記ベアチップの裏面
に接着剤を塗布する工程と、前記ベアチップより大きい
面積の補強材を前記接着剤により前記ベアチップの裏面
に固着する工程と、前記ベアチップより突出した前記補
強材の部分と前記配線基板との間に、前記ベアチップを
取り囲んで樹脂を塗布する工程と、前記樹脂の上に導電
性樹脂を塗布する工程とを有する半導体装置の実装方法
にある。ここで、前記樹脂は塗布後に紫外線（ＵＶ）を
照射することにより硬化させることができる紫外線（Ｕ
Ｖ）硬化型樹脂であることが好ましい。また、前記樹脂
の塗布は樹脂塗布用ニードルを用いて行うことができ
る。
子を形成した表面を配線基板に対面させバンプ電極を間
にした熱圧着により前記ベアチップと前記配線基板のそ
れぞれの所定部を電気的に接続して前記ベアチップを前
記回路基板上に固定する工程と、前記ベアチップの裏面
に接着剤を塗布する工程と、前記ベアチップより大きい
面積の補強材を前記接着剤により前記ベアチップの裏面
に固着する工程と、前記ベアチップより突出した前記補
強材の部分と前記配線基板との間に、前記ベアチップを
取り囲んで樹脂を塗布する工程と、前記樹脂の上に導電
性樹脂を塗布する工程とを有する半導体装置の実装方法
にある。ここで、前記樹脂は塗布後に紫外線（ＵＶ）を
照射することにより硬化させることができる紫外線（Ｕ
Ｖ）硬化型樹脂であることが好ましい。また、前記樹脂
の塗布は樹脂塗布用ニードルを用いて行うことができ
る。
【００１３】このような本発明によればベアチップは中
空封止されている。すなわちベアチップの回路素子を形
成している表面（搭載状態で下面）は空気に晒されてい
る。したがって、例えば、ＧａＡｓをベースとしたＭＭ
ＩＣ等高周波デバイスに対するフリップチップ実装を行
う場合にその電気特性変化を最小限とすることができ
る。
空封止されている。すなわちベアチップの回路素子を形
成している表面（搭載状態で下面）は空気に晒されてい
る。したがって、例えば、ＧａＡｓをベースとしたＭＭ
ＩＣ等高周波デバイスに対するフリップチップ実装を行
う場合にその電気特性変化を最小限とすることができ
る。
【００１４】そしてこのような高周波デバイスはＧａＡ
ｓベース材料自体が脆く、かつベアチップ厚は４０μｍ
〜１５０μｍと通常シリコンベースのベアチップの１／
３〜１／１０程度と薄いのでバンプ接続部以外にもベア
チップ自身壊れやすい構造であるが、本発明では機械的
衝撃、熱的衝撃によるストレスからベアチップ自体の損
傷を防ぐ為にベアチップ裏面に補強材を接着してある。
すなわちベアチップ裏面にアルミナ基板等の補強材を接
着することで補強し、バンプ接続部保護を含めベアチッ
プの破損を防止してその信頼性を確保できる構造になっ
ている。
ｓベース材料自体が脆く、かつベアチップ厚は４０μｍ
〜１５０μｍと通常シリコンベースのベアチップの１／
３〜１／１０程度と薄いのでバンプ接続部以外にもベア
チップ自身壊れやすい構造であるが、本発明では機械的
衝撃、熱的衝撃によるストレスからベアチップ自体の損
傷を防ぐ為にベアチップ裏面に補強材を接着してある。
すなわちベアチップ裏面にアルミナ基板等の補強材を接
着することで補強し、バンプ接続部保護を含めベアチッ
プの破損を防止してその信頼性を確保できる構造になっ
ている。
【００１５】さらに周囲のリング状の樹脂による中空封
止構造であるから、中空にするための他の封止加工部品
を用いる必要が無くかつ実装工数が少なくてすむから、
経済的な実装構造及び実装方法となる。
止構造であるから、中空にするための他の封止加工部品
を用いる必要が無くかつ実装工数が少なくてすむから、
経済的な実装構造及び実装方法となる。
【００１６】
【発明の実施の形態】以下図面を参照して本発明を説明
する。
する。
【００１７】図１（Ａ）は本発明に関連する技術の実装
構造を示す断面図であり、図１（Ｂ）はその斜視図であ
る。
構造を示す断面図であり、図１（Ｂ）はその斜視図であ
る。
【００１８】ＭＭＩＣ等の高周波デバイスの半導体チッ
プ（ＩＣチップ）であるベアチップ１がセラミック（代
表的のものとしてアルミナ）基板等の配線基板（回路基
板）２にフェースダウン方式で搭載されている。そして
ベアチップ１の回路素子が形成されている表面１Ａの電
極パッドと配線基板２の上面２Ａに形成されている信号
／電源配線の接続部とが金バンプ電極３により接続され
ている。ＧａＡｓベース材料のベアチップ１は厚さが
０．０４ｍｍから０．１５ｍｍである。
プ（ＩＣチップ）であるベアチップ１がセラミック（代
表的のものとしてアルミナ）基板等の配線基板（回路基
板）２にフェースダウン方式で搭載されている。そして
ベアチップ１の回路素子が形成されている表面１Ａの電
極パッドと配線基板２の上面２Ａに形成されている信号
／電源配線の接続部とが金バンプ電極３により接続され
ている。ＧａＡｓベース材料のベアチップ１は厚さが
０．０４ｍｍから０．１５ｍｍである。
【００１９】ベアチップ１の裏面１Ｂの全面にベアチッ
プよりも大きな平面積のセラミック板が補強材４として
接着剤により固着している。これにより、ベアチップ１
の四辺のそれぞれから補強材が突出した形態になってい
る。
プよりも大きな平面積のセラミック板が補強材４として
接着剤により固着している。これにより、ベアチップ１
の四辺のそれぞれから補強材が突出した形態になってい
る。
【００２０】補強材４の板厚は０．３ｍｍ〜０．６ｍｍ
であり、一辺が１ｍｍ〜３ｍｍの四辺形状であり、ベア
チップが正方形の場合はこの補強材も正方形になり、ベ
アチップが長方形の場合はこの補強材も長方形になる。
であり、一辺が１ｍｍ〜３ｍｍの四辺形状であり、ベア
チップが正方形の場合はこの補強材も正方形になり、ベ
アチップが長方形の場合はこの補強材も長方形になる。
【００２１】ベアチップ１より水平方向に突出した補強
材２の部分である補強材の側面と配線基板２の上面２Ａ
間に紫外線硬化型樹脂５が設けられて両者が固着されて
いる。紫外線硬化型樹脂５は補強材の４個の側面から、
内側に配線基板上を０．２ｍｍ〜０．３ｍｍ程度流れ込
み、また外側に配線基板上を０．４ｍｍ〜０．６ｍｍ程
度流れ出して形成されている。
材２の部分である補強材の側面と配線基板２の上面２Ａ
間に紫外線硬化型樹脂５が設けられて両者が固着されて
いる。紫外線硬化型樹脂５は補強材の４個の側面から、
内側に配線基板上を０．２ｍｍ〜０．３ｍｍ程度流れ込
み、また外側に配線基板上を０．４ｍｍ〜０．６ｍｍ程
度流れ出して形成されている。
【００２２】このように紫外線硬化型樹脂５による側壁
に囲まれてベアチップ１は中空の密閉状態になってい
る。すなわち、補強材４と配線基板２とベアチップを一
周取り囲む紫外線硬化型樹脂５の側壁とにより空気を充
填した中空封止構造となり、中空１０の高さ、すなわち
ベアチップ１の表面１Ａと配線基板２の上面２Ａの距離
（圧着状態の金パンプ３の高さ）は０．０２ｍｍ程度で
あり、ここに充満している空気にベアチップ１の回路素
子を形成している表面１Ａが晒されている。
に囲まれてベアチップ１は中空の密閉状態になってい
る。すなわち、補強材４と配線基板２とベアチップを一
周取り囲む紫外線硬化型樹脂５の側壁とにより空気を充
填した中空封止構造となり、中空１０の高さ、すなわち
ベアチップ１の表面１Ａと配線基板２の上面２Ａの距離
（圧着状態の金パンプ３の高さ）は０．０２ｍｍ程度で
あり、ここに充満している空気にベアチップ１の回路素
子を形成している表面１Ａが晒されている。
【００２３】次に、図２を参照して図１の構造の製造方
法を説明する。
法を説明する。
【００２４】先ず図２（Ａ）において、フリップチップ
マウンタを用い、配線基板２の所定の位置上にベアチッ
プ１を位置させ、矢印で示すように加圧する。この搭載
方法としては、配線基板２とベアチップ１を３００℃程
度に加熱し、配線基板１の上面の配線の接続部に形成さ
れている金バンプ電極３とベアチップ１の表面１Ａの金
パッドとを押しつけ金−金間の固相拡散接合を行う熱圧
着工法を用いることができる。４０μｍ厚のＧａＡｓベ
アチップでもこの手段により実装可能である。ここで、
金バンプ電極３の形成はボールボンディング法を用いる
から、ベアチップ側にバンプ電極を設けるとバンプ形成
時にベアチップがクラックなどのダメージを起こす可能
性がある。したがってクラックの懸念がないセラミック
ス基板の配線基板上にボールボンディング法を用いてバ
ンプ電極を形成する方が安全である。
マウンタを用い、配線基板２の所定の位置上にベアチッ
プ１を位置させ、矢印で示すように加圧する。この搭載
方法としては、配線基板２とベアチップ１を３００℃程
度に加熱し、配線基板１の上面の配線の接続部に形成さ
れている金バンプ電極３とベアチップ１の表面１Ａの金
パッドとを押しつけ金−金間の固相拡散接合を行う熱圧
着工法を用いることができる。４０μｍ厚のＧａＡｓベ
アチップでもこの手段により実装可能である。ここで、
金バンプ電極３の形成はボールボンディング法を用いる
から、ベアチップ側にバンプ電極を設けるとバンプ形成
時にベアチップがクラックなどのダメージを起こす可能
性がある。したがってクラックの懸念がないセラミック
ス基板の配線基板上にボールボンディング法を用いてバ
ンプ電極を形成する方が安全である。
【００２５】次に図２（Ｂ）において、接着剤塗布用ニ
ードル８により、ベアチップ１の裏面１Ｂに接着剤７を
滴下塗布する。このように塗布をディスペンス方式で行
うと塗布量コントロールが容易になる。
ードル８により、ベアチップ１の裏面１Ｂに接着剤７を
滴下塗布する。このように塗布をディスペンス方式で行
うと塗布量コントロールが容易になる。
【００２６】次に図２（Ｃ）において、ベアチップより
大きい面積のアルミナ基板である補強材４をベアチップ
１に位置合わせして搭載する。この搭載にはフリップチ
ップボンダ等がそのまま適用可能である。その後、矢印
に示すように加圧することにより接着剤７を裏面１Ａの
全面にゆきわたらせて補強材４をベアチップ１の裏面１
Ａの全面に固着する。この接着剤は機械的な補強が目的
であるから導電性である必要はない。熱硬化で即硬化樹
脂であれば接着させる時間が短く、搭載タクト向上に向
く。接着剤としてエポキシ系即硬化型樹脂を用いる場
合、１５０℃で１５〜３０ｓｅｃ程度で固着可能であ
る。また、即硬化型接着材の場合、搭載時と同時に加熱
・硬化させることも可能である。
大きい面積のアルミナ基板である補強材４をベアチップ
１に位置合わせして搭載する。この搭載にはフリップチ
ップボンダ等がそのまま適用可能である。その後、矢印
に示すように加圧することにより接着剤７を裏面１Ａの
全面にゆきわたらせて補強材４をベアチップ１の裏面１
Ａの全面に固着する。この接着剤は機械的な補強が目的
であるから導電性である必要はない。熱硬化で即硬化樹
脂であれば接着させる時間が短く、搭載タクト向上に向
く。接着剤としてエポキシ系即硬化型樹脂を用いる場
合、１５０℃で１５〜３０ｓｅｃ程度で固着可能であ
る。また、即硬化型接着材の場合、搭載時と同時に加熱
・硬化させることも可能である。
【００２７】次に図２（Ｄ）において、樹脂塗布用ニー
ドル９により中空構造の側壁となる紫外線硬化型樹脂５
を補強材４の全側面に沿って塗布形成する。
ドル９により中空構造の側壁となる紫外線硬化型樹脂５
を補強材４の全側面に沿って塗布形成する。
【００２８】このようにチクソ性が有り、粘度が高くか
つ硬化時に樹脂の粘度が下がることがない樹脂である紫
外線硬化型樹脂５を用いることにより、塗布後に塗布形
状が変わらず、塗布後ベアチップと配線基板との間に流
れ込まないようにすることが本発明のポイントの一つで
ある。そして塗布後、ＵＶ照射装置を用いてＵＶ（紫外
線）を照射することにより樹脂５を硬化させる。
つ硬化時に樹脂の粘度が下がることがない樹脂である紫
外線硬化型樹脂５を用いることにより、塗布後に塗布形
状が変わらず、塗布後ベアチップと配線基板との間に流
れ込まないようにすることが本発明のポイントの一つで
ある。そして塗布後、ＵＶ照射装置を用いてＵＶ（紫外
線）を照射することにより樹脂５を硬化させる。
【００２９】このように本発明では、周囲に塗布された
樹脂５が配線基板２とベアチップ１及びベアチップ裏面
１Ｂのアルミナ補強材４とを固定する為、振動、衝撃と
いった機械的ストレス及び、熱ストレスからバンプ接合
部を保護する。
樹脂５が配線基板２とベアチップ１及びベアチップ裏面
１Ｂのアルミナ補強材４とを固定する為、振動、衝撃と
いった機械的ストレス及び、熱ストレスからバンプ接合
部を保護する。
【００３０】また、ベアチップ裏面１Ｂに接着ざれたア
ルミナ補強材４がベアチップ自身にかかるストレスを保
護する。
ルミナ補強材４がベアチップ自身にかかるストレスを保
護する。
【００３１】そして、ベアチップ回路面１Ａと配線基板
２との間に樹脂が入りこまない構造を実現している。
２との間に樹脂が入りこまない構造を実現している。
【００３２】図３は本発明に関連する他の技術を示す断
面図である。尚、図３において図１と同一もしくは類似
の箇所は同じ符号で示しているので重複する説明は省略
する。高発熱ベアチップを実装する場合、ＭＭＩＣ裏面
への放熱を効率よく行う為に補強材１１の材質をアルミ
ナ（熱伝導率＝３０Ｗ／ｍ・Ｋ）から窒化アルミ（熱伝
導率＝１８０Ｗ／ｍ・Ｋ）へ変え、またベアチップ裏面
の接着材を熱伝導率の高い材料（例えばダイマット社の
ＤＭ６０３０Ｈｋ等）に変更することにより外部への放
熱効率を向上させることが可能である。また補強材１１
上に接着剤等によりさらにヒートシンク１２などを実装
することも可能となる。また図３の構造の実装方法は、
ヒートシンク１２の搭載を除き図２の方法と同様にする
ことができる。
面図である。尚、図３において図１と同一もしくは類似
の箇所は同じ符号で示しているので重複する説明は省略
する。高発熱ベアチップを実装する場合、ＭＭＩＣ裏面
への放熱を効率よく行う為に補強材１１の材質をアルミ
ナ（熱伝導率＝３０Ｗ／ｍ・Ｋ）から窒化アルミ（熱伝
導率＝１８０Ｗ／ｍ・Ｋ）へ変え、またベアチップ裏面
の接着材を熱伝導率の高い材料（例えばダイマット社の
ＤＭ６０３０Ｈｋ等）に変更することにより外部への放
熱効率を向上させることが可能である。また補強材１１
上に接着剤等によりさらにヒートシンク１２などを実装
することも可能となる。また図３の構造の実装方法は、
ヒートシンク１２の搭載を除き図２の方法と同様にする
ことができる。
【００３３】図４は本発明の実施の形態を示す断面図で
ある。尚、図４において図１と同一もしくは類似の箇所
は同じ符号で示しているので重複する説明は省略する。
ベアチップ裏面ＧＮＤ対応マイクロストリップ線路型Ｍ
ＭＩＣの様に基板裏面にＧＮＤ面がある場合、補強材４
のベアチップ側に全面にメッキ処理により導体メッキ膜
１３を形成し、ベアチップ裏面と補強材とを接着する接
着剤も導電性樹脂を用いることで補強材の全面メッキ処
理された面とベアチップ裏面とを同電位とし、周囲に紫
外線硬化型樹脂５を塗布して硬化させた後、その外側に
さらに導電性接着剤１５を塗布して補強材と基板のＧＮ
Ｄ面とを接合し、ベアチップ裏面と基板のＧＮＤ面との
電位を同電位にする。また図４の実施の形態の実装方法
は、導体メッキ膜１３を補強材に形成すること及び導電
性樹脂１５を形成することを除き図２の方法と同様にす
ることができる。
ある。尚、図４において図１と同一もしくは類似の箇所
は同じ符号で示しているので重複する説明は省略する。
ベアチップ裏面ＧＮＤ対応マイクロストリップ線路型Ｍ
ＭＩＣの様に基板裏面にＧＮＤ面がある場合、補強材４
のベアチップ側に全面にメッキ処理により導体メッキ膜
１３を形成し、ベアチップ裏面と補強材とを接着する接
着剤も導電性樹脂を用いることで補強材の全面メッキ処
理された面とベアチップ裏面とを同電位とし、周囲に紫
外線硬化型樹脂５を塗布して硬化させた後、その外側に
さらに導電性接着剤１５を塗布して補強材と基板のＧＮ
Ｄ面とを接合し、ベアチップ裏面と基板のＧＮＤ面との
電位を同電位にする。また図４の実施の形態の実装方法
は、導体メッキ膜１３を補強材に形成すること及び導電
性樹脂１５を形成することを除き図２の方法と同様にす
ることができる。
【００３４】
【発明の効果】本発明の実装構造はバンプ接続部を保護
するための樹脂がベアチップと基板の間に入り込まない
為に、高周波デバイスの電気特性変化を最小限に抑え、
かつバンプ接合による接続配線長最短を実現することが
できる構造となっている。
するための樹脂がベアチップと基板の間に入り込まない
為に、高周波デバイスの電気特性変化を最小限に抑え、
かつバンプ接合による接続配線長最短を実現することが
できる構造となっている。
【００３５】これにより、フェイスアップを前提として
作られたＭＭＩＣ等の高周波デバイスをそのままフェイ
スダウン実装することが可能になり、接続長最短を生か
した高周波デバイス実装を実現できる。
作られたＭＭＩＣ等の高周波デバイスをそのままフェイ
スダウン実装することが可能になり、接続長最短を生か
した高周波デバイス実装を実現できる。
【００３６】また、ベアチップ裏面にアルミナ製等の補
強材を接着することによって、ベアチップ自身へのスト
レスからも保護することができ、フリップチップ実装パ
ッケージの信頼性を向上させることが可能になる。４０
μｍ程度の薄いデバイスに対してもフリップチップ実装
が可能となる。
強材を接着することによって、ベアチップ自身へのスト
レスからも保護することができ、フリップチップ実装パ
ッケージの信頼性を向上させることが可能になる。４０
μｍ程度の薄いデバイスに対してもフリップチップ実装
が可能となる。
【００３７】さらに、アルミナ製等の補強材を用いるこ
とによって周囲に塗布する樹脂の入り込み長が長くな
り、樹脂の入り込みを抑えベアチップ側面に樹脂を塗布
するより確実に内部中空構造が実現できる。
とによって周囲に塗布する樹脂の入り込み長が長くな
り、樹脂の入り込みを抑えベアチップ側面に樹脂を塗布
するより確実に内部中空構造が実現できる。
【図１】本発明に関連する技術を示す図であり、（Ａ）
は断面図、（Ｂ）は斜視図である。
は断面図、（Ｂ）は斜視図である。
【図２】図１の構造の製造を工程順に示す断面図であ
る。
る。
【図３】本発明に関連する他の技術を示す断面図であ
る。
る。
【図４】本発明の実施の形態を示す断面図である。
【図５】従来技術を示す断面図である。
１ ベアチップ １Ａ ベアチップの表面 １Ｂ ベアチップの裏面 ２ 配線基板 ２Ａ 配線基板の上面 ３ 金バンプ電極 ４ 補強材 ５ 紫外線硬化型樹脂 ７ 接着剤 ８ 接着剤塗布用ニードル ９ 樹脂塗布用ニードル １０ 中空 １１ 窒化アルミ製補強材 １２ ヒートシンク材 １３ 導体メッキ膜 １５ 導電性樹脂 １８ 封止樹脂
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/02 H01L 21/60 311 H01L 23/10
Claims (11)
- 【請求項１】 ベアチップの回路素子を形成した表面を
配線基板に対面させ、バンプ電極により前記ベアチップ
と前記配線基板のそれぞれの所定部を電気的に接続した
半導体装置の実装構造において、前記ベアチップより大
きい面積の補強材を前記ベアチップの裏面に固着し、前
記補強材と前記配線基板との間に樹脂を設けることによ
り両者を固着し、これにより前記ベアチップが中空封止
構造になっており、前記樹脂の外側に導電性樹脂が設け
られていることを特徴とする半導体装置の実装構造。 - 【請求項２】 前記ベアチップと固着する前記補強材の
面に導体メッキ膜が形成されており、前記導電性樹脂が
前記導体メッキ膜に電気的に接続していることを特徴と
する請求項１記載の半導体装置の実装構造。 - 【請求項３】 前記樹脂は紫外線硬化型の樹脂で有るこ
とを特徴とする請求項１記載の半導体装置の実装構造。 - 【請求項４】 前記補強材はアルミナ材もしくは窒化ア
ルミ材であることを特徴とする請求項１記載の半導体装
置の実装構造。 - 【請求項５】 前記ベアチップの全裏面に接着剤により
前記補強材が固着していることを特徴とする請求項１記
載の半導体装置の実装構造。 - 【請求項６】 前記ベアチップより突出した前記補強材
の部分と前記配線基板とが前記樹脂により固着されてい
ることを特徴とする請求項１記載の半導体装置の実装構
造。 - 【請求項７】 前記ベアチップはＧａＡｓ材のチップで
あることを特徴とする請求項１記載の半導体装置の実装
構造。 - 【請求項８】 ベアチップの回路素子を形成した表面を
配線基板に対面させバンプ電極を間にした熱圧着により
前記ベアチップと前記配線基板のそれぞれの所定部を電
気的に接続して前記ベアチップを前記回路基板上に固定
する工程と、前記ベアチップの裏面に接着剤を塗布する
工程と、前記ベアチップより大きい面積の補強材を前記
接着剤により前記ベアチップの裏面に固着する工程と、
前記ベアチップより突出した前記補強材の部分と前記配
線基板との間に前記ベアチップを取り囲んで樹脂を塗布
する工程と、前記樹脂の上に導電性樹脂を塗布する工程
とを有することを特徴とする半導体装置の実装方法。 - 【請求項９】 前記樹脂は紫外線硬化型樹脂であり、前
記塗布後に紫外線を照射することにより硬化させること
を特徴とする請求項８記載の半導体装置の実装方法。 - 【請求項１０】 前記樹脂の塗布は樹脂塗布用ニードル
を用いて行うことを特徴とする請求項８記載の半導体装
置の実装方法。 - 【請求項１１】 請求項１乃至請求項７のいずれかに記
載の実装構造を得ることを特徴とする請求項８記載の半
導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5943398A JP3132458B2 (ja) | 1998-03-11 | 1998-03-11 | 半導体装置の実装構造及び実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5943398A JP3132458B2 (ja) | 1998-03-11 | 1998-03-11 | 半導体装置の実装構造及び実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11260945A JPH11260945A (ja) | 1999-09-24 |
| JP3132458B2 true JP3132458B2 (ja) | 2001-02-05 |
Family
ID=13113146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5943398A Expired - Fee Related JP3132458B2 (ja) | 1998-03-11 | 1998-03-11 | 半導体装置の実装構造及び実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3132458B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW522531B (en) | 2000-10-20 | 2003-03-01 | Matsushita Electric Ind Co Ltd | Semiconductor device, method of manufacturing the device and mehtod of mounting the device |
| JP2002270717A (ja) * | 2001-03-12 | 2002-09-20 | Rohm Co Ltd | 半導体装置 |
| JP4867142B2 (ja) * | 2004-07-20 | 2012-02-01 | パナソニック電工株式会社 | キャンドポンプ |
| CN110289218B (zh) * | 2019-06-18 | 2021-09-28 | 北京猎户星空科技有限公司 | 一种集成电路板生产方法及集成电路板 |
-
1998
- 1998-03-11 JP JP5943398A patent/JP3132458B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11260945A (ja) | 1999-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6214642B1 (en) | Area array stud bump flip chip device and assembly process | |
| KR100511728B1 (ko) | 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법 | |
| JP3481444B2 (ja) | 半導体装置及びその製造方法 | |
| US5519936A (en) | Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US6555917B1 (en) | Semiconductor package having stacked semiconductor chips and method of making the same | |
| US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| JPH09213749A (ja) | 半導体装置及びその製造方法 | |
| JP2000269411A (ja) | 半導体装置及びその製造方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP3132458B2 (ja) | 半導体装置の実装構造及び実装方法 | |
| JP2000208675A (ja) | 半導体装置およびその製造方法 | |
| KR940027134A (ko) | 반도체집적회로장치의 제조방법 | |
| JP2994555B2 (ja) | 半導体実装構造 | |
| JP3332555B2 (ja) | 半導体装置およびその製造方法 | |
| JP3529507B2 (ja) | 半導体装置 | |
| JPH08274214A (ja) | 半導体装置 | |
| JP2008235492A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3012753B2 (ja) | Ｔａｂパッケージとその接続方法 | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JP2002170848A (ja) | 回路基板 | |
| JP3033541B2 (ja) | Ｔａｂテープ、半導体装置及び半導体装置の製造方法 | |
| JP2817425B2 (ja) | 半導体装置の実装方法 | |
| JP4175339B2 (ja) | 半導体装置の製造方法 | |
| JP3457547B2 (ja) | 半導体装置およびその製造方法ならびにフィルムキャリア |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001024 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071124 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131124 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |