JP2994555B2 - 半導体実装構造 - Google Patents
半導体実装構造Info
- Publication number
- JP2994555B2 JP2994555B2 JP6120985A JP12098594A JP2994555B2 JP 2994555 B2 JP2994555 B2 JP 2994555B2 JP 6120985 A JP6120985 A JP 6120985A JP 12098594 A JP12098594 A JP 12098594A JP 2994555 B2 JP2994555 B2 JP 2994555B2
- Authority
- JP
- Japan
- Prior art keywords
- bare chip
- circuit board
- printed circuit
- chip
- bare
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Description
り、特にプリント基板にチップ単位で直接実装されるベ
アチップの実装構造に関するものである。
クステーション、ICメモリカード等の機器の小型化,
高密度化に伴い、近年ベアチップ形態での半導体実装構
造はますますその重要性が高まっている。
アチップには大きく分けて2つのパターンがある。第1
には図7に示すようにプリント基板75に実装される第
1のベアチップ70のようにプリント基板75に形成さ
れたパッド73と第1のベアチップ70に形成されたバ
ンプ72とを接合したものである。
2のベアチップ71のようにプリント基板75のパッド
に対してワイヤ74にて接合したものである。
ベアチップ実装はいずれも一階層構造のため単位面積当
たりに付加しうる機能に限界があり、更なる小型化,高
密度化に追従できないという欠点があった。
際し、その実装密度を高めるようにすることを目的とす
るものである。
板1にバンプ4によって実装された第1のベアチップ2
aと、該第1のベアチップ2aを接着する第1の補強用
接着剤7と、該第1のベアチップ2aの背面に塗布され
たダイペースト6と、該ダイペースト6が塗布された該
第1のベアチップ2aの背面に実装される第2のベアチ
ップ2bと、該第2のベアチップ2bと該プリント基板
1を接合するワイヤ5と、該第2のベアチップ2bを接
着する第2の補強用接着剤8と、を具備することを特徴
とする半導体実装構造によって、また、前記プリント基
板1がセラミック性である場合は、単独の補強用接着剤
7aで前記第1のベアチップ2aおよび前記第2のベア
チップ2bを接着したことを特徴とする請求項1に記載
の半導体実装構造によって、また、プリント基板1にバ
ンプ4によって実装された第1のベアチップ2aと、該
第1のベアチップ2aの背面に塗布されたダイペースト
6と、該ダイペースト6が塗布された該第1のベアチッ
プ2aの背面に実装された第2のベアチップ2bと、該
第2のベアチップ2bと該プリント基板1を接合するワ
イヤ5と、該第1のベアチップ2aと該第2のベアチッ
プ2bとを包囲するパッケージ9と、該パッケージ9内
に封入された封止ガス11と、を具備することを特徴と
する半導体実装構造によって達成される。
ップを二階層構造としたため、単位面積当たりに付加す
るベアチップの実装効率が向上する。
を用いて説明する。まず第1の実施例について図1及び
図2を用いて説明する。
プリント基板1上にはベアチップ搭載位置に対応して複
数のパッド3が形成されている。このパッド3とバンプ
接合される第1のベアチップ2aにはその下面にパッド
3に対応してバンプ4が形成されている。このバンプ4
が溶融することでプリント基板1と第1のベアチップ2
aは電気的にかつ機械的に接合される。
るためパッド3との密着強度があまり強くないので、第
1のベアチップ2aの補強用としてエポキシ性の第1の
補強用接着剤7を塗布する。この第1の補強用接着剤7
を塗布する理由として空気中の水分による腐食防止の意
味もある。
二回層構造とするために、第1のベアチップ2aの背面
にダイペースト6が塗布されている。このダイペースト
6に第2のベアチップ2bが搭載される。
の電気的接合は第1のベアチップ2aの実装領域の外側
に予め形成されたパッド3’と第2のベアチップ2bと
をAu,Al等の材料からなるワイヤ5にて接合する。
に空気中の水分による腐食防止のために、同様にエポキ
シ性の第2の補強用接着剤8を塗布する。このようにし
てベアチップの二回層構造が実現できる。
明する。まず第1のベアチップ2aの図示しないアルミ
ニウムパッドにワイヤボンディング技術によりアルミニ
ウム,銅,金等のワイヤを用いてスタッドバンプ(以下
バンプ4と称する)が所定数形成される。
め第1のベアチップ2aのバンプ4を平板に押しつけて
レベリングを行い各バンプ4の高さを揃える。続いて、
予めガラス平板(先の平板と同様のものであっても良
い)上に導電性接着剤が薄くスキージングされており、
この導電性接着剤に各バンプ4を押しつけて付着させる
転写が行われる。ここまでが第1のベアチップ2aに対
する処理である。
プリント基板1を前もって予備加熱(プリキュア)する
と共に、乾燥させておく。そして、搭載される第1のベ
アチップ2aのバンプ4の数に応じてパッド3が形成さ
れたプリント基板1上に、スクリーン印刷法により補強
用として熱硬化性の絶縁性接着剤(第1の補強用接着剤
7)が塗布される。このプリント基板1の上方に図示し
ないボンディングヘッドで吸着された上記第1のベアチ
ップ2aが移送される。
ップ2aのバンプ4とをアライメントし、ボンディンク
ヘッドにより加圧,加熱して第1のベアチップ2aをプ
リント基板1にフリップチップ接合と実装を同時に行う
ものである。この場合、ボンディングヘッドには熱源が
具備されており、加熱により第1の補強用接着剤を熱硬
化させてフリップチップ接合を補強している。
載された後、その第1のベアチップ2aの背面にダイペ
ースト6を塗布し、バンプが形成されていない第2のベ
アチップ2bをアライメントする。
グを行うことで、第1のベアチップ2aの背面に第2の
ベアチップ2bがフェイスアップ状態で実装され、第2
のベアチップ2bをプリント基板1に電気的に接合する
ために、第1のベアチップ2aの実装領域の外側に形成
されたパッド3’と第2のベアチップ2bをAu,Al
等のワイヤ5を用いてワイヤボンディングする。
ヤ5上に、ポッティンク法により補強用として熱硬化性
の絶縁性接着剤(第2の補強用接着剤8)が塗布され
る。この第2の補強用接着剤8を図示しないホットエア
ーノズル等によりホットエアーを吹きつけ加熱すること
で硬化させて補強している。
を用いて説明する。第1の実施例ではプリント基板がガ
ラス・エポキシ性であったために、第1のベアチップ2
aを搭載した後直ちに第1の補強用接着剤を塗布する必
要があったが、セラミック性のプリント基板であれば、
パッドとの密着強度が高いためその必要がない。これを
実現したのが第2の実施例である。
セラミック性のプリント基板1aであれば、第1のベア
チップ2aおよび第2のベアチップ2bを単独の補強用
接着剤7aで補強することができる。尚、第1の実施例
の同様の構成であるところは省略して説明を簡略してい
る。
を用いて説明する。まず第1のベアチップ2aの図示し
ないアルミニウムパッドにワイヤボンディング技術によ
りアルミニウム,銅,金等のワイヤを用いてスタッドバ
ンプ(以下バンプ4と称する)が所定数形成される。
め第1のベアチップ2aのバンプ4を平板に押しつけて
レベリングを行い各バンプ4の高さを揃える。続いて、
予めガラス平板(先の平板と同様のものであっても良
い)上に導電性接着剤が薄くスキージングされており、
この導電性接着剤に各バンプ4を押しつけて付着させる
転写が行われる。ここまでが第1のベアチップ2aに対
する処理である。
プリント基板1を前もって予備加熱(プリキュア)する
と共に、乾燥させておく。そして、このプリント基板1
の上方に図示しないボンディングヘッドで吸着された上
記第1のベアチップ2aが移送される。
ップ2aのバンプ4とをアライメントし、ボンディンク
ヘッドにより加圧,加熱して第1のベアチップ2aをプ
リント基板1にフリップチップ接合と実装を同時に行う
ものである。
載された後、その第1のベアチップ2aの背面にダイペ
ースト6を塗布し、バンプが形成されていない第2のベ
アチップ2bをアライメントする。
グを行うことで、第1のベアチップ2aの背面に第2の
ベアチップ2bがフェイスアップ状態で実装され、第2
のベアチップ2bをプリント基板1に電気的に接合する
ために、第1のベアチップ2aの実装領域の外側に形成
されたパッド3’と第2のベアチップ2bをAu,Al
等のワイヤ5を用いてワイヤボンディングする。
アチップ2bおよびワイヤ5上に、ポッティンク法によ
り補強用として単独の熱硬化性の絶縁性接着剤(補強用
接着剤7a)が塗布される。この補強用接着剤7aを図
示しないホットエアーノズル等によりホットエアーを吹
きつけ加熱することで硬化させて補強している。
ベアチップ2bとを共通の補強用接着剤7aにより補強
することで第1のベアチップ2aに対する補強用接着剤
の塗布工程を省略することができ、製造工程が簡略化す
る。
6を用いて説明する。いままでの実施例はいずれもベア
チップを補強用接着剤によって補強しつつ空気中の水分
による腐食を防止するものであったが、パッドとプリン
ト基板との密着強度が高ければ必ずしも補強用接着剤を
用いる必要はなく、腐食防止の変形例として、第3の実
施例がある。
ップ2aにフェイスアップ状態で第2のベアチップ2b
を実装した後、その第1のベアチップ2aおよび第2の
ベアチップ2bを包囲するように枠体状のパッケージ9
を配置する。
密性をもって載置されており、第1のベアチップ2aお
よび第2のベアチップ2bを収納し、フタ10とパッケ
ージ9の側面9aおよびプリント基板1によって包囲さ
れる空間(即ち、第1のベアチップ2aおよび第2のベ
アチップ2bが収納されている空間)にチッ化ガス等の
封止ガス11が封入されて機密を保っていることで、外
気中の水分がパッケージ9内のベアチップに悪影響を及
ぼすことがない。
て説明する。まず第1のベアチップ2aの図示しないア
ルミニウムパッドにワイヤボンディング技術によりアル
ミニウム,銅,金等のワイヤを用いてスタッドバンプ
(以下バンプ4と称する)が所定数形成される。
め第1のベアチップ2aのバンプ4を平板に押しつけて
レベリングを行い各バンプ4の高さを揃える。続いて、
予めガラス平板(先の平板と同様のものであっても良
い)上に導電性接着剤が薄くスキージングされており、
この導電性接着剤に各バンプ4を押しつけて付着させる
転写が行われる。ここまでが第1のベアチップ2aに対
する処理である。
プリント基板1を前もって予備加熱(プリキュア)する
と共に、乾燥させておく。そして、このプリント基板1
の上方に図示しないボンディングヘッドで吸着された上
記第1のベアチップ2aが移送される。
ップ2aのバンプ4とをアライメントし、ボンディンク
ヘッドにより加圧,加熱して第1のベアチップ2aをプ
リント基板1にフリップチップ接合と実装を同時に行う
ものである。
載された後、その第1のベアチップ2aの背面にダイペ
ースト6を塗布し、バンプが形成されていない第2のベ
アチップ2bをアライメントする。
グを行うことで、第1のベアチップ2aの背面に第2の
ベアチップ2bがフェイスアップ状態で実装され、第2
のベアチップ2bをプリント基板1に電気的に接合する
ために、第1のベアチップ2aの実装領域の外側に形成
されたパッド3’と第2のベアチップ2bをAu,Al
等のワイヤ5を用いてワイヤボンディングする。
ップ2bが搭載された周囲にパッケージ9を固着するた
めの接着剤12を塗布する。この接着剤12上に枠状の
パッケージ9をアライメントして実装する。
で、チッ化ガス等の封止ガス11を噴入し、そのガス1
1の挿入が終了した後、パッケージ9の切欠き9bとフ
タ10の端部10aとを係合させ、望ましくはそれらの
隙間に密着性を高めるために接着剤等を塗布させて、外
気が第1のベアチップ2aおよび第2のベアチップ2b
が収納された空間に混入しないようにする。
装形態の異なる二種類のベアチップを二回層構造のフェ
イスアップで実装したことにより、単位面積当たりの実
装密度を向上させることができ、装置の小型化,高密度
化を実現することができる。
Claims (2)
- 【請求項1】 プリント基板にバンプによって実装され
た第1のベアチップと、 該第1のベアチップを接着する第1の補強用接着剤と、 該第1のベアチップの背面に塗布されたダイペースト
と、 該ダイペーストが塗布された該第1のベアチップの背面
に実装される第2のベアチップと、 該第2のベアチップと該プリント基板を接合するワイヤ
と、 該第2のベアチップを接着する第2の補強用接着剤と、 を具備することを特徴とする半導体実装構造。 - 【請求項2】 第1のベアチップをプリント基板上に接
着するために、該プリント基板上に補強用接着剤を塗布
する工程と、 前記プリント基板に第1のベアチップをバンプによって
実装する工程と、 該第1のベアチップの背面にダイペーストを塗布する工
程と、 該ダイペーストが塗布された該第1のベアチップの背面
に第2のベアチップを実装する工程と、 該第2のベアチップを該プリント基板にワイヤ接続する
工程と、 該第2のベアチップを該プリント基板に接着するため
に、補強用接着剤を塗布する工程と、 を具備することを特徴とするベアチップ実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6120985A JP2994555B2 (ja) | 1994-06-02 | 1994-06-02 | 半導体実装構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6120985A JP2994555B2 (ja) | 1994-06-02 | 1994-06-02 | 半導体実装構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07326710A JPH07326710A (ja) | 1995-12-12 |
JP2994555B2 true JP2994555B2 (ja) | 1999-12-27 |
Family
ID=14799931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6120985A Expired - Lifetime JP2994555B2 (ja) | 1994-06-02 | 1994-06-02 | 半導体実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2994555B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6707143B2 (en) | 2000-09-07 | 2004-03-16 | Matsushita Electric Industrial Co., Ltd. | Stacked semiconductor chips attached to a wiring board |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19905220B4 (de) * | 1998-02-11 | 2008-11-20 | Microelectronic Packaging Dresden Gmbh | Multichipanordnung |
KR100384333B1 (ko) * | 1999-06-07 | 2003-05-16 | 앰코 테크놀로지 코리아 주식회사 | 웨이퍼로부터 반도체패키지용 반도체칩의 가공 방법 |
JP2007150346A (ja) * | 1999-09-03 | 2007-06-14 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP2007227596A (ja) * | 2006-02-23 | 2007-09-06 | Shinko Electric Ind Co Ltd | 半導体モジュール及びその製造方法 |
-
1994
- 1994-06-02 JP JP6120985A patent/JP2994555B2/ja not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6707143B2 (en) | 2000-09-07 | 2004-03-16 | Matsushita Electric Industrial Co., Ltd. | Stacked semiconductor chips attached to a wiring board |
US6777796B2 (en) | 2000-09-07 | 2004-08-17 | Matsushita Electric Industrial Co., Ltd. | Stacked semiconductor chips on a wiring board |
US7078818B2 (en) | 2000-09-07 | 2006-07-18 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JPH07326710A (ja) | 1995-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6214642B1 (en) | Area array stud bump flip chip device and assembly process | |
JP3297254B2 (ja) | 半導体パッケージおよびその製造方法 | |
US6555917B1 (en) | Semiconductor package having stacked semiconductor chips and method of making the same | |
TW579581B (en) | Semiconductor device with chip separated from substrate and its manufacturing method | |
TW200414471A (en) | Semiconductor device and manufacturing method for the same | |
JP2002368190A (ja) | 半導体装置およびその製造方法 | |
US6294838B1 (en) | Multi-chip stacked package | |
US6589812B2 (en) | Pre-applied adhesion promoter | |
JP2002270717A (ja) | 半導体装置 | |
KR20080005735A (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
JP2994555B2 (ja) | 半導体実装構造 | |
US6682954B1 (en) | Method for employing piggyback multiple die #3 | |
JP2001326879A (ja) | ディスプレイドライバモジュールおよびその製造方法 | |
JP2000349228A (ja) | 積層型半導体パッケージ | |
JPH08153747A (ja) | 半導体チップおよびそれを用いた半導体装置 | |
JP3132458B2 (ja) | 半導体装置の実装構造及び実装方法 | |
JPH0863567A (ja) | Icカード用モジュール | |
JPH1093013A (ja) | 半導体装置 | |
JPH10335366A (ja) | 半導体装置 | |
JPH10150069A (ja) | 半導体パッケージ及びその製造方法 | |
JP2002246539A (ja) | 半導体装置の製造方法 | |
JP3510520B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP3487991B2 (ja) | 半導体装置 | |
JP2817425B2 (ja) | 半導体装置の実装方法 | |
JP2002237566A (ja) | 半導体装置の3次元実装構造体とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991012 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071022 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term |