JP2007227596A - 半導体モジュール及びその製造方法 - Google Patents

半導体モジュール及びその製造方法 Download PDF

Info

Publication number
JP2007227596A
JP2007227596A JP2006046398A JP2006046398A JP2007227596A JP 2007227596 A JP2007227596 A JP 2007227596A JP 2006046398 A JP2006046398 A JP 2006046398A JP 2006046398 A JP2006046398 A JP 2006046398A JP 2007227596 A JP2007227596 A JP 2007227596A
Authority
JP
Japan
Prior art keywords
semiconductor chip
wiring layer
passive component
semiconductor module
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006046398A
Other languages
English (en)
Inventor
Takashi Ozawa
隆史 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006046398A priority Critical patent/JP2007227596A/ja
Priority to TW096105211A priority patent/TW200739857A/zh
Priority to US11/709,137 priority patent/US20070194419A1/en
Publication of JP2007227596A publication Critical patent/JP2007227596A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】配線基板の上に半導体チップと受動部品が実装されて構成される半導体モジュールにおいて、小型化に容易に対応できる構造の半導体モジュールを提供する。
【解決手段】配線基板１０の中央主要部の配線層１４ａに受動部品２０が接続されて実装され、受動部品２０が実装された領域に受動部品２０を封止する樹脂部１８が選択的に形成され、樹脂部１８の上に、配線基板１０の周縁側の配線層１４ｂにワイヤ２４で接続された半導体チップ３０が実装されている。半導体チップ３０は封止樹脂２６で封止されるか、キャップによって気密封止される。
【選択図】図４

Description

本発明は半導体モジュール及びその製造方法に係り、さらに詳しくは、配線基板の上に半導体チップや受動部品などが実装されて構成される半導体モジュール及びその製造方法に関する。
従来、半導体チップ及び受動部品が配線基板の上に実装されて構成される半導体モジュールがある。図１に示すように、従来技術の半導体モジュールでは、配線層１１０と外部接続端子１２０を備えた配線基板１００の中央部に半導体チップ２００が接着剤２２０によって固着され、半導体チップ２００の横方向の配線基板１００の配線層１１０にキャパシタや抵抗などの受動部品３００が接続されて実装されている。半導体チップ２００はその接続パッドが上側になるようにフェイスアップで実装され、接続パッドがワイヤ２４０を介して配線基板１００の配線層１１０に電気接続されている。さらに、半導体チップ２００及び受動部品３００は封止樹脂４００によって封止されている。
特許文献１には、マザーボードとなる配線基板の表面に受動部品と能動素子が横方向に配置されて内蔵されたサブアセンブリが搭載され、サブアセンブリの外部端子がワイヤボンディングによって配線基板の導体層に接続された構造の混成集積回路装置が記載されている。
また、特許文献２には、モジュール基板の上面の窪み底に下半導体チップが実装され、窪みの周囲に設けられた導体からなる支持体の上面に上半導体チップが積層されて実装され、さらに各半導体チップの横方向のモジュール基板上に受動部品が実装された構造の半導体モジュールが記載されている。
特開平５−３４３６０８号公報 特開２００４−２１４２４９号公報
上記したように、従来技術の半導体モジュール（図１）では、配線基板１００の上に半導体チップ２００と受動部品３００が水平方向に並んだ状態で２次元的に実装される。このとき、受動部品３００を実装するためのはんだを印刷するときや半導体チップ２００をワイヤボンディングする際の信頼性を確保するために、半導体チップ２００と受動部品３００との間である程度の間隔を設ける必要がある（図１の領域Ｒ）。
このように、従来技術の半導体モジュールの配線基板１００では、半導体チップ２００を実装する領域の他に、そこからある程度の間隔を空けて受動部品３００を実装する領域を別途確保する必要がある。このため、比較的大きな面積の配線基板が必要になることから、半導体モジュールを小型化する際に容易に対応できないといった問題がある。
なお、特許文献２では、半導体チップ同士は積層されて３次元的に実装されるものの、受動部品は半導体チップの横方向に実装されているので同様に小型化することは困難である。
本発明は以上の課題を鑑みて創作されたものであり、配線基板の上に半導体チップと受動部品が実装されて構成される半導体モジュールにおいて、小型化に容易に対応できる構造の半導体モジュール及びその製造方法を提供することを目的とする。
上記課題を解決するため、本発明は半導体モジュールに係り、配線層を備えた配線基板と、前記配線基板の中央主要部の前記配線層に接続されて実装された受動部品と、前記配線基板の周縁側の前記配線層を除く領域に選択的に形成されて前記受動部品を封止する樹脂部と、前記樹脂部の上に実装され、ワイヤを介して前記配線基板の周縁側の前記配線層に接続された半導体チップとを有することを特徴とする。
本発明の半導体モジュールでは、配線基板の中央主要部の配線層に受動部品（キャパシタや抵抗など）が接続されて実装され、配線基板の周縁側の配線層を除く受動部品の実装領域に樹脂部が選択的に形成されて受動部品が樹脂封止されている。また、樹脂部の上に半導体チップ（ＬＳＩチップやＣＭＯＳイメージセンサなどの能動部品）が実装されており、半導体チップはワイヤによって配線基板の周縁側の配線層に接続されている。
本発明では、配線基板の上に受動部品と半導体チップが３次元的に積層されて実装され、半導体チップの下方領域を受動部品の実装領域として有効利用するようにしたので、従来技術よりも半導体モジュールの小型化を図ることができる。
また、上記課題を解決するため、本発明は半導体モジュールの製造方法に係り、配線基板の中央主要部の配線層に受動部品を接続して実装する工程と、前記配線基板の周縁側の前記配線層を除く領域に前記受動部品を封止する前記樹脂部を選択的に形成する工程と、前記樹脂部の上に半導体チップを固着し、前記半導体チップをワイヤで前記配線基板の周縁側に露出する前記配線層に接続して実装する工程とを有することを特徴とする。
本発明の製造方法を使用することにより、上記した構成の半導体モジュールを容易に製造することができる。本発明では、受動部品を封止する樹脂部は配線基板の周縁側の配線層が露出するように部分的に形成されるので、受動部品の上方に半導体チップを積層して実装する際に、半導体チップをワイヤによって配線基板の周縁側に露出する配線層に容易に接続することができる。このため、配線基板上に受動部品及び半導体チップが３次元的に積層されて小型化された半導体モジュールを、特別な工程を追加することなく容易に製造することができる。
以上説明したように、本発明では、受動部品と半導体チップが実装されて構成される半導体モジュールの小型化を図ることができる。
以下、本発明の実施の形態について、添付の図面を参照して説明する。
（第１の実施の形態）
図２及び図３は本発明の第１実施形態の半導体モジュールの製造方法を示す断面図、図４及び図５は同じく半導体モジュールを示す断面図である。
本実施形態の半導体モジュールの製造方法では、まず、図２（ａ）に示すような配線基板１０を用意する。図２の配線基板１０には、絶縁材料などからなる基板１２とその上面に形成された配線層１４とその下面に設けられた外部接続端子１６とが示されている。配線層１４は基板１２に設けられたスルーホール（不図示）を介して外部接続端子１６に電気的に接続されている。配線基板１０としては、フレキシブル型やリジッド型などの各種のものを使用することができ、通常は基板１２内に積層された複数の配線層が内蔵されて構成される。配線基板１０上に露出する配線層１４は、実装領域の中央主要部に設けられた受動部品用の第１配線層１４ａと実装領域の周縁側に設けられた半導体チップ用の第２配線層１４ｂとから構成される。
その後に、図２（ｂ）に示すように、配線基板１０の中央主要部の第１配線層１４ａに受動部品２０の電極をはんだなどを介して電気接続して実装する。受動部品２０としては、キャパシタ部品や抵抗部品などが使用される。図２（ｂ）には、受動部品２０の両端側に露出する各電極が水平方向に配置されるように第１配線層１４ａにそれぞれ接続されて実装された例が示されている。
次いで、図２（ｃ）に示すように、配線基板１０の受動部品２０が実装された領域に樹脂材を選択的に形成して受動部品２０を封止する樹脂部１８を形成する。このとき、配線基板１０の周縁側の第２配線層１４ｂを除く領域に樹脂部１８が形成され、第２配線層１４ｂが露出した状態となる。
樹脂部１８の形成方法としては、樹脂形成領域に対応するキャビティを備えた金型を配線基板１０の上に設置し、溶融したエポキシ樹脂などの樹脂材を金型の中に流し込んでもよいし、液状樹脂を樹脂形成領域に選択的に塗布した後に金型で成形してもよい。
続いて、図３（ａ）に示すように、半導体チップ３０の接続パッド（不図示）が上側を向くようにして（フェイスアップ）、半導体チップ３０を樹脂部１８の上に接着剤２２によって固着する。なお、樹脂部１８の面積は半導体チップ３０を安定して実装できる程度に半導体チップ３０の大きさに対応するように調整される。
半導体チップ３０は、半導体基板（シリコン）にトランジスタなどが作り込まれて得られる各種のＬＳＩチップなどの能動部品である。あるいは、後の変形例で説明するように、ＣＭＯＳイメージセンサなどの撮像素子、又はＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）素子であってもよい。
続いて、図３（ｂ）に示すように、半導体チップ３０の接続パッドをワイヤボンディング法によるワイヤ２４によって配線基板１０の周縁側に露出する第２配線層１４ｂに電気的に接続する。これにより、配線基板１０の上に受動部品２０と半導体チップ３０とが３次元的に積層されて実装される。
このように本実施形態では、受動部品２０が実装された領域の上に半導体チップ３０を３次元的に積層して実装するようにしたことから、従来技術のような２次元的に実装する場合と違って配線基板１０上に半導体チップ３０と受動部品２０の実装領域を別々に確保する必要がなくなるので、従来技術よりも配線基板１０の面積を小さくすることができる。
その後に、図４に示すように、半導体チップ３０、ワイヤ２４及びそれに接続された第２配線層１４ｂを封止する封止樹脂２６を形成する。
以上により、本実施形態の半導体モジュール１が得られる。
なお、複数の実装領域が画定された配線基板１０の各実装領域に、受動部品２０及び半導体チップ３０を積層して実装した後に、個々の半導体モジュール１が得られるように分割してもよい。
図４に示すように、本実施形態の半導体モジュール１では、配線基板１０の中央主要部の第１配線層１４ａに受動部品２０が接続されて実装され、受動部品２０が実装された領域に樹脂部１８が選択的に形成されて受動部品２０が樹脂封止されている。樹脂部１８の上には接着剤２２によって半導体チップ３０が固着されており、半導体チップ３０の接続パッドがワイヤ２４によって配線基板１０の周縁側の第２配線層１４ｂに電気接続されている。さらに、半導体チップ３０、ワイヤ２４及びそれに接続された第２配線層１４ｂが封止樹脂２６によって封止されている。
本実施形態の半導体モジュール１では、配線基板１０の上に受動部品２０と半導体チップ３０を３次元的に積層して実装することによって、半導体チップ３０の下方領域を受動部品２０の実装領域として有効利用するようにしたので、従来技術よりも半導体モジュールの小型化を図ることができる。
また、受動部品２０を封止する樹脂部１８は半導体チップ３０用の第２配線層１４ｂが露出するように部分的に形成されるので、受動部品２０の上方に半導体チップ３０を積層して実装する際に、半導体チップ３０をワイヤ２４によって配線基板１０の第２配線層１４ｂに容易に電気接続することができる。このため、配線基板１０上に受動部品２０と半導体チップ３０が３次元的に積層されて小型化された半導体モジュール１を、特別な工程を追加することなく容易に製造することができる。
図５には本実施形態の変形例の半導体モジュール１ａが示されている。変形例の半導体モジュール１ａでは、半導体チップ３０としてＣＭＯＳイメージセンサなどの撮像素子、スイッチ素子や加速度センサなどのＭＥＭＳ素子などが実装される。そして、封止樹脂２６で封止する代わりに、内部にキャビティ２７ｘを備えた透明ガラスなどからなるキャップ２７が配線基板１０の上に設けられている。これにより、半導体チップ３０（撮像素子など）はキャップ２７のキャビティ２７ｘ内に収容されて気密封止されている。
図５において、その他の要素は図４と同一であるので、同一符号を付してその説明を省略する。変形例の半導体モジュール１ａは図４の半導体モジュール１と同様な効果を奏する。
（第２の実施の形態）
図６は本発明の第２実施形態の半導体モジュールの製造方法を示す断面図、図７及び図８は同じく半導体モジュールを示す断面図である。
図６（ａ）に示すように、まず、第１実施形態と同様な配線基板１０を用意する。その後に、図６（ｂ）に示すように、バンプ４０ｘを備えた下側半導体チップ４０ａを用意し、下側半導体チップ４０ａのバンプ４０ｘを配線基板１０の第１配線層１４ａにフリップチップ接続して実装する。その後に、下側半導体チップ４０ａと配線基板１０との隙間にアンダーフィル樹脂４２を充填する。さらに、下側半導体チップ４０ａの外側近傍部の第１配線層１４ａに第１実施形態と同様な受動部品２０を接続して実装する。このように、本実施形態では、配線基板１０の中央主要部の第１配線層１４ａは下側半導体チップ４０ａと受動部品２０を接続するための配線層となる。
このとき、下側半導体チップ４０ａをフリップチップ接続するようにしたので、ワイヤで接続する場合と違って余計な間隔を空けることなく、下側半導体チップ４０ａから比較的近い位置に受動部品２０を信頼性よく実装することができる。
次いで、図６（ｃ）に示すように、下側半導体チップ４０ａ及び受動部品２０が実装された領域に第１実施形態と同様な樹脂部１８を選択的に形成することにより下側半導体チップ４０ａ及び受動部品２０を樹脂封止する。
続いて、図６（ｄ）に示すように、第１実施形態と同様に、樹脂部１８の上に接着剤２２によって上側半導体チップ４０ｂをフェイスアップで固着した後に、上側半導体チップ４０ｂの接続パッドをワイヤ２４によって配線基板１０の周縁側に露出する第２配線層１４ｂに電気接続する。
その後に、図７に示すように、上側半導体チップ４０ｂ、ワイヤ２４及びそれに接続された第２配線層１４ｂを封止する封止樹脂２６を形成する。
以上により、第２実施形態の半導体モジュール２が得られる。
図７に示すように、第２実施形態の半導体モジュール２では、下側半導体チップ４０ａ及び受動部品２０が２次元的に水平方向に並んだ状態で配線基板１０の中央主要部の第１配線層１４ａに電気接続されて実装されている。そして、下側半導体チップ４０ａ及び受動部品２０が実装された領域に樹脂部１８が選択的に形成されて、それらが樹脂部１８によって封止されている。また、上側半導体チップ４０ｂがその接続パッドが上側を向いた状態で（フェイスアップ）、樹脂部１８の上に接着剤２２によって固着されている。上側半導体チップ４０ｂの接続パッドはワイヤ２４によって配線基板１０の周縁側の第２配線層１４ｂに電気接続されている。さらに、上側半導体チップ４０ｂ、ワイヤ２４及びそれに接続された第２配線層１４ｂが封止樹脂２６によって封止されている。
第２実施形態の半導体モジュール２は第１実施形態の半導体モジュール１と同様な効果を奏する。これに加えて、上側半導体チップ４０ｂの下方領域を受動部品２０ばかりではなく下側半導体チップ４０ａの実装領域として有効利用するようにしたので、設計の自由度が広くなり、より高密度な半導体モジュールを小型化して構成することができる。
図８には第２実施形態の変形例の半導体モジュール２ａが示されている。第２実施形態の変形例の半導体モジュール２ａでは、第１実施形態の変形例と同様に、上側半導体チップ４０ｂは撮像素子又はＭＥＭＳ素子などからなる。そして、内部にキャビティ２７ｘを備えたキャップ２７が配線基板１０の上に設けられて、上側半導体チップ４０ｂ（撮像素子など）がキャップ２７のキャビティ２７ｘの中に収容されて気密封止される。
図１は従来技術の半導体モジュールを示す断面図である。 図２（ａ）〜（ｃ）は本発明の第１実施形態の半導体モジュールの製造方法を示す断面図（その１）である。 図３（ａ）及び（ｂ）は本発明の第１実施形態の半導体モジュールの製造方法を示す断面図（その２）である。 図４は本発明の第１実施形態の半導体モジュールを示す断面図である。 図５は本発明の第１実施形態の変形例の半導体モジュールを示す断面図である。 図６（ａ）〜（ｄ）は本発明の第２実施形態の半導体モジュールの製造方法を示す断面図である。 図７は本発明の第２実施形態の半導体モジュール示す断面図である。 図８は本発明の第２実施形態の変形例の半導体モジュールを示す断面図である。
符号の説明
１，１ａ，２，２ａ…半導体モジュール、１０…配線基板、１２…基板、１４…配線層、１４ａ…第１配線層、１４ｂ…第２配線層、１６…外部接続端子、１８…樹脂部、２０…受動部品、２２…接着剤、２４…ワイヤ、２６…封止樹脂、２７…キャップ、２７ｘ…キャビティ、３０，４０ａ、４０ｂ…半導体チップ、４０ｘ…バンプ。

Claims (10)

  1. 配線層を備えた配線基板と、
    前記配線基板の中央主要部の前記配線層に接続されて実装された受動部品と、
    前記配線基板の周縁側の前記配線層を除く領域に選択的に形成されて前記受動部品を封止する樹脂部と、
    前記樹脂部の上に実装され、ワイヤを介して前記配線基板の周縁側の前記配線層に接続された半導体チップとを有することを特徴とする半導体モジュール。
  2. 前記半導体チップ、前記ワイヤ及びそれに接続された前記配線層を封止する封止樹脂をさらに有することを特徴とする請求項１に記載の半導体モジュール。
  3. 前記配線基板にはキャビティを備えたキャップが設けられており、前記半導体チップは前記キャップの前記キャビティの中に収容されて気密封止されていることを特徴とする請求項１に記載の半導体モジュール。
  4. 前記受動部品を封止する樹脂部の面積は前記半導体チップの大きさに対応していることを特徴とする請求項１乃至３のいずれか一項に記載の半導体モジュール。
  5. 前記配線基板の中央主要部には、前記受動部品の横方向の前記配線層に下側半導体チップがフリップチップ接続されて実装されており、前記受動部品と前記下側半導体チップが前記樹脂部で封止されていることを特徴とする請求項１乃至３のいずれか一項に記載の半導体モジュール。
  6. 配線基板の中央主要部の配線層に受動部品を接続して実装する工程と、
    前記配線基板の周縁側の前記配線層を除く領域に前記受動部品を封止する樹脂部を選択的に形成する工程と、
    前記樹脂部の上に半導体チップを固着し、前記半導体チップをワイヤで前記配線基板の周縁側に露出する前記配線層に接続して実装する工程とを有することを特徴とする半導体モジュールの製造方法。
  7. 前記半導体チップを実装する工程の後に、前記半導体チップ、前記ワイヤ及びそれに接続された前記配線層を封止する封止樹脂を形成する工程をさらに有することを特徴とする請求項６に記載の半導体モジュールの製造方法。
  8. 前記半導体チップを実装する工程の後に、前記配線基板の上に、キャビティを備えたキャップを設けて、前記半導体チップを前記キャップの前記キャビティの中に収容して気密封止する工程をさらに有することを特徴とする請求項６に記載の半導体モジュールの製造方法。
  9. 前記配線基板の上に受動部品を実装する工程は、前記受動部品の横方向の前記配線層に下側半導体チップをフリップチップ接続することを含み、
    前記樹脂部を選択的に形成する工程において、前記受動部品及び前記下側半導体チップを前記樹脂部で封止することを特徴とする請求項６乃至８のいずれか一項に記載の半導体モジュールの製造方法。
  10. 前記樹脂部を形成する工程において、前記樹脂部の面積が前記半導体チップの大きさに対応するように形成することを特徴とする請求項６乃至８のいずれか一項に記載の半導体モジュールの製造方法。
JP2006046398A 2006-02-23 2006-02-23 半導体モジュール及びその製造方法 Pending JP2007227596A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006046398A JP2007227596A (ja) 2006-02-23 2006-02-23 半導体モジュール及びその製造方法
TW096105211A TW200739857A (en) 2006-02-23 2007-02-13 Semiconductor module and method of manufacturing the same
US11/709,137 US20070194419A1 (en) 2006-02-23 2007-02-22 Semiconductor module and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006046398A JP2007227596A (ja) 2006-02-23 2006-02-23 半導体モジュール及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007227596A true JP2007227596A (ja) 2007-09-06

Family

ID=38427345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006046398A Pending JP2007227596A (ja) 2006-02-23 2006-02-23 半導体モジュール及びその製造方法

Country Status (3)

Country Link
US (1) US20070194419A1 (ja)
JP (1) JP2007227596A (ja)
TW (1) TW200739857A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012129464A (ja) * 2010-12-17 2012-07-05 Toshiba Corp 半導体装置およびその製造方法
JP2013093456A (ja) * 2011-10-26 2013-05-16 Nippon Dempa Kogyo Co Ltd 電子モジュールとその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9955582B2 (en) * 2008-04-23 2018-04-24 Skyworks Solutions, Inc. 3-D stacking of active devices over passive devices
US8934052B2 (en) * 2010-11-02 2015-01-13 Stmicroelectronics Pte Ltd Camera module including an image sensor and a laterally adjacent surface mount device coupled at a lower surface of a dielectric material layer
US20190287881A1 (en) 2018-03-19 2019-09-19 Stmicroelectronics S.R.L. Semiconductor package with die stacked on surface mounted devices

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63128736A (ja) * 1986-11-19 1988-06-01 Olympus Optical Co Ltd 半導体素子
JPH06241889A (ja) * 1993-02-18 1994-09-02 Matsushita Electric Works Ltd 半導体装置
JPH07326710A (ja) * 1994-06-02 1995-12-12 Fujitsu Ltd 半導体実装構造
JPH09116089A (ja) * 1995-10-23 1997-05-02 Kokusai Electric Co Ltd リードレスモジュール基板
JP2004200665A (ja) * 2002-12-02 2004-07-15 Toppan Printing Co Ltd 半導体装置およびその製造方法
JP2004253821A (ja) * 2004-06-09 2004-09-09 Renesas Technology Corp 混成集積回路装置
JP2004273706A (ja) * 2003-03-07 2004-09-30 Sony Corp 電子回路装置
JP2004335970A (ja) * 2003-05-12 2004-11-25 Sony Corp 複合電子部品
JP2005353704A (ja) * 2004-06-09 2005-12-22 Matsushita Electric Ind Co Ltd 積層型半導体装置及びその製造方法
JP2006156797A (ja) * 2004-11-30 2006-06-15 Shinko Electric Ind Co Ltd 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3916073A (en) * 1974-03-11 1975-10-28 Gen Instrument Corp Process for passivating semiconductor surfaces and products thereof
TW503538B (en) * 2000-12-30 2002-09-21 Siliconware Precision Industries Co Ltd BGA semiconductor package piece with vertically integrated passive elements
JP3674780B2 (ja) * 2001-11-29 2005-07-20 ユーディナデバイス株式会社 高周波半導体装置
CN100413070C (zh) * 2004-01-30 2008-08-20 松下电器产业株式会社 部件内置模块、配备部件内置模块的电子设备以及部件内置模块的制造方法
TW200828528A (en) * 2006-12-19 2008-07-01 Advanced Semiconductor Eng Structure for packaging electronic components

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63128736A (ja) * 1986-11-19 1988-06-01 Olympus Optical Co Ltd 半導体素子
JPH06241889A (ja) * 1993-02-18 1994-09-02 Matsushita Electric Works Ltd 半導体装置
JPH07326710A (ja) * 1994-06-02 1995-12-12 Fujitsu Ltd 半導体実装構造
JPH09116089A (ja) * 1995-10-23 1997-05-02 Kokusai Electric Co Ltd リードレスモジュール基板
JP2004200665A (ja) * 2002-12-02 2004-07-15 Toppan Printing Co Ltd 半導体装置およびその製造方法
JP2004273706A (ja) * 2003-03-07 2004-09-30 Sony Corp 電子回路装置
JP2004335970A (ja) * 2003-05-12 2004-11-25 Sony Corp 複合電子部品
JP2004253821A (ja) * 2004-06-09 2004-09-09 Renesas Technology Corp 混成集積回路装置
JP2005353704A (ja) * 2004-06-09 2005-12-22 Matsushita Electric Ind Co Ltd 積層型半導体装置及びその製造方法
JP2006156797A (ja) * 2004-11-30 2006-06-15 Shinko Electric Ind Co Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012129464A (ja) * 2010-12-17 2012-07-05 Toshiba Corp 半導体装置およびその製造方法
JP2013093456A (ja) * 2011-10-26 2013-05-16 Nippon Dempa Kogyo Co Ltd 電子モジュールとその製造方法

Also Published As

Publication number Publication date
US20070194419A1 (en) 2007-08-23
TW200739857A (en) 2007-10-16

Similar Documents

Publication Publication Date Title
US10112824B2 (en) Semiconductor device
JP5026038B2 (ja) 電子部品装置
US9796580B2 (en) CMOS-MEMS-CMOS platform
TWI469233B (zh) 具有中空封裝件之封裝系統
JP2017038075A (ja) エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ
WO2011062242A1 (ja) センサデバイス及びその製造方法
CN110677793B (zh) 麦克风封装结构
US8154115B1 (en) Package structure having MEMS element and fabrication method thereof
KR20140027998A (ko) 플립-칩, 페이스-업 및 페이스-다운 센터본드 메모리 와이어본드 어셈블리
US10651150B2 (en) Multichip module including surface mounting part embedded therein
TWI431732B (zh) 半導體封裝件及其製法
JP2007227596A (ja) 半導体モジュール及びその製造方法
CN102398886B (zh) 具微机电元件的封装结构及其制法
US20160219707A1 (en) Module and method for manufacturing the module
JP5742170B2 (ja) Ｍｅｍｓデバイス、その製造方法、及びそれを有する半導体装置
JP2008113009A (ja) 外部コンタクトを有する電気的構成エレメント
WO2015009702A1 (en) Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
TWI548048B (zh) 晶片封裝體及其製造方法
KR101079429B1 (ko) 디바이스 패키지 기판 및 그 제조 방법
KR101176350B1 (ko) 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지
JP2010238994A (ja) 半導体モジュールおよびその製造方法
JP2004228142A (ja) 半導体素子およびマルチチップパッケージ
KR20080016124A (ko) 반도체 패키지 및 그 제조방법
JP2007234683A (ja) 半導体装置およびその製造方法
KR100708050B1 (ko) 반도체패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111011