JP2006156797A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006156797A
JP2006156797A JP2004346847A JP2004346847A JP2006156797A JP 2006156797 A JP2006156797 A JP 2006156797A JP 2004346847 A JP2004346847 A JP 2004346847A JP 2004346847 A JP2004346847 A JP 2004346847A JP 2006156797 A JP2006156797 A JP 2006156797A
Authority
JP
Japan
Prior art keywords
semiconductor chip
substrate
semiconductor device
semiconductor
individual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004346847A
Other languages
English (en)
Inventor
Hiroyuki Takatsu
浩幸 高津
Atsunori Kajiki
篤典 加治木
Takashi Tsubota
崇 坪田
Satoo Yamanishi
学雄 山西
Sadakazu Akaike
貞和 赤池
Akinobu Inoue
明宣 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2004346847A priority Critical patent/JP2006156797A/ja
Priority to TW094141321A priority patent/TW200623391A/zh
Priority to US11/288,007 priority patent/US20060113679A1/en
Priority to KR1020050114820A priority patent/KR20060060605A/ko
Publication of JP2006156797A publication Critical patent/JP2006156797A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

【課題】 本発明は、基板にワイヤボンディングにより接続される半導体チップと、基板に配設される複数の個別部品とを備えた半導体装置に関し、高密度に実装できると共に、小型化することのできる半導体装置を提供することを課題とする。
【解決手段】 領域Ｄ内において、複数の個別部品の中で高さが一番高い個別部品１２５により第２の半導体チップ１３０を基板１０１に対して支持し、第１の半導体チップ実装領域Ｇよりも外側で、かつ第２の接続パッド１０６よりも内側に位置する基板１０１上に個別部品１２５よりも高さの低い他の個別部品を配設する。
【選択図】 図４

Description

本発明は、半導体装置に係り、特に基板にワイヤボンディングにより接続される半導体チップと、基板に配設される複数の個別部品とを備えた半導体装置に関する。
従来の半導体装置は、基板と、複数の半導体チップと、複数の個別部品とを有しており、基板上に複数の半導体チップと複数の個別部品とが実装された構成とされている。このような半導体装置の中には、半導体チップをワイヤボンディングにより基板に接続させたものがある。また、近年の高密度実装化及び小型化の要求により、後述する図１乃至図３に示すように、複数の半導体チップを基板の厚さ方向に積層（スタック構造）させて基板に接続して、半導体装置の高密度実装化及び小型化を図ったものがある。
次に、図１乃至図３を参照して、従来の半導体装置の構成について説明する。図１乃至図３は、従来の半導体装置の断面図である。なお、図１に示したＡはワイヤ３４が配設されるワイヤ配設領域（第２の接続パッド１６が配設された領域）よりも内側の領域（以下、「領域Ａ」とする）、図２に示したＢはワイヤ５７〜５９が配設されるワイヤ配設領域（第３の接続パッド４４が配設された領域）よりも内側の領域（以下、「領域Ｂ」とする）、図３に示したＣはワイヤ８７が配設されるワイヤ配設領域（第２の接続パッド７３が配設された領域）よりも内側の領域（以下、「領域Ｃ」とする）をそれぞれ示している。また、図２及び図３において、図１に示した半導体装置１０と同一構成部分には同一符号を付す。
図１に示すように、半導体装置１０は、基板１１と、第１の半導体チップ２７と、第２の半導体チップ３２と、複数の個別部品３６とを有した構成とされている。基板１１は、大略すると基材１２と、基材１２を貫通する貫通ビア１３と、基材１２の上面側に設けられた第１及び第２の接続パッド１５，１６、個別部品用接続パッド１７、及びソルダーレジスト１８と、基材１２の下面側に設けられた配線２１、ソルダーレジスト２４、及びはんだボール２５とを有した構成とされている。個別部品３６が接続される個別部品用接続パッド１７は、領域Ａよりも外側に位置する基材１２上に設けられている。
第１の半導体チップ２７は、電極パッド２８を有しており、電極パッド２８と第１の接続パッド１５との間はフリップチップ接続されている。第２の半導体チップ３２は、第１の半導体チップ２７よりも外形が大きい半導体チップであり、電極パッド３３を有した構成とされている。電極パッド３３は、ワイヤ３４により第２の接続パッド１６と接続されている。第２の半導体チップ３２は、接着剤３１により第１の半導体チップ２７に接着されている。複数の個別部品３６は、はんだペースト３７により個別部品用接続パッド１７と接続されている。個別部品３６は、トランジスタ、ダイオード、抵抗、コンデンサ等の基本となる電気的素子であり、かつ１つの機能が１つの部品となっているものである（「ディスクリート部品」ともいう）。第１及び第２の半導体チップ２７，３２及び複数の個別部品３６は、ワイヤ３４を保護するための樹脂３９により覆われている。
図２に示すように、半導体装置４０は、第１乃至第３の接続パッド４２〜４４を備えた基板４１と、外形の大きさが異なる第１乃至第３の半導体チップ４６，４９，５４と、複数の個別部品３６とを有した構成とされている。外形の大きさが一番大きい第１の半導体チップ４６は、基材１２の上面に配設されている。第１の半導体チップ４６に設けられた電極パッド４７は、ワイヤ５７により第１の接続パッド４２と接続されている。
二番目に外形の大きい第２の半導体チップ４９は、第１の半導体チップ４６上に配設されている。第２の半導体チップ４９に設けられた電極パッド５１は、ワイヤ５８により第２の接続パッド４３と接続されている。外形が一番小さい第３の半導体チップ５４は、第２の半導体チップ４９上に配設されている。第３の半導体チップ５４に設けられた電極パッド５５は、ワイヤ５９により第３の接続パッド４４と接続されている。個別部品３６は、はんだペースト３７を介して、領域Ｂよりも外側の位置に設けられた個別部品用接続パッド１７と電気的に接続されている（例えば、特許文献１参照）。
図３に示すように、半導体装置７０は、第１及び第２の接続パッド７２，７３を備えた基板７１と、外形の大きさの異なる第１及び第２の半導体チップ７６，８５と、スペーサ８２と、複数の個別部品３６とを有した構成とされている。第２の半導体チップ８５よりも外形の小さい第１の半導体チップ７６は、基材１２の上面に配設されている。第１の半導体チップ７６に設けられた電極パッド７７は、ワイヤ７８により第１の接続パッド７２と接続されている。
スペーサ８２は、第１の半導体チップ７６上に配設されている。スペーサ８２は、第２の半導体チップ８５を支持すると共に、ワイヤ７８が第２の半導体チップ８５と接触しないように、第２の半導体チップ８５の高さ方向の配設位置を調節するためのものである。
第２の半導体チップ８５は、スペーサ８２上に配設されている。第２の半導体チップ８５に設けられた電極パッド８６は、ワイヤ８７により第２の接続パッド７３と接続されている。個別部品３６は、はんだペースト３７を介して、領域Ｃよりも外側の位置に設けられた個別部品用接続パッド１７と電気的に接続されている。
特開２００４−２１４２５８号公報
しかしながら、半導体装置には、さらなる高密度実装化や小型化の要求があり、上記スタック構造を適用した従来の半導体装置１０，４０，７０では、半導体装置のさらなる高密度実装化及び小型化を実現することは困難であるという問題があった。
そこで本発明は、上述した問題点に鑑みなされたものであり、高密度に実装できると共に、小型化することのできる半導体装置を提供することを目的とする。
上記課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
請求項１記載の発明では、半導体チップと、該半導体チップがワイヤにより電気的に接続される基板と、前記基板に配設された複数の個別部品とを有した半導体装置において、前記複数の個別部品を、前記基板の前記ワイヤが配設されるワイヤ配設領域よりも内側の基板に配設したことを特徴とする半導体装置により、解決できる。
上記発明によれば、複数の個別部品を基板のワイヤが配設されるワイヤ配設領域よりも内側に位置する基板に配設したことにより、高密度に実装することができると共に、半導体装置を小型化することができる。
請求項２記載の発明では、前記半導体チップは、少なくとも４つ以上の前記個別部品によって前記基板に支持されていることを特徴とする請求項１に記載の半導体装置により、解決できる。
上記発明によれば、少なくとも４つ以上の個別部品によって半導体チップを支持することで、基板に対して半導体チップを安定して支持することができる。
請求項３記載の発明では、前記複数の個別部品の高さが異なる場合、前記半導体チップは、高さの一番高い個別部品によって前記基板に支持されていることを特徴とする請求項１または２に記載の半導体装置により、解決できる。
上記発明によれば、高さの一番高い個別部品により半導体チップを支持することで、半導体チップと対向する基板に他の個別部品を配設することができる。
請求項４記載の発明では、前記半導体チップと前記基板との間に、他の半導体チップを配設したことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置により、解決できる。
上記発明によれば、半導体チップと基板との間に、他の半導体チップを配設することで、実装の高密度化を図ることができる。
請求項５記載の発明では、前記半導体チップは、半導体チップを収容したパッケージによって前記基板に支持されており、前記パッケージの高さは、前記複数の個別部品の高さよりも高いことを特徴とする請求項１に記載の半導体装置により、解決できる。
上記発明によれば、複数の個別部品よりも高さの高いパッケージにより半導体チップを支持することで、半導体チップと対向する基板に複数の個別部品を配設することができる。
本発明によれば、高密度に実装できると共に、小型化することのできる半導体装置を提供できる。
次に、図面に基づいて本発明の実施例を説明する。
（第１実施例）
図４及び図５を参照して、本発明の第１実施例による半導体装置１００について説明する。図４は、本発明の第１実施例による半導体装置の断面図であり、図５は、図４に示した半導体装置を平面視した際の個別部品及び半導体チップの位置関係を示した図である。なお、図４及び図５に示したＤはワイヤ配設領域（第２の接続パッド１０６が配設された領域）よりも内側の領域（以下、「領域Ｄ」とする）、Ｇは第１の半導体チップ１１８が実装される領域（以下、「第１の半導体チップ実装領域Ｇ」とする）をそれぞれ示している。また、図５に斜線で示したＦは第２の半導体チップ１３０と基板１０１との間に形成される空間（以下、「空間Ｆ」とする）を示している。
半導体装置１００は、大略すると基板１０１と、第１の半導体チップ１１８と、第２の半導体チップ１３０と、複数の個別部品１２５，１２７とを有した構成とされている。また、基板１０１上に設けられた第１及び第２の半導体チップ１１８，１３０及び複数の個別部品１２５，１２７は、後述するワイヤ１３３を保護する樹脂１３４により封止されている。
基板１０１は、インターポーザであり、大略すると基材１０２と、貫通ビア１０３と、第１及び第２の接続パッド１０５，１０６と、個別部品用接続パッド１０７と、ソルダーレジスト１０８と、配線１１１と、ソルダーレジスト１１４と、はんだボール１１６とを有した構成とされている。貫通ビア１０３は、基材１０２を貫通するよう基材１０２に設けられている。貫通ビア１０３は、第１及び第２の接続パッド１０５，１０６、及び個別部品用接続パッド１０７と、配線１１１との間を電気的に接続するためのものである。なお、基材１０２には、例えば、樹脂基材、セラミック基材、ガラス基材等を用いることができる。
第１の接続パッド１０５は、領域Ｄの中央付近に位置する基材１０２の上面１０２Ａに設けられている。第１の接続パッド１０５は、貫通ビア１０３と電気的に接続されている。第１の接続パッド１０５は、第１の半導体チップ１１８を実装するためのものである。第２の接続パッド１０６は、第１の接続パッド１０５から離間した領域Ｄ内に位置する基材１０２上に設けられている。第２の接続パッド１０６は、貫通ビア１０３と電気的に接続されている。第２の接続パッド１０６は、ワイヤ１３３を介して第２の半導体チップ１３０と電気的に接続されている。ワイヤ１３３には、例えば、Ａｕワイヤを用いることができる。
個別部品用接続パッド１０７は、第１の接続パッド１０５と第２の接続パッド１０６との間に位置する基材１０２上に設けられている。個別部品用接続パッド１０７は、個別部品１２５，１２７と電気的に接続されるものである。
ソルダーレジスト１０８は、第１及び第２の接続パッド１０５，１０６と個別部品用接続パッド１０７とが設けられていない基材１０２の上面１０２Ａに形成されている。配線１１１は、接続部１１２を有した構成とされており、貫通ビア１０３と電気的に接続されるよう基材１０２の下面１０２Ｂに設けられている。ソルダーレジスト１１４は、接続部１１２以外の配線１１１部分を覆うよう基材１０２の下面１０２Ｂ側に設けられている。はんだボール１１６は、接続部１１２に配設されている。はんだボール１１６は、他の基板、例えば、マザーボード等に接続するための外部接続端子である。
第１の半導体チップ１１８は、電極パッド１１９を有しており、電極パッド１１９と第１の接続パッド１０５との間は、フリップチップ接続されている。具体的には、電極パッド１１９に設けられたスタッドバンプ１２１が、はんだ１２２により第１の接続パッド１０５と接続され、第１の半導体チップ１１８と基板１０１との間にアンダーフィル樹脂１２３が充填されている。アンダーフィル樹脂１２３は、第１の半導体チップ１１８と基板１０１との間の熱膨張率のミスマッチを防止するためのものである。また、第１の半導体チップ１１８は、第２の半導体チップ１３０と対向する基板１０１上に配設されている。このように、第１の半導体チップ１１８を第２の半導体チップ１３０と対向する基板１０１上に配設することで、実装の高密度化を図ることができる。なお、第１の半導体チップ１１８の厚さは、例えば、１００μｍ〜３００μｍとすることができる。
第２の半導体チップ１３０は、第１の半導体チップ１１８よりも外形が大きく、基板１０１に対してワイヤボンディング接続される半導体チップである。第２の半導体チップ１３０は、電極パッド１３１を有しており、電極パッド１３１が設けられていない側の第２の半導体チップ１３０は、接着剤１２９により個別部品１２５と接着されている。また、電極パッド１３１は、ワイヤ１３３を介して第２の接続パッド１０６と電気的に接続されている。
第２の半導体チップ１３０は、略高さの等しい４個の個別部品１２５により基板１０１に対して支持されている。このように、略高さの等しい４個の個別部品１２５により第２の半導体チップ１３０の四隅を支持することで、基板１０１に対して第２の半導体チップ１３０を安定して支持することができる。これにより、ワイヤ１３３を精度良く配設することができる。なお、４個以上の個別部品１２５により第２の半導体チップ１３０を支持しても良い。なお、第２の半導体チップ１３０の厚さは、例えば、１００μｍ〜３００μｍとすることができる。
次に、複数の個別部品１２５，１２７について説明する。本実施例における個別部品１２５，１２７とは、トランジスタ、ダイオード、抵抗、コンデンサ等の基本となる電気的素子であり、かつ１つの機能が１つの部品となっているもののことである（「ディスクリート部品」ともいう）。
個別部品１２５は、電極１２６を有しており、電極１２６と個別部品用接続パッド１０７とは、はんだペースト１２８により電気的に接続されている。個別部品１２５は、個別部品１２７よりも高さの高い部品である。個別部品１２５の高さは、例えば、０．３ｍｍ〜１．０ｍｍとすることができる。４個の個別部品１２５は、第２の半導体チップ１３０の四隅を基板１０１に対して支持可能な位置に配設されている。個別部品１２５と第２の半導体チップ１３０とは、接着剤１２９で接着されており、第２の半導体チップ１３０は、第１の半導体チップ１１８よりも高い位置に配置されている。なお、個別部品１２７は、基板１０１に設けられた個別部品用接続パッド（図示していない）と電気的に接続されている。
このように、複数の個別部品１２５，１２７の中で高さの高い個別部品１２５（高さが一番高い個別部品）により第２の半導体チップ１３０を支持し、第２の半導体チップ１３０と基板１０１との間に空間Ｆを形成し、この空間Ｆに対応した基板１０１上に複数の個別部品１２７を配設することで、高密度な実装を行うことができる。また、従来、領域Ｄよりも外側に設けられていた個別部品接続用パッド１０７を領域Ｄ内に設けることで、半導体装置１００を小型化することができる。
なお、個別部品１２７は、領域Ｄ内において、ワイヤ１３３と接触しないように第２の半導体チップ１３０の外形位置よりも外側にはみ出して設けても良い。また、複数の半導体チップを基材１０２の厚さ方向に配置する場合には、外形の最も大きい半導体チップを基板１０１に対してワイヤボンディング接続することで、本実施例と同様な効果を得ることができる。さらに、個別部品の高さが３種類以上ある場合には、最も高さの高い個別部品で第２の半導体チップ１３０を支持すると良い。
図６は、第１実施例の変形例である半導体装置の断面図である。なお、図６において、図４に示した半導体装置１００と同一構成部分には同一の符号を付す。 図６に示すように、半導体装置１４０は、第２の半導体チップ１３０よりも外形の小さい第１の半導体チップ１４５を、接着剤１４７により基板１４１に接着し、第１の半導体チップ１４５に設けられた電極パッド１４６と第１の接続パッド１４８とをワイヤ１４９により接続した構成とされている。このような構成とされた半導体装置１４０においても、第１実施例の半導体装置１００と同様な効果を得ることができる。
（第２実施例）
図７及び図８を参照して、本発明の第２実施例による半導体装置１５０の構成について説明する。図７は、本発明の第２実施例による半導体装置の断面図であり、図８は、図７に示した半導体装置を平面視した際の個別部品及び半導体チップの位置関係を示した図である。なお、図７及び図８に示したＩはワイヤ配設領域（第２の接続パッド１０６が配設された領域）よりも内側の領域（以下、「領域Ｉ」とする）、Ｊはパッケージチップ１５５が実装される領域（以下、「パッケージチップ実装領域Ｊ」とする）をそれぞれ示している。また、図８に斜線で示したＫは第２の半導体チップ１３０と基板１０１との間に形成される空間（以下、「空間Ｋ」とする）を示している。また、図７において、図４に示した半導体装置１００と同一構成部分には同一の符号を付す。
半導体装置１５０は、大略すると基板１５１と、パッケージチップ１５５と、第２の半導体チップ１３０と、複数の個別部品１２５，１２７とを有した構成とされており、基板１５１上に設けられた第２の半導体チップ１３０、複数の個別部品１２５，１２７、及びパッケージチップ１５５は樹脂１３４により封止されている。
基板１５１は、領域Ｉの中央付近の基材１０２上に設けられた第１の接続パッド１６１を有しており、第１の接続パッド１６１とパッケージチップ１５５とは、電気的に接続されている。パッケージチップ１５５は、図示していない半導体チップ（請求項に記載の「他の半導体チップ」）と、パッケージ１５６とを有した構成とされている。パッケージ１５６は、パッケージ本体１５７と、リードフレーム１５８とを有した構成とされている。パッケージ本体１５７の上面は平坦な面とされており、パッケージ本体１５７の内部には、半導体チップ（図示せず）が収容されている。リードフレーム１５８は、パッケージ本体１５７に収容された半導体チップと電気的に接続されている。また、リードフレーム１５８は、はんだにより第１の接続パッド１６１と電気的に接続されている。また、パッケージ本体１５７の上面には、接着剤１６３により第２の半導体チップ１３０が接着されており、第２の半導体チップ１３０は、パッケージチップ１５５により基板１５１に対して支持されている。
パッケージチップ１５５には、パッケージチップ実装領域Ｊが第２の半導体チップ１３０の外形よりも小さく、かつ高さが個別部品１２５，１２７よりも高いものを選択すると良い。このように、パッケージチップ実装領域Ｊが第２の半導体チップ１３０の外形よりも小さくなるようなパッケージチップ１５５により、第２の半導体チップ１３０を支持し、第２の半導体チップ１３０と基板１５１との間に空間Ｋを形成し、この空間Ｋに対応した基板１５１上に複数の個別部品１２５，１２７を配設することで、高密度な実装を行うことができる。また、従来、領域Ｉよりも外側に設けられていた個別部品用接続パッド１０７を領域Ｉ内に設けることで、半導体装置１５０を小型化することができる。
なお、本実施例では、図７において、パッケージ１５６の形態の一例としてＳＯＰ（small outline package）を図示したが、パッケージには、例えば、ＣＳＰ（chip size package）やＢＧＡ（ball grid array）、ＳＯＪ（small outline j-leaded package）等を用いることができる。また、個別部品１２５，１２７は、領域Ｉ内において、ワイヤ１３３と接触しないように第２の半導体チップ１３０の外形位置よりも外側にはみ出して設けても良い。さらに、複数の半導体チップを基材１０２の厚さ方向に配置する場合には、外形の最も大きい半導体チップを基板１５１に対してワイヤボンディング接続することで、本実施例と同様な効果を得ることができる。
以上、本発明の好ましい実施例について詳述したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。なお、第１実施例及び第２実施例は、はんだボール１１６を備えていない半導体装置にも適用できる。
本発明によれば、高密度に実装できると共に、小型化することのできる半導体装置に適用できる。
従来の半導体装置の断面図（その１）である。 従来の半導体装置の断面図（その２）である。 従来の半導体装置の断面図（その３）である。 本発明の第１実施例による半導体装置の断面図である。 図４に示した半導体装置を平面視した際の個別部品及び半導体チップの位置関係を示した図である。 第１実施例の変形例である半導体装置の断面図である。 本発明の第２実施例による半導体装置の断面図である。 図７に示した半導体装置を平面視した際の個別部品及び半導体チップの位置関係を示した図である。
符号の説明
１０，４０，７０，１００，１４０，１５０ 半導体装置
１１，４１，７１，１０１，１４１，１５１ 基板
１２，１０２ 基材
１３，１０３ 貫通ビア
１５，４２，７２，１０５，１４８，１６１ 第１の接続パッド
１６，４３，７３，１０６ 第２の接続パッド
１７，１０７ 個別部品用接続パッド
１８，２４，１０８，１１４ ソルダーレジスト
２１，１１１ 配線
２５，１１６ はんだボール
２７，４６，７６，１１８，１４５ 第１の半導体チップ
２８，３３，４７，５１，５５，７７，８６，１１９，１３１，１４６ 電極パッド
３１，１４７，１６３ 接着剤
３２，４９，８５，１３０ 第２の半導体チップ
３４，５７，５８，５９，７８，８７，１３３，１４９ ワイヤ
３６，１２５，１２７ 個別部品
３７，１２８ はんだペースト
３９，１３４ 樹脂
４４ 第３の接続パッド
５４ 第３の半導体チップ
８２ スペーサ
１０２Ａ 上面
１０２Ｂ 下面
１０７ 個別部品用接続パッド
１１２ 接続部
１２１ スタッドバンプ
１２２ はんだ
１２３ アンダーフィル樹脂
１２６ 電極
１５５ パッケージチップ
１５６ パッケージ
１５７ パッケージ本体
１５８ リードフレーム
Ａ〜Ｄ，Ｉ 領域
Ｆ，Ｋ 空間
Ｇ 第１の半導体チップ実装領域
Ｊ パッケージチップ実装領域

Claims (5)

  1. 半導体チップと、
    該半導体チップがワイヤにより電気的に接続される基板と、
    前記基板に配設された複数の個別部品とを有した半導体装置において、
    前記複数の個別部品を、前記基板の前記ワイヤが配設されるワイヤ配設領域よりも内側の基板に配設したことを特徴とする半導体装置。
  2. 前記半導体チップは、少なくとも４つ以上の前記個別部品によって前記基板に支持されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記複数の個別部品の高さが異なる場合、前記半導体チップは、高さの一番高い個別部品によって前記基板に支持されていることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記半導体チップと前記基板との間に、他の半導体チップを配設したことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
  5. 前記半導体チップは、半導体チップを収容したパッケージによって前記基板に支持されており、
    前記パッケージの高さは、前記複数の個別部品の高さよりも高いことを特徴とする請求項１に記載の半導体装置。
JP2004346847A 2004-11-30 2004-11-30 半導体装置 Pending JP2006156797A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004346847A JP2006156797A (ja) 2004-11-30 2004-11-30 半導体装置
TW094141321A TW200623391A (en) 2004-11-30 2005-11-24 Semiconductor device
US11/288,007 US20060113679A1 (en) 2004-11-30 2005-11-28 Semiconductor device
KR1020050114820A KR20060060605A (ko) 2004-11-30 2005-11-29 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004346847A JP2006156797A (ja) 2004-11-30 2004-11-30 半導体装置

Publications (1)

Publication Number Publication Date
JP2006156797A true JP2006156797A (ja) 2006-06-15

Family

ID=36566619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004346847A Pending JP2006156797A (ja) 2004-11-30 2004-11-30 半導体装置

Country Status (4)

Country Link
US (1) US20060113679A1 (ja)
JP (1) JP2006156797A (ja)
KR (1) KR20060060605A (ja)
TW (1) TW200623391A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007221133A (ja) * 2006-02-14 2007-08-30 Integrant Technologies Inc 集積回路パッケージ
JP2007227596A (ja) * 2006-02-23 2007-09-06 Shinko Electric Ind Co Ltd 半導体モジュール及びその製造方法
JP2008124080A (ja) * 2006-11-08 2008-05-29 Matsushita Electric Ind Co Ltd 基板、これを用いた半導体装置、半導体装置の検査方法および半導体装置の製造方法
JP2008226943A (ja) * 2007-03-09 2008-09-25 Sanyo Electric Co Ltd 半導体装置
KR101909200B1 (ko) * 2011-09-06 2018-10-17 삼성전자 주식회사 수동소자가 형성된 지지 부재를 포함하는 반도체 패키지

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100631991B1 (ko) * 2005-07-14 2006-10-09 삼성전기주식회사 Ｉｃ 칩 적층 구조를 갖는 전자 기기용 모듈
US7342308B2 (en) * 2005-12-20 2008-03-11 Atmel Corporation Component stacking for integrated circuit electronic package
US7821122B2 (en) * 2005-12-22 2010-10-26 Atmel Corporation Method and system for increasing circuitry interconnection and component capacity in a multi-component package
US20080012099A1 (en) * 2006-07-11 2008-01-17 Shing Yeh Electronic assembly and manufacturing method having a reduced need for wire bonds
KR100887558B1 (ko) * 2007-08-27 2009-03-09 앰코 테크놀로지 코리아 주식회사 반도체 패키지
KR101656269B1 (ko) * 2014-12-30 2016-09-12 주식회사 네패스 반도체 패키지 및 그 제조방법
KR102592640B1 (ko) 2016-11-04 2023-10-23 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
JP2021044362A (ja) * 2019-09-10 2021-03-18 キオクシア株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037239A (ja) * 2001-07-24 2003-02-07 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2004200665A (ja) * 2002-12-02 2004-07-15 Toppan Printing Co Ltd 半導体装置およびその製造方法
JP2004214258A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 半導体モジュール
JP2004247637A (ja) * 2003-02-17 2004-09-02 Nec Saitama Ltd 電子部品の三次元実装構造および方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6906415B2 (en) * 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods
TW567601B (en) * 2002-10-18 2003-12-21 Siliconware Precision Industries Co Ltd Module device of stacked semiconductor package and method for fabricating the same
JP2004327951A (ja) * 2003-03-06 2004-11-18 Shinko Electric Ind Co Ltd 半導体装置
US7095105B2 (en) * 2004-03-23 2006-08-22 Texas Instruments Incorporated Vertically stacked semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037239A (ja) * 2001-07-24 2003-02-07 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2004200665A (ja) * 2002-12-02 2004-07-15 Toppan Printing Co Ltd 半導体装置およびその製造方法
JP2004214258A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 半導体モジュール
JP2004247637A (ja) * 2003-02-17 2004-09-02 Nec Saitama Ltd 電子部品の三次元実装構造および方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007221133A (ja) * 2006-02-14 2007-08-30 Integrant Technologies Inc 集積回路パッケージ
JP2007227596A (ja) * 2006-02-23 2007-09-06 Shinko Electric Ind Co Ltd 半導体モジュール及びその製造方法
JP2008124080A (ja) * 2006-11-08 2008-05-29 Matsushita Electric Ind Co Ltd 基板、これを用いた半導体装置、半導体装置の検査方法および半導体装置の製造方法
JP2008226943A (ja) * 2007-03-09 2008-09-25 Sanyo Electric Co Ltd 半導体装置
KR101909200B1 (ko) * 2011-09-06 2018-10-17 삼성전자 주식회사 수동소자가 형성된 지지 부재를 포함하는 반도체 패키지

Also Published As

Publication number Publication date
US20060113679A1 (en) 2006-06-01
TW200623391A (en) 2006-07-01
KR20060060605A (ko) 2006-06-05

Similar Documents

Publication Publication Date Title
US20060113679A1 (en) Semiconductor device
US7838334B2 (en) Package-on-package device, semiconductor package and method for manufacturing the same
US6861761B2 (en) Multi-chip stack flip-chip package
US6768190B2 (en) Stack type flip-chip package
US20060043556A1 (en) Stacked packaging methods and structures
JP6728363B2 (ja) 改良された補剛材を有する積層シリコンパッケージアセンブリ
JP2005175423A (ja) 半導体パッケージ
US20080042253A1 (en) Stack type ball grid array package and method for manufacturing the same
US20020096785A1 (en) Semiconductor device having stacked multi chip module structure
JP2007123595A (ja) 半導体装置及びその実装構造
JP2007005800A (ja) スタックドチップスケール半導体パッケージを有するモジュール
US8525329B2 (en) Component stacking for integrated circuit electronic package
US7859118B2 (en) Multi-substrate region-based package and method for fabricating the same
US10971425B2 (en) Semiconductor device
US6580618B2 (en) Low-profile multi-chip module
JP4444088B2 (ja) 半導体装置
JP4190527B2 (ja) 半導体装置
JP4343727B2 (ja) 半導体装置
JP4704404B2 (ja) 半導体装置とその製造方法
KR100592784B1 (ko) 멀티 칩 패키지
JP2006086150A (ja) 半導体装置
JP2014027145A (ja) 半導体装置
JP2000164796A (ja) マルチチップモジュール
JP2008153699A (ja) 半導体装置及びその製造方法
JP2006049720A (ja) 電子回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101019