JP4704404B2 - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP4704404B2 JP4704404B2 JP2007241376A JP2007241376A JP4704404B2 JP 4704404 B2 JP4704404 B2 JP 4704404B2 JP 2007241376 A JP2007241376 A JP 2007241376A JP 2007241376 A JP2007241376 A JP 2007241376A JP 4704404 B2 JP4704404 B2 JP 4704404B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- mounting terminal
- semiconductor chip
- semiconductor device
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Description
本発明の他の観点によれば、基板の第1の主面に半導体チップを搭載する工程と、前記第1の主面に、略球形状のはんだボールからなる第2の実装端子を配置する工程と、前記第1の主面に、前記半導体チップの全体を覆い、かつ、前記第2の実装端子を覆う樹脂を設ける工程と、前記半導体チップの全体が前記樹脂に覆われた状態を維持して、前記樹脂の表面に前記第2の実装端子の上部が露出し、前記上部に平坦面が形成されるまで、前記樹脂と前記第2の実装端子とを研磨する工程と、前記第1の主面とは反対側に位置する前記基板の第2の主面に、第1の実装端子を配置する工程と、を有し、前記研磨の工程により前記第2の実装端子の上部に形成された前記平坦面は、前記樹脂の表面と略面一であり、かつ、外部接続のための接続面であることを特徴とする半導体装置の製造方法が提供できる。
本発明の他の観点によれば、基板の第1の主面に半導体チップを搭載する工程と、前記第1の主面に、略球形状のはんだボールからなる実装端子を配置する工程と、前記第1の主面に、前記半導体チップの全体を覆い、かつ、前記実装端子を覆う樹脂を設ける工程と、前記半導体チップの全体が前記樹脂に覆われた状態を維持して、前記樹脂の表面に前記実装端子の上部が露出し、前記上部に平坦面が形成されるまで、前記樹脂と前記実装端子とを研磨する工程と、前記第1の主面とは反対側に位置する前記基板の第2の主面に、電子部品を搭載する工程と、を有し、前記研磨の工程により前記実装端子の上部に形成された前記平坦面は、前記樹脂の表面と略面一であり、かつ、外部接続のための接続面であることを特徴とする半導体装置の製造方法が提供できる。
(実施例)
図3及び図4を参照して、本発明の本実施例による半導体装置80について説明する。図3は、本発明の本実施例による半導体装置の平面図であり、図4は、図3に示した半導体装置のB−B線方向の断面図である。なお、図3に示したR1は、モールド樹脂109に露出されたテスト用端子103の平坦な面103Aの直径(以下、「直径R1」とする)を示している。また、図4に示したCは半導体チップ105が配設される上部樹脂層96上の領域(以下、「チップ配設領域C」とする)、H1は電極パッド106を基準とした際のワイヤ107の高さ(以下、「高さH1」とする)、T1は電極パッド106を含んだ半導体チップ105の厚さ(以下、「厚さT1」とする)、T2は上部樹脂層96の上面を基準とした際のモールド樹脂109の厚さ(以下、「厚さT2」とする)、R2はテスト用端子103の略球形状とされた部分の直径(以下、「直径R2」とする)、R3は略球形状とされた実装用端子92の直径(以下、「直径R3」とする)をそれぞれ示している。
11,51,71,81,115,131 基板
12,82 基材
12A,82A,96A 上面
12B,82B,87A 下面
13,83 貫通ビア
14,95 上部配線
15,96 上部樹脂層
16,33,88,97 ビア
17 配線
19,53 接続部
21,38,91,102 ソルダーレジスト
25,55,105,123 半導体チップ
26,56,106 電極パッド
28,107 ワイヤ
29 モールド樹脂
31,85 下部配線
32,87 下部樹脂層
32A,87A,103A,109A,125A,134A 面
35,37,54,61,89,101,117,121,132,151 接続パッド
41,62,72,92,118,125,134 実装用端子
42,103 テスト用端子
57 スタッドバンプ
58 はんだ
59 アンダーフィル樹脂
99 ワイヤ接続部
109 モールド樹脂
136 第1の接続部
137 第2の接続部
138 ソルダーレジスト
141 個別部品
142 電極
143 はんだペースト
145 パッケージ
146 パッケージ本体
147 リードフレーム
A,C チップ配設領域
H1 高さ
R1〜R8 直径
T1〜T4 厚さ
Claims (12)
- 基板と、
前記基板の第1の主面に設けられた半導体チップと、
前記基板に設けられた第1の実装端子及び略球形状でかつ上部に平坦面を有するはんだボールで形成された第2の実装端子と、を備えた半導体装置であって、
前記第1の主面とは反対側に位置する前記基板の第2の主面に前記第1の実装端子が配置されると共に、前記基板の第1の主面に前記第2の実装端子が配置され、
前記第1の主面に、前記半導体チップの全体を覆い、かつ、前記第2の実装端子の前記平坦面以外の部分を覆う樹脂が設けられ、
前記樹脂の表面と前記第2の実装端子の前記平坦面は研磨面であり、前記平坦面は、前記樹脂から露出され、前記樹脂の表面と略面一の関係にあり、かつ、外部接続のための接続面であることを特徴とする半導体装置。 - 前記半導体チップは、前記基板にフリップチップ接続されており、
前記第2の実装端子の平坦面は、前記半導体チップよりも突出することを特徴とする請求項1記載の半導体装置。 - 前記半導体チップは、前記基板にワイヤにより接続されており、
前記第2の実装端子の平坦面は、前記ワイヤよりも突出することを特徴とする請求項1記載の半導体装置。 - 基板と、
前記基板の第1の主面に設けられた半導体チップと、
前記基板の第1の主面に設けられた略球形状でかつ上部に平坦面を有するはんだボールで形成された実装端子と、を備えた半導体装置であって、
前記第1の主面とは反対側に位置する前記基板の第2の主面に電子部品が搭載され、
前記第1の主面に、前記半導体チップの全体を覆い、かつ、前記実装端子の前記平坦面以外の部分を覆う樹脂が設けられ、
前記樹脂の表面と前記実装端子の前記平坦面は研磨面であり、前記平坦面は、前記樹脂から露出され、前記樹脂の表面と略面一の関係にあり、かつ、外部接続のための接続面であることを特徴とする半導体装置。 - 前記半導体チップは、前記基板にフリップチップ接続されており、
前記実装端子の平坦面は、前記半導体チップよりも突出することを特徴とする請求項4記載の半導体装置。 - 前記半導体チップは、前記基板にワイヤにより接続されており、
前記実装端子の平坦面は、前記ワイヤよりも突出することを特徴とする請求項4記載の半導体装置。 - 基板の第1の主面に半導体チップを搭載する工程と、
前記第1の主面に、略球形状のはんだボールからなる第2の実装端子を配置する工程と、
前記第1の主面に、前記半導体チップの全体を覆い、かつ、前記第2の実装端子を覆う樹脂を設ける工程と、
前記半導体チップの全体が前記樹脂に覆われた状態を維持して、前記樹脂の表面に前記第2の実装端子の上部が露出し、前記上部に平坦面が形成されるまで、前記樹脂と前記第2の実装端子とを研磨する工程と、
前記第1の主面とは反対側に位置する前記基板の第2の主面に、第1の実装端子を配置する工程と、を有し、
前記研磨の工程により前記第2の実装端子の上部に形成された前記平坦面は、前記樹脂の表面と略面一であり、かつ、外部接続のための接続面であることを特徴とする半導体装置の製造方法。 - 前記半導体チップは、前記基板にフリップチップ接続されており、
前記第2の実装端子の前記平坦面は、前記半導体チップよりも突出することを特徴とする請求項7記載の半導体装置の製造方法。 - 前記半導体チップは、前記基板にワイヤにより接続されており、
前記第2の実装端子の前記平坦面は、前記ワイヤよりも突出することを特徴とする請求項7記載の半導体装置の製造方法。 - 基板の第1の主面に半導体チップを搭載する工程と、
前記第1の主面に、略球形状のはんだボールからなる実装端子を配置する工程と、
前記第1の主面に、前記半導体チップの全体を覆い、かつ、前記実装端子を覆う樹脂を設ける工程と、
前記半導体チップの全体が前記樹脂に覆われた状態を維持して、前記樹脂の表面に前記実装端子の上部が露出し、前記上部に平坦面が形成されるまで、前記樹脂と前記実装端子とを研磨する工程と、
前記第1の主面とは反対側に位置する前記基板の第2の主面に、電子部品を搭載する工程と、を有し、
前記研磨の工程により前記実装端子の上部に形成された前記平坦面は、前記樹脂の表面と略面一であり、かつ、外部接続のための接続面であることを特徴とする半導体装置の製造方法。 - 前記半導体チップは、前記基板にフリップチップ接続されており、
前記実装端子の平坦面は、前記半導体チップよりも突出することを特徴とする請求項10記載の半導体装置の製造方法。 - 前記半導体チップは、前記基板にワイヤにより接続されており、
前記実装端子の平坦面は、前記ワイヤよりも突出することを特徴とする請求項10記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007241376A JP4704404B2 (ja) | 2007-09-18 | 2007-09-18 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007241376A JP4704404B2 (ja) | 2007-09-18 | 2007-09-18 | 半導体装置とその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004358543A Division JP4444088B2 (ja) | 2004-12-10 | 2004-12-10 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007335907A JP2007335907A (ja) | 2007-12-27 |
JP4704404B2 true JP4704404B2 (ja) | 2011-06-15 |
Family
ID=38935009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007241376A Active JP4704404B2 (ja) | 2007-09-18 | 2007-09-18 | 半導体装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4704404B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5543072B2 (ja) * | 2008-01-23 | 2014-07-09 | ピーエスフォー ルクスコ エスエイアールエル | 積層型半導体装置 |
JP5259383B2 (ja) * | 2008-12-26 | 2013-08-07 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体システム |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003174122A (ja) * | 2001-12-04 | 2003-06-20 | Toshiba Corp | 半導体装置 |
-
2007
- 2007-09-18 JP JP2007241376A patent/JP4704404B2/ja active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003174122A (ja) * | 2001-12-04 | 2003-06-20 | Toshiba Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2007335907A (ja) | 2007-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8344492B2 (en) | Semiconductor device and method of manufacturing the same, and electronic apparatus | |
JP5661225B2 (ja) | 半導体デバイスのパッケージング方法 | |
TWI395302B (zh) | 半導體元件及半導體元件之製造方法 | |
JP3874062B2 (ja) | 半導体装置 | |
US7777351B1 (en) | Thin stacked interposer package | |
US8253232B2 (en) | Package on package having a conductive post with height lower than an upper surface of an encapsulation layer to prevent circuit pattern lift defect and method of fabricating the same | |
US8294253B2 (en) | Semiconductor device, electronic device and method of manufacturing semiconductor device, having electronic component, sealing resin and multilayer wiring structure | |
US9209146B2 (en) | Electronic device packages having bumps and methods of manufacturing the same | |
JP2006294692A (ja) | 半導体装置およびその製造方法 | |
WO2011086613A1 (ja) | 半導体装置及びその製造方法 | |
US8274144B2 (en) | Helical springs electrical connecting a plurality of packages | |
US9324681B2 (en) | Pin attachment | |
JP4965989B2 (ja) | 電子部品内蔵基板および電子部品内蔵基板の製造方法 | |
JP2015523740A (ja) | 再構成されたウェハレベル超小型電子パッケージ | |
KR20140007659A (ko) | 멀티-칩 패키지 및 그의 제조 방법 | |
WO2006100738A1 (ja) | 半導体装置及びその製造方法 | |
JP2006156797A (ja) | 半導体装置 | |
JP4704404B2 (ja) | 半導体装置とその製造方法 | |
TWI395280B (zh) | 用於晶圓級半導體測試之測試座及測試板 | |
TWI555101B (zh) | 封裝結構及其製法 | |
JP5068133B2 (ja) | 半導体チップ積層構造体及び半導体装置 | |
JP3842272B2 (ja) | インターポーザー、半導体チップマウントサブ基板および半導体パッケージ | |
JP5267540B2 (ja) | 半導体装置 | |
KR101071928B1 (ko) | 패키지 온 패키지 제조방법 | |
JP4452767B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100720 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110301 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4704404 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |