JP4444088B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4444088B2
JP4444088B2 JP2004358543A JP2004358543A JP4444088B2 JP 4444088 B2 JP4444088 B2 JP 4444088B2 JP 2004358543 A JP2004358543 A JP 2004358543A JP 2004358543 A JP2004358543 A JP 2004358543A JP 4444088 B2 JP4444088 B2 JP 4444088B2
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
terminal
semiconductor chip
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004358543A
Other languages
English (en)
Other versions
JP2006165466A (ja
Inventor
貞和 赤池
明宣 井上
篤典 加治木
浩幸 高津
崇 坪田
学雄 山西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2004358543A priority Critical patent/JP4444088B2/ja
Priority to TW094141878A priority patent/TWI395302B/zh
Priority to US11/291,599 priority patent/US20060125077A1/en
Priority to KR1020050120531A priority patent/KR20060065561A/ko
Priority to CNA2005100228837A priority patent/CN1812082A/zh
Publication of JP2006165466A publication Critical patent/JP2006165466A/ja
Application granted granted Critical
Publication of JP4444088B2 publication Critical patent/JP4444088B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、半導体装置に係り、特に半導体チップが実装される基板にテスト用端子が配設された半導体装置に関する。
従来、シングルチップパッケージと呼ばれる半導体装置には、マザーボード等の他の基板と接続するための実装用端子の他に半導体装置の電気的信号のテストのためのテスト用端子を備えたものがある。図１は、テスト用端子を備えた従来の半導体装置の断面図である。なお、図１に示したＡは、半導体チップ２５が配設される上部樹脂層１５上の領域（以下、「チップ配設領域Ａ」とする）を示している。
図１に示すように、半導体装置１０は、大略すると基板１１と、半導体チップ２５と、実装用端子４１と、テスト用端子４２とを有しており、半導体チップ２５がワイヤ２８と共にモールド樹脂２９により封止された構成とされている。
基板１１は、大略すると基材１２と、基材１２を貫通する貫通ビア１３と、上部配線１４と、上部樹脂層１５と、ビア１６，３３と、配線１７と、ソルダーレジスト２１，３８と、下部配線３１と、下部樹脂層３２と、接続パッド３５，３７とを有した構成とされている。
上部配線１４は、基材１２の上面１２Ａに設けられており、貫通ビア１３と電気的に接続されている。上部樹脂層１５は、上部配線１４と基材１２の上面とを覆うように設けられている。ビア１６は、上部樹脂層１５に設けられており、一方の端部が上部配線１４と接続され、他方の端部が配線１７と接続されている。 配線１７は、ワイヤ２８が接続される接続部１９を有しており、上部樹脂層１５上に設けられている。ソルダーレジスト２１は、チップ配設領域Ａと接続部１９とを露出すると共に、接続部１９を除いた配線１７を覆うよう上部樹脂層１５上に設けられている。
下部配線３１は、基材１２の下面１２Ｂに設けられており、貫通ビア１３と電気的に接続されている。下部樹脂層３２は、下部配線３１と基材１２の下面１２Ｂとを覆うように設けられている。ビア３３は、下部樹脂層３２に設けられており、一方の端部が接続パッド３５又は接続パッド３７のいずれかと接続されており、他方の端部が下部配線３１と接続されている。接続パッド３５，３７は、ビア３３と接続されるよう下部樹脂層３２の面３２Ａに設けられている。接続パッド３７は、実装用端子４１を配設するためのものであり、接続パッド３５は、テスト用端子４２を配設するためのものである。
半導体チップ２５は、電極パッド２６を有した構成とされており、電極パッド２６は、ワイヤ２８を介して接続部１９と電気的に接続されている。半導体チップ２５は、上部樹脂層１５上のチップ配設領域Ａに配置されている。
実装用端子４１は、半導体装置１０をマザーボード等の他の基板に接続するための外部接続端子である。実装用端子４１は、基材１２の下面１２Ｂ側に形成された接続パッド３７に配設されている。
テスト用端子４２は、半導体装置１０の電気信号のテストを行うための外部接続端子である。テスト用端子４２は、基材１２の下面１２Ｂ側に形成された接続パッド３５に配設されている。
また、近年、半導体装置には、小型化や実装の高密度化等の要求があり、複数の半導体装置を積み重ねて（スタックさせて）、マザーボード等の他の基板に実装する技術がある（例えば、特許文献１参照。）。図２は、積み重ねられた２つの半導体装置の断面図である。なお、図２に示した半導体装置５０，７０において、図１に示した半導体装置１０と同一構成部分には同一符号を付す。
半導体装置５０は、その上部に半導体装置７０が実装されると共に、マザーボード等の他の基板と接続される半導体装置である。半導体装置５０は、大略すると基板５１と、半導体チップ５５と、実装用端子６２とを有した構成とされている。
基板５１は、大略すると基材１２と、貫通ビア１３と、上部配線１４と、上部樹脂層１５と、ビア１６，３３と、ソルダーレジスト２１，３８と、下部配線３１と、下部樹脂層３２、接続部５３と、接続パッド５４，６１とを有した構成とされている。接続部５３及び接続パッド５４は、上部樹脂層１５上に設けられており、それぞれビア１６と電気的に接続されている。接続部５３は、半導体チップ５５の電極パッド５６と電気的に接続されるものである。接続パッド５４は、半導体装置７０に設けられた実装用端子７２と接続されるものである。接続パッド６１は、ビア３３と電気的に接続されており、下部樹脂層３２の面３２Ａに設けられている。
半導体チップ５５は、電極パッド５６を有しており、電極パッド５６には、スタッドバンプ５７が配設されている。スタッドバンプ５７は、はんだ５８により接続部５３と電気的に接続されている。また、半導体チップ５５と基板５１との間には、アンダーフィル樹脂５９が充填されている。実装用端子６２は、マザーボード等の他の基板と接続されるものであり、接続パッド６１に配設されている。
半導体装置７０は、半導体装置５０の接続パッド５４に実装される半導体装置である。半導体装置７０は、大略すると基板７１と、半導体チップ２５と、実装用端子７２とを有しており、半導体チップ２５がワイヤ２８と共にモールド樹脂２９により封止された構成とされている。
基板７１は、大略すると基材１２と、貫通ビア１３と、上部配線１４と、上部樹脂層１５と、ビア１６，３３と、配線１７と、ソルダーレジスト２１，３８と、下部配線３１と、下部樹脂層３２と、接続パッド３７とを有した構成とされている。実装用端子７２は、半導体装置５０の接続パッド５４と電気的に接続されるものである。実装用端子７２が接続パッド５４に接続されることで、半導体装置５０と半導体装置７０との間は電気的に接続される。
このように、２つの半導体装置５０，７０を積み重ねた（スタックした）状態でマザーボード等の他の基板に実装することで、半導体装置５０，７０を実装する際に必要な他の基板上における実装領域を小さくして、高密度な実装を行うことができる。
特開２００１−３３９０１１号公報
しかしながら、半導体装置１０では、基板１１の一方の側（基材１２の下面１２Ｂ側）に、実装用端子４１とテスト用端子４２との２つの端子を設けているため、基板１１の外形が大きくなってしまい、半導体装置１０を小型化することができないという問題があった。
また、２つの半導体装置５０，７０を積み重ねたスタック構造の場合には、実装の高密度化は可能であるが、半導体装置１０のようにテスト用端子を設けたとしても、テスト用端子と半導体装置５０とが対向してしまうため、半導体装置７０と半導体装置５０との間の電気的信号のテストを行うことができないという問題があった。
そこで本発明は、上述した問題点に鑑みなされたものであり、小型化を図ると共に、スタック構造とされた半導体装置間の電気的信号のテストを行うことのできる半導体装置を提供することを目的とする。
上記課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
本発明の一観点によれば、半導体チップと、該半導体チップが実装される基板と、前記基板に設けられ前記半導体チップと電気的に接続されたテスト用端子と、前記半導体チップ及び前記テスト用端子と電気的に接続された実装用端子と、を備えた半導体装置であって、
前記基板は、該基板の一方の面に配置され、前記半導体チップが配設されるチップ配設領域と、前記基板の一方の面に設けられ、前記テスト用端子が配設される第１の接続パッドと、前記一方の面の反対側に位置する前記基板の他方の面に配置され、前記実装用端子が設けられた第２の接続パッドと、を有し、
前記基板の一方の面に、前記半導体チップを封止する樹脂を設け、
前記テスト用端子は、前記テスト用端子の上部に平坦な面を有した略球形状とされており、
前記テスト用端子の前記平坦な面は、前記基板と接触する側とは反対側に位置する前記樹脂の面から露出されると共に、前記樹脂の面と略面一であることを特徴とする半導体装置が提供される。
上記発明によれば、テスト用端子を、実装用端子が設けられた側とは反対側の基板に設けることで、従来よりも基板の外形を小さくして、半導体装置を小型化することができる。また、他の半導体装置上に積み重ねて搭載した場合でも、半導体装置間の電気的信号のテストを行うことができる。
また、前記テスト用端子を、前記半導体チップよりも突出させてもよい。
このように、テスト用端子を半導体チップよりも突出させることで、検査装置のプローブをテスト用端子に接続させる際、半導体チップが邪魔になることがなくなるので、プローブとテスト用端子とを容易に接続することができる。
また、前記半導体チップは、前記樹脂に覆われたワイヤにより前記基板と接続されており、前記テスト用端子を、前記ワイヤよりも突出させてもよい。
このように、テスト用端子をワイヤよりも突出させたことにより、検査装置のプローブをテスト用端子に接続させる際、ワイヤが邪魔になることがなくなるので、プローブとテスト用端子とを容易に接続することができる。
また、前記テスト用端子の母材としてはんだボールを用いてもよい。
本発明によれば、半導体装置の小型化を図ると共に、スタック構造とされた半導体装置間の電気的信号のテストを行うことができる。
次に、図面に基づいて本発明の実施例を説明する。
（実施例）
図３及び図４を参照して、本発明の本実施例による半導体装置８０について説明する。図３は、本発明の本実施例による半導体装置の平面図であり、図４は、図３に示した半導体装置のＢ−Ｂ線方向の断面図である。なお、図３に示したＲ１は、モールド樹脂１０９に露出されたテスト用端子１０３の平坦な面１０３Ａの直径（以下、「直径Ｒ１」とする）を示している。また、図４に示したＣは半導体チップ１０５が配設される上部樹脂層９６上の領域（以下、「チップ配設領域Ｃ」とする）、Ｈ１は電極パッド１０６を基準とした際のワイヤ１０７の高さ（以下、「高さＨ１」とする）、Ｔ１は電極パッド１０６を含んだ半導体チップ１０５の厚さ（以下、「厚さＴ１」とする）、Ｔ２は上部樹脂層９６の上面を基準とした際のモールド樹脂１０９の厚さ（以下、「厚さＴ２」とする）、Ｒ２はテスト用端子１０３の略球形状とされた部分の直径（以下、「直径Ｒ２」とする）、Ｒ３は略球形状とされた実装用端子９２の直径（以下、「直径Ｒ３」とする）をそれぞれ示している。
半導体装置８０は、大略すると基板８１と、半導体チップ１０５と、実装用端子９２と、テスト用端子１０３とを有した構成とされている。基板８１は、大略すると基材８２と、貫通ビア８３と、下部配線８５と、下部樹脂層８７と、ビア８８，９７と、接続パッド８９，１０１と、ソルダーレジスト９１，１０２と、上部配線９５と、上部樹脂層９６と、ワイヤ接続部９９とを有した構成とされている。
基材８２は、板状の部材である。基材８２には、例えば、樹脂基材やセラミック基材を用いることができる。貫通ビア８３は、基材８２を貫通するように設けられている。貫通ビア８３は、上部配線９５と下部配線８５との間を電気的に接続するためのものである。下部配線８５は、基材８２の下面８２Ｂに設けられており、貫通ビア８３と電気的に接続されている。下部樹脂層８７は、下部配線８５と基材８２の下面８２Ｂとを覆うように設けられている。ビア８８は、下部樹脂層８７に設けられており、一方の端部が下部配線８５と接続され、他方の端部が接続パッド８９と接続されている。
接続パッド８９は、下部樹脂層８７の面８７Ａに設けられており、ビア８８と電気的に接続されている。接続パッド８９は、実装用端子９２が配設されるものである。ソルダーレジスト９１は、接続パッド８９を露出した状態で下部樹脂層８７の面８７Ａを覆うように設けられている。
上部配線９５は、基材８２の上面８２Ａに設けられており、貫通ビア８３と電気的に接続されている。上部樹脂層９６は、上部配線９５と基材８２の上面８２Ａとを覆うように設けられている。上部樹脂層９６には、半導体チップ１０５が配設されるチップ配設領域Ｃが形成されている。ビア９７は、上部樹脂層９６に設けられており、一方の端部が上部配線９５と接続され、他方の端部がワイヤ接続部９９又は接続パッド１０１のいずれか一方と接続されている。
ワイヤ接続部９９は、上部樹脂層９６上に設けられており、ビア９７と電気的に接続されている。ワイヤ接続部９９は、半導体チップ１０５と接続されたワイヤ１０７を配設するためのものである。接続パッド１０１は、上部樹脂層９６上に設けられており、ビア９７と電気的に接続されている。接続パッド１０１には、テスト用端子１０３が配設される。ソルダーレジスト１０２は、接続パッド１０１を露出した状態で上部樹脂層９６の上面を覆うように設けられている。
半導体チップ１０５は、上部樹脂層９６上のチップ配設領域Ｃに接着剤により配設されている。半導体チップ１０５は、電極パッド１０６を有しており、電極パッド１０６は、ワイヤ１０７を介してワイヤ接続部９９と電気的に接続されている。半導体チップ１０５の厚さＴ１は、例えば、０．１５ｍｍとすることができる。また、ワイヤの高さＨ１は、例えば、０．１ｍｍとすることができる。
実装用端子９２は、例えば、他の半導体装置（後述する図５に示した半導体装置５０）と電気的に接続するための外部接続端子である。実装用端子９２は、基材８２の下面８２Ｂ側に設けられており、接続パッド８９と電気的に接続されている。実装用端子９２には、例えば、はんだボールや金属ポスト等を用いることができる。実装用端子９２として、はんだボールを用いた場合、実装用端子９２の直径Ｒ３は、例えば、０．４ｍｍとすることができる。
テスト用端子１０３は、電気的信号のテストを行う際に使用される端子であり、電気的信号のテストは、検査装置のプローブ（図示せず）をテスト用端子１０３と接続することで行われる。テスト用端子１０３は、実装用端子９２が設けられた基板８１の側（基材８２の下面８２Ｂ側）とは反対の側である基材８２の上面８２Ａ側に設けられており、接続パッド１０１と電気的に接続されている。
このように、実装用端子９２が設けられた側（基材８２の下面８２Ｂ側）とは反対側（基材８２の上面８２Ａ側）の基板８１にテスト用端子１０３を設けることで、基材８２の下面８２Ｂ側の基板８１にテスト用端子１０３を配設するための接続パッド等を設ける必要がなくなるため、基板８１の外形を従来の基板よりも小さくして、半導体装置８０を小型化することができる。
図５は、他の半導体装置上に実装された本実施例の半導体装置の断面図である。また、図５に示すように、半導体装置８０を他の半導体装置５０（図２で説明した従来の半導体装置）の上部に実装した際、半導体装置５０と対向しない基材８２の上面８２Ａ側に設けられたテスト用端子１０３に検査装置のプローブ（図示せず）を接続させて、従来、測定することができなかった半導体装置５０と半導体装置８０との間の電気的信号のテストを行うことができる。
テスト用端子１０３は、略球形状であると共に、その上部には平坦な面１０３Ａを有している。また、テスト用端子１０３は、ワイヤ１０７よりも突出した構成とされている。
このように、ワイヤ１０７よりもテスト用端子１０３を突出させることで、テスト用端子１０３の面１０３Ａに検査装置のプローブを接続する際、ワイヤ１０７が邪魔にならないので、検査装置のプローブとテスト用端子１０３とを容易に接続することができる。なお、半導体チップ１０５が基板８１にフリップチップ接続された場合には、テスト用端子１０３を半導体チップ１０５よりも突出するように構成すると良い。
また、テスト用端子１０３は、ワイヤ１０７を保護するモールド樹脂１０９により、面１０３Ａを露出された状態で覆われており、テスト用端子１０３の面１０３Ａは、モールド樹脂１０９の面１０９Ａと略面一とされている。このように、面１０３Ａを露出させた状態でモールド樹脂１０９によりテスト用端子１０３を覆うことで、テスト用端子１０３の周囲がモールド樹脂１０９により支持され、基板８１上におけるテスト用端子１０３の位置を規制することができる。
なお、テスト用端子１０３には、例えば、はんだボール、円柱状や角柱状の金属ポスト等を用いることができる。テスト用端子１０３として金属ポストを用いる場合には、例えば、銅からなる金属ポストをはんだにより接続パッド１０１と接合させたり、接続パッド１０１上にめっき膜を析出成長させたりすることで金属ポストを形成できる。テスト用端子１０３として、はんだボールを用いた場合、テスト用端子１０３の直径Ｒ２は、例えば、０．４ｍｍとすることができ、この場合、モールド樹脂１０９に露出された面１０３Ａの直径Ｒ１は、例えば、０．２５ｍｍとすることができる。また、モールド樹脂１０９の厚さＴ２は、例えば、０．３ｍｍとすることができる。
次に、図６乃至図１０を参照して、本実施例の半導体装置８０の製造方法について説明する。図６乃至図１０は、本実施例の半導体装置の製造工程を示した図である。なお、図６乃至図１０において、図４に示した半導体装置８０と同一構成部分には同一符号を付す。また、図８に示したＴ３は、上部樹脂層９６の上面９６Ａを基準とした際の研磨前のモールド樹脂１０９の厚さ（以下、「厚さＴ３」とする）を示している。
始めに、図６に示すように、従来の基板の製造方法と同様な手法により、先の図４で説明した基板８１を形成する。この際、接続パッド１０１は、基材８２の上面８２Ａ（実装用端子９２が配設される接続パッド８９が形成された側とは反対側）に形成する。
次に、図７に示すように、上部樹脂層９６上のチップ配設領域Ｃに接着剤を介して半導体チップ１０５を配設し、その後、電極パッド１０６とワイヤ接続部９９との間をワイヤ１０７により接続する。続いて、テスト用端子１０３を接続パッド１０１に配設する。なお、半導体チップの厚さＴ１は、例えば、０．１５ｍｍとすることができ、ワイヤ１０７の高さＨ１は、例えば、Ｈ０．１ｍｍとすることができる。また、テスト用端子１０３としてはんだボールを用いた場合、テスト用端子１０３の直径Ｒ２は、例えば、０．４ｍｍとすることができる。
次に、図８に示すように、ワイヤ１０７、半導体チップ１０５、及びテスト用端子１０３を覆うようモールド樹脂１０９を設ける。モールド樹脂１０９の厚さＴ３は、ワイヤ１０７を覆うことのできる厚さであればよい。
次に、図９に示すように、モールド樹脂１０９の研磨面が、基材８２の面方向と平行になるようにモールド樹脂１０９の研磨を行って、モールド樹脂１０９からテスト用端子１０３を露出させる。この際、テスト用端子１０３は、モールド樹脂１０９と共に研磨されて、テスト用端子１０３の上部には、モールド樹脂１０９に露出された平坦な面１０３Ａが形成される。研磨後のモールド樹脂１０９の厚さＴ２は、例えば、０．３ｍｍとすることができる。また、テスト用端子１０３の面１０３Ａの直径Ｒ１は、例えば、０．２５ｍｍとすることができる。
次に、図１０に示すように、その後、接続パッド８９に実装用端子９２を配設することで、半導体装置８０が製造される。実装用端子９２としてはんだボールを用いた場合、実装用端子９２の直径Ｒ３は、例えば、０．４ｍｍとすることができる。
図１１及び図１２を参照して、上記説明した半導体装置８０の変形例として、テスト用端子１０３の代わりに、他の半導体装置を接続するための実装用端子１２５を基材８２の上面８２Ａ側に設けた半導体装置１１０について説明する。
図１１は、基板の両側に実装用端子を備えた半導体装置の断面図であり、図１２は、図１１に示した半導体装置に他の半導体装置を実装した際の断面図である。なお、図１１において、Ｔ４は電極パッド１０６を含んだ半導体チップ１２３の厚さ（以下、「厚さＴ４」とする）を示している。また、図１１及び図１２において、図４に示した半導体装置８０と同一構成部分には同一符号を付す。
半導体装置１１０は、大略すると基板１１５と、半導体チップ１２３と、実装用端子１１８，１２５とを有した構成とされている。半導体チップ１２３は、上部樹脂層９６上のチップ配設領域Ｃに接着剤で接着されている。
基板１１５は、大略すると基材８２と、貫通ビア８３と、下部配線８５と、下部樹脂層８７と、ビア８８，９７と、ソルダーレジスト９１，１０２と、上部配線９５と、上部樹脂層９６と、ワイヤ接続部９９と、接続パッド１１７，１２１とを有した構成とされている。接続パッド１１７は、実装用端子１１８を配設するためのパッドであり、下部樹脂層８７の面８７Ａに設けられている。接続パッド１２１は、実装用端子１２５を配設するためのパッドであり、上部樹脂層９６の上面に設けられている。
半導体チップ１２３は、電極パッド１０６を有しており、電極パッド１０６は、ワイヤ１０７を介してワイヤ接続部９９と電気的に接続されている。半導体チップ１２３の厚さＴ４は、例えば、０．１５ｍｍとすることができる。また、ワイヤ１０７の高さＨ１は、例えば、０．１ｍｍとすることができる。
実装用端子１１８は、マザーボード等の他の基板と接続するための外部接続端子である。実装用端子１１８は、略球形状とされており、接続パッド１１７に配設されている。実装用端子１１８には、例えば、はんだボールや金属ポストを用いることができる。実装用端子１１８にはんだボールを用いた場合、実装用端子１１８の直径Ｒ４は、例えば、０．４ｍｍとすることができる。
実装用端子１２５は、略球形状であると共に、その上部には平坦な面１２５Ａを有している。実装用端子１２５は、ワイヤ１０７よりも上方に突出するように構成されている。
このように、接続パッド１２１上にワイヤ１０７よりも上方に突出した実装用端子１２５を設けることで、図１２に示すように、半導体装置１１０上に他の半導体装置７０（図２の上方に示した従来の半導体装置）を実装する場合、ワイヤ１０７よりも高い位置で、実装用端子１２５と実装用端子４１とを接続することができる。これにより、半導体チップ１２３及びワイヤ１０７の高さ方向の位置を気にすることなく、容易に半導体装置１１０に半導体装置７０を実装することができる。なお、半導体チップ１２３が基板１１５にフリップチップ接続された場合には、実装用端子１２５を半導体チップ１２３よりも上方に突出するように構成すると良い。
また、実装用端子１２５は、接続パッド１２１に配設されると共に、面１２５Ａが露出された状態でモールド樹脂１０９に覆われている。実装用端子１２５の面１２５Ａは、モールド樹脂１０９の面１０９Ａと略面一とされている。
このように、面１２５Ａを露出させた状態で実装用端子１２５をモールド樹脂１０９により覆うことで、基板１１５上における実装用端子１２５の位置を規制することができる。なお、実装用端子１２５には、例えば、はんだボール、円柱状や角柱状の金属ポスト等を用いることができる。実装用端子１２５として金属ポストを用いる場合には、例えば、銅からなる金属ポストをはんだにより接続パッド１２１と接合させたり、接続パッド１２１上にめっき膜を析出成長させたりすることで金属ポストを形成できる。また、実装用端子１２５の直径Ｒ５は、例えば、０．４ｍｍとすることができ、この場合、モールド樹脂１０９に露出された実装用端子１２５の面１２５Ａの直径Ｒ６は、例えば、０．２５ｍｍとすることができる。
図１３は、図１２に示した半導体装置に他の半導体装置を実装した際の断面図である。また、図１３に示すように、基材８２の上面８２Ａ側にテスト用端子１０３を備えた半導体装置８０を半導体装置１１０上に実装しても良い。このように、半導体装置８０を半導体装置１１０上に実装することで、半導体装置８０，１１０間の電気的信号のテストを行うことができる。
図１４及び図１５を参照して、半導体装置８０の他の変形例として、基材８２の上面８２Ａ側にマザーボード等の他の基板と接続するための実装用端子１３４を備えた半導体装置１３０について説明する。図１４は、電子部品と実装用端子とを備えた半導体装置の断面図であり、図１５は、図１４に示した半導体装置がマザーボードと接続された際の断面図である。なお、図１４及び図１５において、図４に示した半導体装置８０と同一構成部分には同一符号を付す。
半導体装置１３０は、大略すると基板１３１と、半導体チップ１０５と、実装用端子１３４と、個別部品１４１と、半導体チップ（図示せず）が内蔵されたパッケージ１４５（以下、「パッケージ１４５」とする）とを有した構成とされている。
基板１３１は、大略すると基材８２と、貫通ビア８３と、下部配線８５と、下部樹脂層８７と、ビア８８，９７と、上部配線９５と、上部樹脂層９６と、ワイヤ接続部９９と、ソルダーレジスト１０２，１３８と、接続パッド１３２と、第１の接続部１３６と、第２の接続部１３７とを有した構成とされている。接続パッド１３２は、上部樹脂層９６上に設けられており、ビア９７と電気的に接続されている。接続パッド１３２は、実装用端子１３４を配設するためのものである。
第１の接続部１３６は、下部樹脂層８７の面８７Ａに設けられており、ビア８８と電気的に接続されている。第１の接続部１３６は、個別部品１４１と電気的に接続されるものである。第２の接続部１３７は、下部樹脂層８７の面８７Ａに設けられており、ビア８８と電気的に接続されている。第２の接続部１３７は、パッケージ１４５と電気的に接続されるものである。ソルダーレジスト１３８は、第１の接続部１３６と第２の接続部１３７との間に位置する下部樹脂層８７の面８７Ａに設けられている。
実装用端子１３４は、略球形状であると共に、その上部には平坦な面１３４Ａを有している。実装用端子１３４は、接続パッド１３２に配設されており、ワイヤ１０７よりも突出するように構成されている。実装用端子１３４には、例えば、はんだボールや金属ポストを用いることができる。
このように、接続パッド１３２上にワイヤ１０７よりも突出した実装用端子１３４を設けることで、図１５に示すように、半導体装置１３０をマザーボード１５０に実装する場合、ワイヤ１０７から下方に離間した位置で、マザーボード１５０の接続パッド１５１と実装用端子１３４とを電気的に接続することができる。これにより、半導体チップ１０５及びワイヤ１０７の位置を気にすることなく、容易に半導体装置１３０をマザーボード１５０に実装することができる。なお、半導体チップ１０５が基板１３１にフリップチップ接続された場合には、実装用端子１３４を半導体チップ１０５よりも突出するように設けると良い。
また、実装用端子１３４は、面１３４Ａが露出された状態でモールド樹脂１０９に覆われている。実装用端子１３４の面１３４Ａは、モールド樹脂１０９の面１０９Ａと略面一とされている。
このように、面１３４Ａを露出させた状態で実装用端子１３４をモールド樹脂１０９により覆うことで、実装用端子１３４の周囲がモールド樹脂１０９に支持されるので、基板１３１上における実装用端子１３４の位置を規制することができる。なお、実装用端子１３４には、例えば、はんだボール、円柱状や角柱状の金属ポスト等を用いることができる。実装用端子１３４として金属ポストを用いる場合には、例えば、銅からなる金属ポストをはんだにより接続パッド１３２と接合させたり、接続パッド１３２上にめっき膜を析出成長させたりすることで金属ポストを形成できる。実装用端子１３４としてはんだボールを用いた場合、実装用端子１３４の直径Ｒ７は、例えば、０．４ｍｍとすることができ、この場合、実装用端子１３４の面１３４Ａの直径Ｒ８は、例えば、０．２５ｍｍとすることができる。
電子部品である個別部品１４１は、電極１４２を有した構成とされている。電極１４２は、はんだペースト１４３により第１の接続部１３６と電気的に接続されている。なお、個別部品とは、トランジスタ、ダイオード、抵抗、コンデンサ等の基本となる電気的素子であり、１つの機能が１つの部品となっているものである（「ディスクリート部品」ともいう）。
電子部品であるパッケージ１４５は、大略するとパッケージ本体１４６と、リードフレーム１４７と、パッケージ本体１４６に収容された半導体チップ（図示せず）とを有した構成とされている。リードフレーム１４７は、パッケージ本体１４６に収容された半導体チップと電気的に接続されている。リードフレーム１４７は、はんだにより第２の接続部１３７と電気的に接続されている。
このように、半導体チップ１０５が実装された側の基板１３１に実装用端１３４を設けることで、半導体チップ１０５が実装された側とは反対側の基板１３１に複数の電子部品（本実施例の場合、個別部品１４１及びパッケージ１４５）を配設することが可能となり、半導体装置１３０を高密度に実装することができる。なお、電子部品の種類は、本実施例に限定されない。
以上、本発明の好ましい実施例について詳述したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
本発明によれば、小型化を図ると共に、スタック構造とされた半導体装置間の電気的信号のテストを行う半導体装置に適用できる。
テスト用端子を備えた従来の半導体装置の断面図である。 積み重ねられた２つの半導体装置の断面図である。 本発明の本実施例による半導体装置の平面図である。 図３に示した半導体装置のＢ−Ｂ線方向の断面図である。 他の半導体装置上に実装された本実施例の半導体装置の断面図である。 本実施例の半導体装置の製造工程を示した図（その１）である。 本実施例の半導体装置の製造工程を示した図（その２）である。 本実施例の半導体装置の製造工程を示した図（その３）である。 本実施例の半導体装置の製造工程を示した図（その４）である。 本実施例の半導体装置の製造工程を示した図（その５）である。 基板の両側に実装用端子を備えた半導体装置の断面図である。 図１１に示した半導体装置に他の半導体装置を実装した際の断面図である。 図１２に示した半導体装置に他の半導体装置を実装した際の断面図である。 電子部品と実装用端子とを備えた半導体装置の断面図である。 図１４に示した半導体装置がマザーボードと接続された際の断面図である。
符号の説明
１０，５０，７０，８０，１１０，１３０ 半導体装置
１１，５１，７１，８１，１１５，１３１ 基板
１２，８２ 基材
１２Ａ，８２Ａ，９６Ａ 上面
１２Ｂ，８２Ｂ，８７Ａ 下面
１３，８３ 貫通ビア
１４，９５ 上部配線
１５，９６ 上部樹脂層
１６，３３，８８，９７ ビア
１７ 配線
１９，５３ 接続部
２１，３８，９１，１０２ ソルダーレジスト
２５，５５，１０５，１２３ 半導体チップ
２６，５６，１０６ 電極パッド
２８，１０７ ワイヤ
２９ モールド樹脂
３１，８５ 下部配線
３２，８７ 下部樹脂層
３２Ａ，８７Ａ，１０３Ａ，１０９Ａ，１２５Ａ，１３４Ａ 面
３５，３７，５４，６１，８９，１０１，１１７，１２１，１３２，１５１ 接続パッド
４１，６２，７２，９２，１１８，１２５，１３４ 実装用端子
４２，１０３ テスト用端子
５７ スタッドバンプ
５８ はんだ
５９ アンダーフィル樹脂
９９ ワイヤ接続部
１０９ モールド樹脂
１３６ 第１の接続部
１３７ 第２の接続部
１３８ ソルダーレジスト
１４１ 個別部品
１４２ 電極
１４３ はんだペースト
１４５ パッケージ
１４６ パッケージ本体
１４７ リードフレーム
Ａ，Ｃ チップ配設領域
Ｈ１ 高さ
Ｒ１〜Ｒ８ 直径
Ｔ１〜Ｔ４ 厚さ

Claims (4)

  1. 半導体チップと、該半導体チップが実装される基板と、前記基板に設けられ前記半導体チップと電気的に接続されたテスト用端子と、前記半導体チップ及び前記テスト用端子と電気的に接続された実装用端子と、を備えた半導体装置であって、
    前記基板は、該基板の一方の面に配置され、前記半導体チップが配設されるチップ配設領域と、前記基板の一方の面に設けられ、前記テスト用端子が配設される第１の接続パッドと、前記一方の面の反対側に位置する前記基板の他方の面に配置され、前記実装用端子が設けられた第２の接続パッドと、を有し、
    前記基板の一方の面に、前記半導体チップを封止する樹脂を設け、
    前記テスト用端子は、前記テスト用端子の上部に平坦な面を有した略球形状とされており、
    前記テスト用端子の前記平坦な面は、前記基板と接触する側とは反対側に位置する前記樹脂の面から露出されると共に、前記樹脂の面と略面一であることを特徴とする半導体装置。
  2. 前記テスト用端子を、前記半導体チップよりも突出させたことを特徴とする請求項１に記載の半導体装置。
  3. 前記半導体チップは、前記樹脂に覆われたワイヤにより前記基板と接続されており、
    前記テスト用端子を、前記ワイヤよりも突出させたことを特徴とする請求項２に記載の半導体装置。
  4. 前記テスト用端子の母材は、はんだボールであることを特徴とする請求項１ないし３のうち、いずれか１項記載の半導体装置。
JP2004358543A 2004-12-10 2004-12-10 半導体装置 Active JP4444088B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004358543A JP4444088B2 (ja) 2004-12-10 2004-12-10 半導体装置
TW094141878A TWI395302B (zh) 2004-12-10 2005-11-29 半導體元件及半導體元件之製造方法
US11/291,599 US20060125077A1 (en) 2004-12-10 2005-12-01 Semiconductor device
KR1020050120531A KR20060065561A (ko) 2004-12-10 2005-12-09 반도체 장치
CNA2005100228837A CN1812082A (zh) 2004-12-10 2005-12-09 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004358543A JP4444088B2 (ja) 2004-12-10 2004-12-10 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007241376A Division JP4704404B2 (ja) 2007-09-18 2007-09-18 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2006165466A JP2006165466A (ja) 2006-06-22
JP4444088B2 true JP4444088B2 (ja) 2010-03-31

Family

ID=36582851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004358543A Active JP4444088B2 (ja) 2004-12-10 2004-12-10 半導体装置

Country Status (5)

Country Link
US (1) US20060125077A1 (ja)
JP (1) JP4444088B2 (ja)
KR (1) KR20060065561A (ja)
CN (1) CN1812082A (ja)
TW (1) TWI395302B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1962342A4 (en) 2005-12-14 2010-09-01 Shinko Electric Ind Co SUBSTRATE WITH INTEGRATED CHIP AND METHOD FOR MANUFACTURING THE SAME
JP2008016630A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
JP5135828B2 (ja) * 2007-02-28 2013-02-06 ソニー株式会社 基板およびその製造方法、半導体パッケージおよびその製造方法、並びに半導体装置およびその製造方法
JP4802155B2 (ja) * 2007-08-07 2011-10-26 京セラＳｌｃテクノロジー株式会社 配線基板
JP5557439B2 (ja) 2008-10-24 2014-07-23 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
US8406004B2 (en) * 2008-12-09 2013-03-26 Stats Chippac Ltd. Integrated circuit packaging system and method of manufacture thereof
CN103681359A (zh) * 2012-09-19 2014-03-26 宏启胜精密电子(秦皇岛)有限公司 层叠封装结构及其制作方法
JP6320681B2 (ja) * 2013-03-29 2018-05-09 ローム株式会社 半導体装置
CN103346137A (zh) * 2013-06-24 2013-10-09 曙光信息产业(北京)有限公司 集成电路封装件及其工艺方法
KR102237870B1 (ko) * 2013-10-25 2021-04-09 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법과 이를 이용하는 반도체 패키지
KR102192569B1 (ko) * 2015-11-06 2020-12-17 삼성전자주식회사 전자 부품 패키지 및 그 제조방법
US10204889B2 (en) * 2016-11-28 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
US10541209B2 (en) * 2017-08-03 2020-01-21 General Electric Company Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof
US10804115B2 (en) 2017-08-03 2020-10-13 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100266693B1 (ko) * 1998-05-30 2000-09-15 김영환 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법
JP2001339011A (ja) * 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
US6326700B1 (en) * 2000-08-15 2001-12-04 United Test Center, Inc. Low profile semiconductor package and process for making the same
US6798057B2 (en) * 2002-11-05 2004-09-28 Micron Technology, Inc. Thin stacked ball-grid array package

Also Published As

Publication number Publication date
US20060125077A1 (en) 2006-06-15
TWI395302B (zh) 2013-05-01
KR20060065561A (ko) 2006-06-14
JP2006165466A (ja) 2006-06-22
TW200625561A (en) 2006-07-16
CN1812082A (zh) 2006-08-02

Similar Documents

Publication Publication Date Title
US8344492B2 (en) Semiconductor device and method of manufacturing the same, and electronic apparatus
TWI395302B (zh) 半導體元件及半導體元件之製造方法
JP5661225B2 (ja) 半導体デバイスのパッケージング方法
JP3874062B2 (ja) 半導体装置
US6472746B2 (en) Semiconductor device having bonding wires serving as external connection terminals
US6861761B2 (en) Multi-chip stack flip-chip package
KR100574947B1 (ko) Ｂｇａ 패키지, 그 제조방법 및 ｂｇａ 패키지 적층 구조
TWI512849B (zh) 具有堆疊式封裝件之積體電路封裝系統及其製造方法
TWI478317B (zh) 具安裝互連之可安裝的積體電路封裝件系統
US8294253B2 (en) Semiconductor device, electronic device and method of manufacturing semiconductor device, having electronic component, sealing resin and multilayer wiring structure
JP2006294692A (ja) 半導体装置およびその製造方法
JPH09331000A (ja) 半導体パッケージ
US9324681B2 (en) Pin attachment
US8274144B2 (en) Helical springs electrical connecting a plurality of packages
JP2011146519A (ja) 半導体装置及びその製造方法
KR101620347B1 (ko) 패시브 소자들이 실장된 반도체 패키지
JP2015523740A (ja) 再構成されたウェハレベル超小型電子パッケージ
JP2001077294A (ja) 半導体装置
KR20140007659A (ko) 멀티-칩 패키지 및 그의 제조 방법
JP2006156797A (ja) 半導体装置
JP4704404B2 (ja) 半導体装置とその製造方法
TWI395280B (zh) 用於晶圓級半導體測試之測試座及測試板
JP5068133B2 (ja) 半導体チップ積層構造体及び半導体装置
KR20080077837A (ko) 탭용 테이프를 구비하는 패키지 온 패키지 형태의 반도체패키지
TWI240340B (en) Ball grid array package structure, package substrate and solder-ball pad structure thereon

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100112

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100113

R150 Certificate of patent or registration of utility model

Ref document number: 4444088

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140122

Year of fee payment: 4