KR20060065561A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20060065561A
KR20060065561A KR1020050120531A KR20050120531A KR20060065561A KR 20060065561 A KR20060065561 A KR 20060065561A KR 1020050120531 A KR1020050120531 A KR 1020050120531A KR 20050120531 A KR20050120531 A KR 20050120531A KR 20060065561 A KR20060065561 A KR 20060065561A
Authority
KR
South Korea
Prior art keywords
semiconductor device
substrate
terminal
mounting
resin layer
Prior art date
Application number
KR1020050120531A
Other languages
English (en)
Inventor
사다카즈 아카이케
아키노부 이노우에
아츠노리 가지키
히로유키 다카츠
다카시 츠보타
노리오 야마니시
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20060065561A publication Critical patent/KR20060065561A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명에 따른 반도체 장치는 반도체 칩과, 상기 반도체 칩이 실장된 기판과, 상기 기판의 제 1 측면 상에 배치된 실장용 단자와, 상기 기판의 상기 제 1 측면과는 반대쪽인 상기 기판의 제 2 측면 상에 배치되는 테스트용 단자를 구비하고 있다.
실장용 단자, 테스트용 단자, 소형화, 스택(stack), 전기 신호

Description

반도체 장치{SEMICONDUCTOR DEVICE}
도 1은 테스트용 단자를 구비한 반도체 장치의 단면도.
도 2는 다른 반도체 장치의 상부 상에 반도체 장치를 적층한 2 개의 반도체 장치의 단면도.
도 3은 본 발명의 일 실시예에 따른 반도체 장치의 평면도.
도 4는 도 3에 나타낸 반도체 장치의 B-B 선 방향의 단면도.
도 5는 다른 반도체 장치 상에 본 실시예에 따른 반도체 장치를 실장하여 구현한 구조의 단면도.
도 6은 본 실시예에 따른 반도체 장치의 제 1 제조 공정을 나타낸 도면.
도 7은 본 실시예에 따른 반도체 장치의 제 2 제조 공정을 나타낸 도면.
도 8은 본 실시예에 따른 반도체 장치의 제 3 제조 공정을 나타낸 도면.
도 9는 본 실시예에 따른 반도체 장치의 제 4 제조 공정을 나타낸 도면.
도 10은 본 실시예에 따른 반도체 장치의 제 5 제조 공정을 나타낸 도면.
도 11은 본 발명의 다른 실시예에 따른 기판의 양측면 상에 테스트용 단자를 구비한 반도체 장치의 단면도.
도 12는 도 11에 나타낸 반도체 장치 상에 다른 반도체 장치를 실장하여 구현한 구조의 단면도.
도 13은 도 11에 나타낸 반도체 장치 상에 도4에 나타낸 반도체 장치를 실장하여 구현한 구조의 단면도.
도 14는 본 발명의 다른 실시예에 따른 전자 부품과 테스트용 단자를 구비한 반도체 장치의 단면도.
도 15는 도 14에 나타낸 반도체 장치를 마더 보드(motherboard)에 접속하여 구현한 구조의 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
10, 50, 70, 80, 110, 130 : 반도체 장치
11, 51, 71, 81, 115, 131 : 기판
12, 82 : 기재(基材)
12A, 82A, 96A : 상면(上面)
12B, 82B, 87A : 하면(下面)
13, 83 : 관통 비아
14, 95 : 상부 배선
15, 96 : 상부 수지층
16, 33, 88, 97 : 비아
17 : 배선
19, 53 : 접속부
21, 38, 91, 102 : 솔더 레지스트
25, 55, 105, 123 : 반도체 칩
26, 56, 106 : 전극 패드
28, 107 : 와이어
29 : 몰드 수지(molded resin)
31, 85 : 하부 배선
32, 87 : 하부 수지층
32A, 87A, 103A, 109A, 125A, 134 : 면
35, 37, 54, 61, 89, 101, 117, 121, 132, 151 : 접속 패드
41, 62, 72, 92, 118, 125, 134 : 실장용 단자
42, 103 : 테스트용 단자
57 : 스터드 범프(stud bump)
58 : 솔더(solder)
59 : 언더필 수지
99 : 와이어 접속부
109 : 몰드 수지
136 : 제 1 접속부
137 : 제 2 접속부
138 : 솔더 레지스트
141 : 개별 부품
142 : 전극
143 : 솔더 페이스트
145 : 패키지
146 : 패키지 본체
147 : 리드 프레임
A, C : 칩 실장 영역
H1 : 높이
R1 ∼ R8 : 직경
T1 ∼ T4 : 두께
본 발명은 반도체 장치에 관한 것으로, 특히 반도체 칩이 실장된 기판 상에 테스트용 단자가 배치된 반도체 장치에 관한 것이다.
마더 보드(motherboard)와 같은 다른 기판에 반도체 장치를 접속시키기 위한 실장용 단자에 추가하여 반도체 장치의 전기적 신호를 테스트(test)하기 위한 테스트용 단자를 구비한 싱글 칩 패키지(single chip package)로 지칭되는 반도체 장치가 있다. 도 1은 이와 같은 테스트용 단자를 구비하고 있는 반도체 장치의 단면도이다.
도 1에 나타낸 반도체 장치(10)는 기판(11)과, 반도체 칩(25)과, 실장용 단자(41)와, 테스트용 단자(42)를 구비하고 있다. 반도체 칩(25)과 와이어(28)는 몰드 수지(molded resin)(29)에 의해 밀봉되어 있다.
기판(11)은 기재(base material)(12)와, 기재(12)를 관통하는 비아(13)와, 상부 배선(14)과, 상부 수지층(15)과, 비아(16, 33)와, 배선(17)과, 솔더 레지스트(21, 38)와, 하부 배선(31)과, 하부 수지층(32), 및 접속 패드(35, 37)를 구비하고 있다. 도 1에서 반도체 칩(25)이 실장된 상부 수지층(15) 상의 영역은 칩 실장 영역 A이라 부르기로 한다.
상부 배선(14)은 기재의 상면(12A) 상에 배치되어 있고, 비아(13)에 전기적으로 접속되어 있다. 상부 수지층(15)은 상부 배선(14)과 기재(12)의 상면(12A)을 덮도록 배치되어 있다. 비아(16)는 상부 수지층(15)을 관통하여 배치되어 있으며, 비아(16)의 한쪽 단부는 상부 배선(14)에 접속되고 다른 쪽 단부는 배선(17)에 접속되어 있다. 배선(17)은 상부 수지층(15) 상에 배치되어 있으며, 와이어(28)가 접속되는 접속부(19)를 구비하고 있다. 솔더 레지스트(21)는 상부 수지층(15) 상에 배치되어 있으며, 칩 실장 영역 A와 접속부(19)를 노출시키는 동시에 접속부(19) 이외의 배선(17)을 덮고 있다.
하부 배선(31)은 기재의 하면(12B) 상에 배치되어 있으며, 비아(13)에 전기적으로 접속되어 있다. 하부 수지층(32)은 하부 배선(31)과 기재(12)의 하면(12B)을 덮도록 배치되어 있다. 비아(33)는 하부 수지층(32)을 관통하여 배치되어 있으며, 비아(33)의 한쪽 단부는 접속 패드(35) 또는 접속 패드(37)에 접속되어 있고, 비아(33)의 다른 쪽 단부는 하부 배선(31)에 접속되어 있다. 접속 패드(35, 37)는 하부 수지층(32)의 면(32A) 상에 배치되어 있고, 비아(33)에 접속되어 있다. 접속 패드(37)는 실장용 단자(41)를 실장하기 위한 것이며, 접속 패드(35)는 테스트용 단자(42)를 실장하기 위한 것이다.
반도체 칩(25)은 와이어(28)를 통해서 접속부(19)에 전기적으로 접속되는 전극 패드(26)를 구비하고 있다. 반도체 칩(25)은 상부 수지층(15) 상의 칩 실장 영역 A 상에 실장되어 있다.
테스트용 단자(42)는 반도체 장치(10)의 전기적 신호를 테스트하기 위한 외부 단자이다. 테스트용 단자(42)는 기재(12)의 하면(12B)(즉, 하부 수지층(32)의 하면(32A)) 측 상에 배치된 접속 패드(35) 상에 실장되어 있다.
최근에 반도체 장치의 소형화나 고밀도화 등의 요구가 증가하고 있으며, 예를 들면 복수의 반도체 장치를 적층하여(stack) 마더 보드(motherboard)와 같은 다른 기판 상에 이 적층된 반도체 장치를 실장하는 기술이 개발되었다. 이와 같은 기술은, 예를 들면 일본국 특허 공개 공보 2001-339011호에 개시되어 있다. 도 2는 다른 반도체 장치의 상부 상에 하나의 반도체 장치를 적층한 2 개의 반도체 장치의 단면도이다. 도 2에 나타낸 적층된 반도체 장치(50, 70)의 구성 요소 중에서, 도 1에 나타낸 반도체 장치(10)의 구성 요소와 동일한 구성 요소에는 동일한 도면 부호를 할당하였다.
도 2에서, 반도체 장치(50)는 그 상부에 적층되는 반도체 장치(70)를 가지고 있으며, 또한 마더 보드(도시하지 않음)와 같은 다른 기판에 접속되도록 구성되어 있다. 반도체 장치(50)는 기판(51)과, 반도체 칩(55), 및 실장용 단자(62)를 구비하고 있다.
기판(51)은 기재(12)와, 비아(13)와, 상부 배선(14)과, 상부 수지층(15)과, 비아(16, 33)와, 솔더 레지스트(21, 38)와, 하부 배선(31)과, 하부 수지층(32)과, 접속부(53), 및 접속 패드(54, 61)를 구비하고 있다. 접속부(53) 및 접속 패드(54)는 상부 수지층(15) 상에 배치되어 있으며, 비아(16)에 전기적으로 접속되어 있다. 접속부(53)는 반도체 칩(55)의 전극 패드(56)에 전기적으로 접속되어 있다. 접속 패드(54)는 반도체 장치(70) 상에 배치된 실장용 단자(72)에 접속되어 있다. 접속 패드(61)는 하부 수지층(32)의 하면(32A) 상에 배치되어 있으며, 비아(33)에 전기적으로 접속되어 있다.
반도체 칩(55)은 스터드 범프(57)에 전기적으로 접속된 전극 패드(56)를 구비하고 있다. 스터드 범프(57)는 솔더(58)에 의해서 접속부(53)에 전기적으로 접속되어 있다. 또한, 언더필 수지(59)는 반도체 칩(55)과 기판(51) 사이에 배치되어 있다. 실장용 단자(62)는 접속 패드(61) 상에 배치되어 있으며, 마더 보드(도시하지 않음)와 같은 다른 기판에 접속되도록 구성되어 있다.
반도체 장치(70)는 반도체 장치(50)의 접속 패드(54) 상에 실장되며, 기판(71)과, 반도체 칩(25), 및 실장용 단자(72)를 구비하고 있다. 반도체 칩(25)과 와이어(28)는 몰드 수지(29)에 의해 밀봉되어 있다.
기판(71)은 기재(12)와, 비아(13)와, 상부 배선(14)과, 상부 수지층(15)과, 비아(16, 33)와, 배선(17)과, 솔더 레지스트(21, 38)와, 하부 배선(31)과, 하부 수지층(32)과, 접속 패드(37)를 구비하고 있다. 실장용 단자(72)는 반도체 장치(50)의 접속 패드(54)에 전기적으로 접속되어 있다. 실장용 단자(72)를 접속 패드(54)에 접속시킴으로써, 반도체 장치(50)와 반도체 장치(70) 사이에서 전기적인 접속이 구현될 수 있다.
상술한 바와 같이, 2 개의 반도체(50, 70)를 적층하는 것에 의해서 및 마더 보드와 같은 다른 기판 상에 상기 적층된 반도체 장치를 실장하는 것에 의해서 반도체 장치(50, 70)를 실장할 때에 필요한 다른 기판 상의 영역의 외형이 작아지게 되므로 반도체 장치(50, 70)를 고밀도로 실장할 수 있다.
도 1에 도시된 예에서는 반도체 장치(10)가 기판(11)의 한쪽(즉, 하부 수지층(32)의 하면(32A) 측) 상에 배치된 2 종류의 단자(즉, 실장용 단자(41)와 테스트용 단자(42))를 가지고 있기 때문에, 기판(11)의 외형이 커지게 되어 반도체 장치(10)를 적절히 소형화할 수 없었다.
2 개의 반도체 장치(50, 70)가 적층된 반도체 장치 구조를 구현한 도 2에 도시된 예에서는 반도체 장치(50, 70)의 고밀도화를 실현할 수 있었다. 그러나, 이 예에서는, 반도체 장치(10)의 테스트용 단자와 유사한 테스트용 단자를 설치하더라도 테스트용 단자가 반도체 장치(50)와 대향하고 있기 때문에, 반도체 장치(50)와 반도체 장치(70) 사이의 전기적 신호의 테스트를 수행할 수 없을 수도 있었다.
본 발명은 상술한 하나 또는 그 이상의 문제점에 대응하여 발명된 것이며, 소형화가 가능하고, 또한 적층된 반도체 장치 구조로 배치된 본 발명의 반도체 장치와 다른 반도체 장치의 전기적인 신호를 테스트할 수 있도록 한 반도체 장치를 제공한다.
본 발명의 일 실시예에 따르면,
반도체 칩과,
상기 반도체 칩이 실장된 기판과,
상기 기판의 제 1 측면 상에 배치된 실장용 단자, 및
상기 기판의 상기 제 1 측면과는 반대쪽인 상기 기판의 제 2 측면 상에 배치되는 테스트용 단자를 구비하는 반도체 장치가 제공된다.
본 발명의 일 형태에서는 실장용 단자가 배치된 상기 기판의 제 1 측면과는 반대쪽인 기판의 제 2 측면 상에 테스트용 단자를 배치함으로써 기판의 외형을 작아지게 할 수 있고, 또한, 예를 들면 반도체 장치의 소형화도 구현될 수 있다. 본 실시예의 다른 형태에서는, 본 실시예의 반도체 장치 상에 다른 반도체 장치를 실장하는 경우에도, 예를 들면 반도체 장치의 전기적 신호의 테스트를 수행할 수 있다.
본 발명의 바람직한 제 2 실시예에 따르면, 상기 반도체 칩은 상기 기판의 상기 제 2 측면 상에 실장되며, 상기 테스트용 단자는 상기 기판의 상기 제 2 측면으로부터 상기 반도체 칩보다도 더 멀리 돌출되어 있다.
본 실시예의 일 형태에서는 테스트용 단자가 반도체 칩보다도 더 멀리 돌출되도록 배치함으로써, 예를 들면 테스트 장치의 프로브(probe)를 테스트용 단자에 접속시킬 때 반도체 칩이 방해되지 않으므로 프로브와 테스트용 단자를 용이하게 접속시킬 수 있다.
본 발명의 다른 바람직한 실시예에 따르면, 상기 반도체 칩은 와이어(wire) 에 의해 상기 기판에 접속되며, 상기 테스트용 단자는 상기 기판의 상기 제 2 측면으로부터 상기 와이어보다도 더 멀리 돌출되어 있다.
본 실시예의 일 형태에서는 테스트용 단자가 와이어보다도 더 멀리 돌출되도록 배치함으로써, 예를 들면 테스트 장치의 프로브를 테스트용 단자에 접속시킬 때 와이어가 방해되지 않으므로 프로브와 테스트용 단자를 용이하게 접속시킬 수 있다.
본 발명의 또 다른 바람직한 실시예에 따르면, 상기 반도체 칩은 수지(resin)로 덮혀 있으며, 상기 테스트용 단자의 일부는 상기 수지를 관통하여 노출되어 있다.
본 실시예의 일 형태에서는, 예를 들면 수지는 기판에 대한 테스트용 단자의 위치를 규제할 수 있다.
<<실시예>>
이하, 첨부한 도면에 기초하여 본 발명의 바람직한 실시예에 대해 설명한다.
먼저, 도 3 및 도 4를 참조하여 본 발명의 일 실시예에 따른 반도체 장치(80)를 설명한다. 도 3은 본 실시예에 따른 반도체 장치(80)의 평면도이며, 도 4는 도 3에 나타낸 반도체 장치(80)의 B-B선 방향의 단면도이다. 도 3에서 R1은 몰드 수지(109)를 관통하여 노출된 테스트용 단자(103)의 평탄면(103A)의 직경(이하 "직경 R1"이라 한다)을 나타낸다. 또한, 도 4에서 C는 반도체 칩(105)이 실장되는 상부 수지층(96) 상의 영역(이하 "칩 실장 영역 C"라 한다)을, H1은 전극 패드(106)에 대한 와이어(107)의 높이(이하 "높이 H1"이라 한다)를, T1은 전극 패드(106)를 구비하는 반도체 칩(105)의 두께(이하 "두께 T1"이라 한다)를, T2는 상부 수지층(96)의 상면에 대한 몰드 수지(109)의 두께(이하 "두께 T2"라 한다)를, R2는 테스트용 단자(103)의 실질적으로 구형상으로 형성된 부분의 직경(이하 "직경 R2"라 한다)을, R3는 실질적으로 구형상으로 형성된 실장용 단자(92)의 직경(이하 "직경 R3"라 한다)을 나타낸다.
본 실시예에 따르면, 반도체 장치(80)는 기판(81)과, 반도체 칩(105)과, 실장용 단자(92), 및 테스트용 단자(103)를 구비하고 있다. 기판(81)은 기재(82)와, 비아(83)와, 하부 배선(85)과, 하부 수지층(87)과, 비아(88, 97)와, 접속 패드(89, 101)와, 솔더 레지스트(91, 102)와, 상부 배선(95)과, 상부 수지층(96), 및 와이어 접속부(99)를 구비하고 있다.
기재(82)는, 예를 들면 수지 기재나 세라믹 기재로 형성될 수 있는 판 형상 부재(plate member)이다. 비아(83)는 기재(82)를 관통하도록 배치되어 있다. 비아(83)는 상부 배선(95)과 하부 배선(85) 사이의 전기적 접속을 구현하도록 설치되어 있다. 하부 배선(85)은 기재(82)의 하면(82B) 상에 배치되어 있으며, 비아(83)에 전기적으로 접속되어 있다. 하부 수지층(87)은 하부 배선(85)과 기재(82)의 하면(82B)을 덮도록 배치되어 있다. 비아(88)는 하부 수지층(87)을 관통하여 배치되어 있으며, 비아(88)의 한쪽 단부는 하부 배선(85)에 접속되고, 비아(88)의 다른쪽 단부는 접속 패드(89)에 접속되어 있다.
접속 패드(89)는 하부 수지층(87)의 면(87A) 상에 배치되어 있으며, 비아(88)에 전기적으로 접속되어 있다. 접속 패드(89)는 실장용 단자(92)를 실장하기 위해 사용된다. 솔더 레지스트(91)는 하부 수지층(87)의 면(87A)을 덮도록 배치되어 있는 동시에 접속 패드(89)를 노출시키고 있다.
상부 배선(95)은 기재(82)의 상면(82A) 상에 배치되어 있으며, 비아(83)에 전기적으로 접속되어 있다. 상부 수지층(96)은 상부 배선(95)과 기재(82)의 상면(82A)을 덮도록 배치되어 있다. 반도체 칩(105)이 실장된 칩 실장 영역 C는 상부 수지층(96) 상에 형성되어 있다. 비아(97)는 상부 수지층(96)을 관통하여 배치되어 있으며, 비아(97)의 한쪽 단부는 상부 배선(95)에 접속되고, 비아(97)의 다른쪽 단부는 와이어 접속부(99) 또는 접속 패드(101)에 접속되어 있다.
와이어 접속부(99)는 상부 수지층(96) 상에 배치되어 있으며, 비아(97)에 전기적으로 접속되어 있다. 와이어 접속부(99)는 반도체 칩(15)에 접속된 와이어(107)를 실장하기 위해 사용된다. 접속 패드(101)는 상부 수지층(96) 상에 배치되어 있으며, 비아(97)에 전기적으로 접속되어 있다. 테스트용 단자(103)는 접속 패드(101) 상에 배치된다. 솔더 레지스트(102)는 상부 수지층(96)의 상면을 덮도록 배치되어 있는 동시에 접속 패드(101)와 칩 실장 영역 C를 노출시키고 있다.
반도체 칩(105)은 접착제에 의해서 상부 수지층(96) 상의 칩 실장 영역 C에 실장되어 있다. 반도체 칩(105)은 와이어(107)를 통해서 와이어 접속부(99)에 전기적으로 접속되어 있는 전극 패드(26)를 구비하고 있다. 반도체 칩(105)의 두께 T1은, 예를 들면 0.15 mm일 수 있다. 또한, 와이어(107)의 높이 H1은, 예를 들면 0.1 mm일 수 있다.
일 실시예에 따르면, 실장용 단자(92)는 반도체 장치(50)(도 5 참조)와 같은 다른 반도체 장치에 전기적으로 접속되는 외부 단자에 대응할 수 있다. 실장용 단자(92)는 하부 수지층(87)의 하면(87A) 상에 배치되어 있으며, 접속 패드(89)에 전기적으로 접속되어 있다. 실장용 단자(92)로서는, 예를 들면 솔더 볼(solder ball)이나 금속 포스트(metal post)를 사용할 수 있다. 실장용 단자(92)로서 솔더 볼을 사용하는 경우에, 실장용 단자(92)의 직경 R3는, 예를 들면 0.4 mm일 수 있다.
테스트용 단자(103)는 전기적 신호의 테스트를 행하기 위해 사용된다. 일 실시예에서, 전기적 신호의 테스트는 테스트 장치의 프로브(probe)(도시하지 않음)를 테스트용 단자(103)에 접속시켜서 수행될 수 있다. 테스트용 단자(103)는 상부 수지층(96)의 상면, 즉 실장용 단자(92)가 배치된 측(즉, 하부 수지층(87)의 면(87A))에 대해서 기판(81)의 반대쪽 상에 배치되어 있으며, 테스트용 단자(103)는 접속 패드(101)에 전기적으로 접속되어 있다.
실장용 단자(92)가 배치된 측(즉, 하부 수지층(87)의 하면(87A))에 대해서 기판(81)의 반대쪽(즉 상부 수지층(96)의 상면) 상에 테스트용 단자(103)를 배치시킴으로써, 테스트용 단자(103)를 실장하기 위한 접속 패드는 실장용 단자(92)가 배치된 기판(81) 측 상에 배치되지 않아도 되므로, 기판(81)의 외형이 작아지게 되고 반도체 장치(80)를 소형화할 수 있다.
도 5는 도 2에 나타낸 반도체 장치(50) 상에 본 실시예의 반도체 장치(80)를 실장하여 구현한 구조의 단면도이다. 도 5에 나타낸 바와 같이, 예를 들면 본 실시예의 반도체 장치(80)를 반도체 장치(50) 상에 실장할 때, 테스트 장치의 프로브(도시하지 않음)는 상부 수지층(96)의 상면측(즉, 반도체 장치(50)와 대향하지 않는 측) 상에 배치된 테스트용 단자(103)에 접속될 수 있으며, 따라서 반도체 장치(50)와 반도체 장치(80)의 전기적 신호의 테스트를 수행할 수 있다.
도시된 실시예에서, 테스트용 단자(103)는 실질적으로 구형상이며, 이 구형상의 상부에는 평탄면(103A)이 배치되어 있다. 테스트용 단자(103)는 와이어(107)보다도 더 멀리 돌출되도록 배치되는 것이 바람직하다.
와이어(107)보다도 더 멀리 테스트용 단자(103)가 돌출되도록 배치시킴으로써, 테스트용 단자(103)의 평탄면(103A)에 테스트 장치의 프로브를 접속시키는 과정에서 와이어(107)가 방해되지 않는다. 또한, 테스트 장치의 프로브와 테스트용 단자(103)의 접속이 용이할 수 있다. 또한, 반도체 칩(105)이 기판(81)에 플립칩(flip chip) 접속되는 경우에는 테스트용 단자(103)는 반도체 칩(105)보다도 더 멀리 돌출되도록 배치되는 것이 바람직하다.
도시된 실시예에서, 와이어(107)를 보호하기 위한 몰드 수지(109)는 테스트용 단자(103)의 평탄면(103A)을 노출시키도록 배치되어 있는 동시에 테스트용 단자(103)의 다른 부분은 덮고 있다. 테스트용 단자(103)의 평탄면(103A)과 몰드 수지(109)의 면(109A)은 실질적으로 동일한 평면으로 되도록 배치되어 있다. 몰드 수지(109)가 테스트용 단자의 면(103A)을 노출시키도록 배치되어 있는 동시에 테스트용 단자(103)의 다른 부분은 덮도록 함으로써, 테스트용 단자(103)의 주위는 몰드 수지(109)에 의해서 지지될 수 있으며, 기판(81)에 대한 테스트용 단자(103)의 위치를 규제할 수 있다.
테스트용 단자(103)로서는, 예를 들면 솔더 볼 또는 원 기둥 형상이나 각 기 둥 형상의 금속 포스트를 사용할 수 있다. 테스트용 단자(103)로서 금속 포스트를 사용하는 경우에는, 예를 들면 구리로 형성된 금속 포스트는 솔더에 의해서 접속 패드(101)에 접속될 수 있거나, 금속 포스트는 접속 패드(101) 상에 도금막을 석출 성장시키는 등에 의해서 형성될 수도 있다. 테스트용 단자(103)로서 솔더 볼을 사용하는 경우, 테스트용 단자(103)의 직경 R2는, 예를 들면 0.4 mm일 수 있으며, 이와 같은 경우에 몰드 수지(109)를 관통하여 노출된 평탄면(103A)의 직경 R1은, 예를 들면 0.25 mm일 수 있다. 또한, 몰드 수지(109)의 두께 T2는, 예를 들면 0.3 mm일 수 있다.
다음으로, 도 6 내지 도 10을 참조하여 본 실시예의 반도체 장치(80)의 제조 방법에 대해서 설명한다. 도 6 내지 도 10은 반도체 장치(80)의 제조 공정을 나타낸 도면이다. 도 6 내지 도 10에서 도 4에 나타낸 구성 요소와 동일한 구성 요소에는 동일한 부호를 할당하였다. 또한, 도 8에서 T3는 상부 수지층(96)의 상면에 대해, 연마되기 전의 몰드 수지(109)의 두께(이하 "두께 T3"라 한다)를 나타낸다.
본 실시예에 따르면, 먼저, 도 6에 나타낸 바와 같이, 예를 들면 기판을 제조하는 종래의 방법을 통해서 도 4를 참조하여 설명한 바와 같은 기판(81)을 제조한다. 이 경우에 접속 패드(101)는 상부 수지층(96)의 상면(즉, 실장용 단자(92)를 실장하기 위한 접속 패드(89)가 형성된 측에 대해서 반대쪽) 상에 생성된다.
다음으로, 도 7에 나타낸 바와 같이 상부 수지층(96) 상의 칩 실장 영역 C에 접착제를 통해서 반도체 칩(105)을 실장하고, 또한 전극 패드(106)와 와이어 접속부(99)는 와이어(107)를 통해서 접속된다. 계속하여 테스트용 단자(103)는 접속 패 드(101)에 접속된다. 일례에서, 반도체 칩(105)의 두께 T1은, 예를 들면 0.15 mm일 수 있으며, 와이어(107)의 높이 H1은, 예를 들면 0.1 mm일 수 있다. 또한, 테스트용 단자(103)의 직경 R2는, 예를 들면 0.4 mm일 수 있다.
다음으로, 도 8에 나타낸 바와 같이 몰드 수지(109)는 와이어(107)와, 반도체 칩(105), 및 테스트용 단자(103)를 덮도록 배치된다. 몰드 수지(109)의 두께 T3는 와이어(107)를 덮기 위한 충분한 두께로 배치되는 것이 바람직하다.
다음으로, 도 9에 나타낸 바와 같이 몰드 수지(109)의 연마면은 기재(82)의 면방향과 평행하게 배치되도록 연마되며, 그 결과, 테스트용 단자(103)의 상면은 몰드 수지(109)를 관통하여 노출된다. 이 경우에 테스트용 단자(103)는 몰드 수지(109)와 함께 연마되므로, 테스트용 단자(103)의 상부는 몰드 수지(109)를 관통하여 노출된 평탄면(103A) 내에 배치된다. 연마된 후의 몰드 수지(109)의 두께 T2는, 예를 들면 0.3 mm일 수 있다. 테스트용 단자(103)의 평탄면(103A)의 직경 R1은, 예를 들면 0.25 mm일 수 있다.
다음으로, 도 10에 나타낸 바와 같이 실장용 단자(92)는 접속 패드(89)에 접속되며, 따라서 반도체 장치(80)가 제조된다. 실장용 단자(92)로서 솔더 볼을 사용하는 경우, 실장용 단자(92)의 직경 R3는, 예를 들면 0.4 mm일 수 있다.
다음으로, 도 11 및 도 12를 참조하여 반도체 장치(80)의 변형례를 설명한다. 본 변형례에 따르면 반도체 장치(110)에서는, 테스트용 단자(103) 대신에, 다른 반도체 장치와의 접속을 구현하기 위한 실장용 단자는 상부 수지층(96)의 상면 상에 배치되어 있다. 즉, 반도체 장치(110)는 기판의 양 측면 상에 배치된 실장용 단자를 가지고 있다.
도 11은 반도체 장치(110)의 단면도이며, 도 12는 상기 반도체 장치(110) 상에 도 2에 나타낸 반도체 장치(70)를 실장하여 구현한 구조의 단면도이다. 도 11에서, T4는 전극 패드(106)를 구비한 반도체 칩(123)의 두께(이하 "두께 T4"라 한다)를 나타낸다. 또한, 도 11 및 도 12에서, 도 4에 나타낸 반도체 장치(80)의 구성 요소와 동일한 구성 요소에는 동일한 도면 부호를 붙였다.
도시된 실시예에 따르면, 반도체 장치(110)는 기판(115)과, 반도체 칩(123), 및 실장용 단자(118, 126)를 구비하고 있다. 반도체 칩(123)은 접착제에 의해서 상부 수지층(96) 상의 칩 실장 영역 C에 접착되어 있다.
기판은 기재(82)와, 비아(83)와, 하부 배선(85)과, 하부 수지층(87)과, 비아(88, 97)와, 솔더 레지스트(91, 102)와, 상부 배선(95)과, 상부 수지층(96)과, 와이어 접속부(99), 및 접속 패드(117, 121)를 구비하고 있다. 접속 패드(117)는 실장용 단자(118)를 실장하기 위한 것이며, 하부 수지층(87)의 면(87A) 상에 배치되어 있다. 접속 패드(121)는 실장용 단자(125)를 배치하기 위한 것이며, 상부 수지층(96)의 상면 상에 실장되어 있다.
반도체 칩(123)은 와이어(107)를 통해서 와이어 접속부(99)에 전기적으로 접속되는 전극 패드(106)를 가지고 있다. 일례에서, 반도체 칩(123)의 두께 T4는, 예를 들면 0.15 mm일 수 있다. 또한, 와이어(107)의 높이 H1은, 예를 들면 0.1 mm일 수 있다.
실장용 단자(118)는 마더 보드와 같은 다른 기판과의 접속을 구현하기 위한 외부 접속 단자에 대응한다. 실장용 단자(118)는 실질적으로 구 형상으로 되어 있으며, 접속 패드(117) 상에 배치되어 있다. 실장용 단자(118)로서는, 예를 들면 솔더 볼이나 금속 포스트를 사용할 수 있다. 실장용 단자(118)로서 솔더 볼을 사용하는 경우, 실장용 단자(118)의 직경 R4는, 예를 들면 0.4 mm일 수 있다.
실장용 단자(125)는 실질적으로 구형상이며, 이 구형상의 상부에는 평탄면(125A)이 배치되어 있다. 실장용 단자(125)는 와이어(107)보다도 더 멀리 돌출되도록 배치되는 것이 바람직하다.
도 12에 나타낸 바와 같이, 접속 패드(121) 상의 와이어(107)보다도 더 멀리 실장용 단자(125)를 돌출되도록 배치함으로써, 실장용 단자(125)와 실장용 단자(41)는 반도체 장치(110) 상에 반도체 장치(70)를 실장할 때 와이어(107)의 위치로부터 떨어진 위치에 접속될 수 있다. 이에 의해서, 반도체 칩(123) 및 와이어(107)의 높이 방향에 대한 위치 관계는 고려하지 않아도 되므로, 반도체 장치(110) 상으로의 반도체 장치(70)의 실장이 용이할 수 있다. 반도체 칩(123)을 기판(115)에 플립 칩 접속하는 경우에, 실장용 단자(125)는 반도체 칩(123)보다도 더 멀리 돌출되도록 배치되는 것이 바람직하다.
도시된 실시예에서, 실장용 단자(125)는 접속 패드(121) 상에 배치되어 있으며, 몰드 수지(109)는 실장용 단자(125)의 면(125A)을 노출시키도록 배치되는 동시에 실장용 단자(125)의 다른 부분을 덮고 있다. 또한, 실장용 단자(125)의 면(125A)은 몰드 수지(109)의 면(109A)과 실질적으로 동일한 평면이 되도록 배치되어 있다.
몰드 수지(109)가 면(125A)을 노출시키도록 배치하는 동시에 실장용 단자(125)의 다른 부분을 덮도록 함으로써, 기판(115)에 대한 실장용 단자(125)의 위치를 규제할 수 있다. 실장용 단자(125)로서는, 예를 들면 솔더 볼, 원 기둥 형상이나 각 기둥 형상의 금속 포스트를 사용할 수 있다. 실장용 단자(125)로서 금속 포스트를 사용하는 경우에는, 예를 들면 구리로 형성된 금속 포스트는 솔더에 의해서 접속 패드(121)에 접속될 수 있거나, 접속 패드(121) 상에 도금막을 석출 성장시켜서 금속 포스트를 생성할 수 있다. 일례에서 실장용 단자(125)의 직경 R5는, 예를 들면 0.4 m일 수 있으며, 이 경우 몰드 수지(109)에 의해서 노출된 실장용 단자(125)의 면(125A)의 직경(R6)은, 예를 들면 0.25 mm일 수 있다.
도 13은 도 4에 나타낸 반도체 장치(80)를 반도체 장치(110) 상에 실장하여 구현한 구조의 단면도이다. 도 13에 나타낸 바와 같이, 기재(82)의 상면(82A) 측 상에 배치된 테스트용 단자(103)를 갖는 반도체 장치(80)를 반도체 장치(110) 상에 실장하여, 반도체 장치(80)와 반도체 장치(110) 사이의 전기적 신호의 테스트를 수행할 수 있다.
다음므로, 도 14 및 도 15를 참조하여 반도체 장치(80)의 다른 변형례에 대해서 설명한다. 본 변형례에 따른 반도체 장치(130)는 기재(82)의 상면(82A) 측 상에 배치되는 마더 보드와 같은 다른 기판과의 접속을 실현하기 위한 실장용 단자(134)와 기재(82)의 하면(82A) 측 상에 배치된 전자 부품을 구비하고 있다. 도 14는 반도체 장치(130)의 단면도이며, 도 15는 반도체 장치(130)를 마더 보드(150)에 접속하여 구현한 구조의 단면도이다. 도 14 및 도 15에서는, 도 4에 나타낸 반도체 장치(80)의 구성 요소와 동일한 구성 요소에는 동일한 도면 부호를 붙였다.
도시된 실시예에서, 반도체 장치(130)는 기판(131)과, 반도체 칩(105)과, 실장용 단자(134)와, 개별 부품(141), 및 반도체 칩(도시하지 않음)이 내장된 패키지(145)를 구비하고 있다.
기판(131)은 기재(82)와, 비아(83)와, 하부 배선(85)과, 하부 수지층(87)과, 비아(88, 97)와, 상부 배선(95)과, 상부 수지층(96)과, 와이어 접속부(99)와, 솔더 레지스트(102, 138)와, 접속 패드(132)와, 제 1 접속부(136), 및 제 2 접속부(137)를 구비하고 있다. 접속 패드(132)는 상부 수지층(96) 상에 배치되어 있으며, 비아(97)에 전기적으로 접속되어 있다. 접속 패드는 실장용 단자(134)를 실장하기 위해 사용되는 것이다.
제 1 접속부(136)는 하부 수지층(87)의 면(87A) 상에 배치되어 있으며, 비아(88)에 전기적으로 접속되어 있다. 제 1 접속부(136)는 개별 부품(141)과의 전기적인 접속을 구현하도록 구성되어 있다. 제 2 접속부(137)는 하부 수지층(87)의 면(87A) 상에 배치되어 있으며, 비아(88)에 전기적으로 접속되어 있다. 제 2 접속부(137)는 패키지(145)와의 전기적인 접속을 구현하도록 구성되어 있다. 솔더 레지스트(138)는 제 1 접속부(136)와 제 2 접속부(137) 사이의 영역에서 하부 수지층(87)의 면(87A) 상에 배치되어 있다.
실장용 단자(134)는 실질적으로 구형상이며, 이 구형상의 상부에는 평탄면(134A)이 배치되어 있다. 실장용 단자(134)는 접속 패드(132) 상에 실장되어 있으며, 와이어(107)보다도 더 멀리 돌출하도록 배치되어 있다. 실장용 단자(134)로서 는, 예를 들면 솔더 볼이나 금속 포스트를 사용할 수 있다.
도 15에 나타낸 바와 같이, 접속 패드(132) 상에서 와이어(107)보다도 더 멀리 돌출하도록 실장용 단자(134)를 배치함으로써, 반도체 장치(130)를 마더 보드(150)에 실장하는 경우, 마더 보드(150)의 접속 패드(151)와 실장용 단자(134)는 와이어(107)로부터 멀어진 위치에서 전기적으로 접속될 수 있다. 이에 의해서 반도체 칩(105)과 와이어(107)의 위치를 고려하지 않고도 마더 보드(150) 상에 반도체 장치(130)를 용이하게 실장할 수 있다. 기판(131)에 반도체 칩(105)을 플립 칩 접속시키는 경우에 실장용 단자는 반도체 칩(105)보다도 더 멀리 돌출되도록 배치하는 것이 바람직하다.
도시된 실시예에서, 몰드 수지(109)는 실장용 단자(134)의 면(134A)을 노출시키도록 배치되는 동시에 실장용 단자(134)의 다른 부분은 덮고 있다. 실장용 단자(134)의 면(134A)은 몰드 수지(109)의 면(109A)과 실질적으로 동일한 평면이 되도록 배치되어 있다.
몰드 수지(109)가 면(134A)을 노출시키도록 배치되어 있는 동시에 실장용 단자(134)의 다른 부분을 덮도록 함으로써, 실장용 단자(134)의 주위는 몰드 수지(109)에 의해서 지지될 수 있으므로, 기판(131)에 대한 실장용 단자(134)의 위치를 규제할 수 있다. 실장용 단자(134)로서는 솔더 볼, 원 기둥 형상이나 각 기둥 형상의 금속 포스트를 사용할 수 있다. 실장용 단자(134)로서 금속 포스트를 사용하는 경우에는, 예를 들면 구리로 형성된 금속 포스트는 솔더에 의해서 접속 패드(132)에 접속될 수 있거나, 접속 패드(132) 상에 도금막을 석출 성장시켜서 금속 포스트 를 생성할 수도 있다. 실장용 단자(134)로서 솔더 볼을 사용하는 경우, 실장용 단자(134)의 직경 R7은, 예를 들면 0.4 mm일 수 있으며, 이 경우에 실장용 단자(134)의 평탄면(134A)의 직경 R8는, 예를 들면 0.25 mm일 수 있다.
개별 부품(141)은 전극(142)을 구비하는 전자 부품이다. 전극(142)은 솔더 페이스트(143)에 의해 제 1 접속부(136)에 전기적으로 접속되어 있다. 일 실시예에서, 각각의 개별 부품(141)은 트랜지스터, 다이오드, 저항, 또는 콘덴서와 같은 기본 전기 소자에 대응, 즉 각각의 부품(141)은 이와 같은 기능 중의 하나를 구현할 수 있다(부품(141)은 또한 "디스크리트 부품(discrete part)"으로도 불리워진다).
다른 전자 부품에 대응하는 패키지(145)는 패키지 본체(146)와, 리드 프레임(147)과, 패키지 본체(146) 내에 수용된 반도체 칩(도시하지 않음)을 구비하고 있다. 리드 프레임(147)은 패키지 본체(146) 내에 수용된 반도체 칩에 전기적으로 접속되어 있다. 리드 프레임(147)은 솔더에 의해 제 2 접속부(137)에 전기적으로 접속되어 있다.
반도체 칩(105)이 실장된 기판(131) 측 상에 실장용 단자(134)를 배치함으로써, 복수의 전자 부품(예를 들면, 개별 부품(141) 및 패키지(145))은 기판(131)의 다른쪽, 즉 반도체 칩(105)이 실장된 측에 대해서 반대쪽 상에 배치될 수 있다. 이에 의해서 반도체 장치(130)는 고밀도로 실장될 수 있다. 기판(131) 상에 배치되는 전자 부품의 종류는 도시된 예에서와 같이 제한되지 않는다.
이상 본 발명은 특정한 바람직한 실시예에 의해서 설명되었지만, 본 발명을 읽고 이해하는 것에 의해서 본 기술 분야에서 통상의 지식을 가진 자라면 등가 발 명 및 변형 발명을 착상할 수 있는 것은 명백하다. 본 발명은 이와 같은 모든 등가 발명 및 변형 발명을 포함하며, 특허 청구 범위의 범위에 의해서한 제한된다.
본 발명에 따르면, 소형화를 도모하는 동시에 스택 구조로 된 반도체 장치 사이의 전기적 신호의 테스트를 실시하는 반도체 장치에 적용될 수 있다.
상기 발명에 따르면, 수지에 의해 테스트용 단자의 기판 상에서의 위치를 규제할 수 있다.
본 발명에 따르면, 반도체 장치의 소형화를 도모하는 동시에, 스택 구조로 되는 반도체 장치 사이의 전기적 신호의 테스트를 행할 수 있다.

Claims (4)

  1. 반도체 칩과,
    상기 반도체 칩이 실장된 기판과,
    상기 기판의 제 1 측면 상에 배치된 실장용 단자, 및
    상기 기판의 상기 제 1 측면과는 반대쪽인 상기 기판의 제 2 측면 상에 배치되는 테스트용 단자를 구비하는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 반도체 칩은 상기 기판의 상기 제 2 측면 상에 실장되며,
    상기 테스트용 단자는 상기 기판의 상기 제 2 측면으로부터 상기 반도체 칩보다도 더 멀리 돌출되어 있는 것을 특징으로 하는 반도체 장치.
  3. 제 2 항에 있어서,
    상기 반도체 칩은 와이어(wire)에 의해 상기 기판에 접속되며,
    상기 테스트용 단자는 상기 기판의 상기 제 2 측면으로부터 상기 와이어보다도 더 멀리 돌출되어 있는 것을 특징으로 하는 반도체 장치.
  4. 제 1 항에 있어서,
    상기 반도체 칩은 수지(resin)로 덮혀 있으며, 상기 테스트용 단자의 일부는 상기 수지를 관통하여 노출되어 있는 것을 특징으로 하는 반도체 장치.
KR1020050120531A 2004-12-10 2005-12-09 반도체 장치 KR20060065561A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00358543 2004-12-10
JP2004358543A JP4444088B2 (ja) 2004-12-10 2004-12-10 半導体装置

Publications (1)

Publication Number Publication Date
KR20060065561A true KR20060065561A (ko) 2006-06-14

Family

ID=36582851

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050120531A KR20060065561A (ko) 2004-12-10 2005-12-09 반도체 장치

Country Status (5)

Country Link
US (1) US20060125077A1 (ko)
JP (1) JP4444088B2 (ko)
KR (1) KR20060065561A (ko)
CN (1) CN1812082A (ko)
TW (1) TWI395302B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103346137A (zh) * 2013-06-24 2013-10-09 曙光信息产业(北京)有限公司 集成电路封装件及其工艺方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007069606A1 (ja) 2005-12-14 2007-06-21 Shinko Electric Industries Co., Ltd. チップ内蔵基板およびチップ内蔵基板の製造方法
JP2008016630A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
JP5135828B2 (ja) * 2007-02-28 2013-02-06 ソニー株式会社 基板およびその製造方法、半導体パッケージおよびその製造方法、並びに半導体装置およびその製造方法
JP4802155B2 (ja) * 2007-08-07 2011-10-26 京セラＳｌｃテクノロジー株式会社 配線基板
JP5557439B2 (ja) 2008-10-24 2014-07-23 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
US8406004B2 (en) 2008-12-09 2013-03-26 Stats Chippac Ltd. Integrated circuit packaging system and method of manufacture thereof
CN103681359A (zh) * 2012-09-19 2014-03-26 宏启胜精密电子(秦皇岛)有限公司 层叠封装结构及其制作方法
JP6320681B2 (ja) * 2013-03-29 2018-05-09 ローム株式会社 半導体装置
KR102237870B1 (ko) * 2013-10-25 2021-04-09 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법과 이를 이용하는 반도체 패키지
KR102192569B1 (ko) * 2015-11-06 2020-12-17 삼성전자주식회사 전자 부품 패키지 및 그 제조방법
US10204889B2 (en) 2016-11-28 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
US10541209B2 (en) * 2017-08-03 2020-01-21 General Electric Company Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof
US10804115B2 (en) 2017-08-03 2020-10-13 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100266693B1 (ko) * 1998-05-30 2000-09-15 김영환 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법
JP2001339011A (ja) * 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
US6326700B1 (en) * 2000-08-15 2001-12-04 United Test Center, Inc. Low profile semiconductor package and process for making the same
US6798057B2 (en) * 2002-11-05 2004-09-28 Micron Technology, Inc. Thin stacked ball-grid array package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103346137A (zh) * 2013-06-24 2013-10-09 曙光信息产业(北京)有限公司 集成电路封装件及其工艺方法

Also Published As

Publication number Publication date
US20060125077A1 (en) 2006-06-15
TW200625561A (en) 2006-07-16
JP2006165466A (ja) 2006-06-22
CN1812082A (zh) 2006-08-02
JP4444088B2 (ja) 2010-03-31
TWI395302B (zh) 2013-05-01

Similar Documents

Publication Publication Date Title
KR20060065561A (ko) 반도체 장치
TWI528522B (zh) 具有中央接觸及改良式接地或功率分佈之增強型堆疊式微電子總成以及系統
US8378478B2 (en) Enhanced stacked microelectronic assemblies with central contacts and vias connected to the central contacts
US8283767B1 (en) Dual laminate package structure with embedded elements
JP3888854B2 (ja) 半導体集積回路の製造方法
TWI478317B (zh) 具安裝互連之可安裝的積體電路封裝件系統
US8294253B2 (en) Semiconductor device, electronic device and method of manufacturing semiconductor device, having electronic component, sealing resin and multilayer wiring structure
US20090102037A1 (en) Semiconductor package, module, system having solder ball coupled to chip pad and manufacturing method thereof
US20070257348A1 (en) Multiple chip package module and method of fabricating the same
JP2006190767A (ja) 半導体装置
JPH07503579A (ja) フリップチップ集積回路の背面接地
US20060113679A1 (en) Semiconductor device
US20090310322A1 (en) Semiconductor Package
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6576998B1 (en) Thin semiconductor package with semiconductor chip and electronic discrete device
KR20020061812A (ko) 볼 그리드 어레이형 멀티 칩 패키지와 적층 패키지
KR101123805B1 (ko) 스택 패키지 및 그 제조방법
US20030042591A1 (en) Electronic component with at least two stacked semiconductor chips, and fabrication method
JP4704404B2 (ja) 半導体装置とその製造方法
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체
KR101392765B1 (ko) 반도체 패키지 및 그 제조 방법
JP2822990B2 (ja) Ｃｓｐ型半導体装置
JP2002270762A (ja) 半導体装置
KR20080058985A (ko) 반도체 패키지 및 그 제조방법
KR20040096138A (ko) 초박형 볼 그리드 어레이 패키지

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20130123

Effective date: 20140418