CN103346137A - 集成电路封装件及其工艺方法 - Google Patents

Abstract

本发明公开了一种集成电路封装件及其工艺方法，该集成电路封装件包括集成电路芯片、以及用于安装集成电路芯片的衬底，所述衬底的顶面设有封装盖，封装盖与所述衬底之间形成有空腔，所述集成电路芯片位于该空腔内，所述衬底的顶面边缘处设有测试接口，该测试接口与所述集成电路芯片的内部电路电连接并位于所述空腔之外，所述衬底的底面设有封装引脚。本发明通过将测试接口设置于衬底顶面边缘处，从而有效的将封装引脚与测试接口分开，使测试接口不会占用衬底上用于安装封装引脚的有效物理空间，避免了衬底的有效物理空间存在不必要的浪费现象，同时，由于并没有去除测试接口，从而保持了集成电路封装功能的完整性。

Description

集成电路封装件及其工艺方法

技术领域

本发明涉及集成电路封装领域，具体来说，涉及一种集成电路封装件及其工艺方法。

背景技术

当前，超大规模集成电路无论在垂直堆叠层数、硅晶圆片厚度、硅穿孔直径、引脚间距，还是在器件功耗、性能指标等各方面都取得了质的飞跃，其对应的超大规模集成电路封装结构也朝着微小型化、高密度化、低功耗和高可靠性等方向对封装材料、封装工艺提出了更多的要求。

如图1所示，现代超大规模集成电路封装件的结构包括衬底11，衬底11的顶面设置封装盖12，封装盖12与衬底11之间形成有空腔，该空腔内放置有集成电路，衬底11的底部设置球栅式引脚13和JTAG（Joint Test ActionGroup，联合测试行为组织）接口14以及JTAG接口14的相应物理管脚。

其中，JTAG接口以及JTAG接口的相应物理管脚与正常的功能管脚（即球栅式引脚）是共同分享衬底底面的有效物理空间的。但是由于超大规模集成电路封装件在具体产品设计以及使用过程中，JTAG接口的实际应用率不是很高，从而这种结构的设置就导致了衬底底面的有效物理空间存在不必要的浪费。

然而，尽管当前JTAG接口存在着使用率不高的现状，但是为了保持功能的完整性，大多数芯片厂商在出产芯片成品的过程中，还是会保留JTAG接口以及JTAG接口的相应物理管脚，而且，大多数芯片使用厂商在使用芯片构建系统的过程中，为了采用ISP(In-System Programmable，系统内可编程)功能进行有限的系统调试与升级，也不得不要求芯片厂商在衬底上预留JTAG接口以及JTAG接口的相应物理管脚。从而就造成了在超大规模集成电路封装中，低使用率的JTAG接口及其相应物理管脚占用衬底的有效物理空间，导致有效物理空间存在不必要的浪费的同时，又不得不保留JTAG接口及其相应物理管脚，来满足集成电路封装功能的完整性这一窘迫的现象。

针对于这一窘迫的现象，目前尚未提出有效的解决方案。

发明内容

针对相关技术中低使用率的JTAG接口及其相应物理管脚占用衬底的有效物理空间，导致有效物理空间存在不必要的浪费的同时，又不得不保留JTAG接口及其相应物理管脚，来满足集成电路封装功能的完整性的问题，本发明提出一种集成电路封装件及其工艺方法，能够避免衬底上用于安装功能管脚的有效物理空间的不必要浪费，而且还能够满足集成电路封装功能的完整性。

本发明的技术方案是这样实现的：

根据本发明的一个方面，提供了一种集成电路封装件。

该集成电路封装件，包括集成电路芯片、以及用于安装集成电路芯片的衬底，衬底的顶面设有封装盖，封装盖与衬底之间形成有空腔，集成电路芯片位于该空腔内，衬底的顶面边缘处设有测试接口，该测试接口与集成电路芯片的内部电路电连接并位于空腔之外，衬底的底面设有封装引脚。

可选地，衬底为PCB板。

可选地，封装盖为陶瓷封装盖。

可选地，测试接口包括以下至少之一：JTAG接口、ISP接口。

可选地，测试接口的引脚为表贴式焊盘。

可选地，表贴式焊盘的表面设有镀金层。

根据本发明的另一方面，提供了一种集成电路封装件的工艺方法。

该工艺方法，包括：

将集成电路芯片安装于衬底上，并且，在衬底的顶面上安装封装盖，使集成电路芯片位于封装盖与衬底之间形成的空腔内；

在衬底的顶面边缘处布置测试接口，并将测试接口与集成电路芯片的内部电路电连接；

在衬底的底面安装封装引脚（可以在最后进行，也可以在之前的任何时间点进行，例如，在提供衬底时就安装封装引脚，也可以在安装集成电路芯片时安装封装引脚，也可以在安装封装盖时安装封装引脚等等，也可以是在上述任一步骤之前或之后安装封装引脚）。

可选地，衬底为PCB板。

可选地，封装盖为陶瓷封装盖。

可选地，测试接口包括以下至少之一：JTAG接口、ISP接口。

可选地，测试接口的引脚为表贴式焊盘。

可选地，通过镀金工艺对表贴式焊盘的表面进行处理。

本发明通过将测试接口设置于衬底顶面边缘处，从而有效的将封装引脚与测试接口分开，使测试接口不会占用衬底上用于安装封装引脚的有效物理空间，避免了衬底的有效物理空间存在不必要的浪费现象，同时，由于并没有去除测试接口，从而保持了集成电路封装功能的完整性。

此外，本发明还将测试接口的引脚设计成了表贴式焊盘，从而简化了测试过程中的互联工艺，使得本发明在测试时，仅需将测试仪器探头与表贴式焊盘紧密接触或者用飞线点焊在表贴式焊盘的表面，即可完成互联，彻底的摆脱了传统的球栅式、插针式等引脚所需的特殊焊接工艺，促使了部分不具备回流焊接工艺的系统集成厂商，能够轻松完成集成电路封装件应用阶段中的系统测试和软件升级，缩短了系统产品研发周期。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是根据本发明背景技术的超大规模集成电路封装件的结构示意图；

图2是根据本发明实施例的集成电路封装件的结构俯视图；

图3是根据本发明实施例的集成电路封装件的结构侧视图；

图4是根据本发明实施例的集成电路封装件的工艺方法的流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。

根据本发明的实施例，提供了了一种集成电路封装件，如图2和图3所示，其中，

图2是本发明实施例的集成电路封装件的结构俯视图，从图2中可以看出，集成电路封装件包括集成电路芯片21、以及用于安装集成电路芯片21的衬底22，衬底22的顶面设有封装盖23，封装盖23与衬底22之间形成有空腔，集成电路芯片21位于该空腔内，衬底22的顶面边缘处设有测试接口24，该测试接口24与集成电路芯片21的内部电路电连接并位于空腔之外。

图3是根据本发明实施例的集成电路封装件的结构侧视图，从图3中还可以看出，衬底22的底面设有封装引脚25。

根据本发明的实施例，还提供了一种集成电路封装件的工艺方法。

如图4所示，根据本发明实施例的集成电路封装件的工艺方法包括：

步骤S401，将集成电路芯片安装于衬底上，并且，在衬底的顶面上安装封装盖，使集成电路芯片位于封装盖与衬底之间形成的空腔内；

步骤S403，在衬底的顶面边缘处布置测试接口，并将测试接口与集成电路芯片的内部电路电连接；

步骤S405，在衬底的底面安装封装引脚。

其中，步骤S405可以在最后进行，也可以在之前的任何时间点进行，例如，在提供衬底时就安装封装引脚，也可以在安装集成电路芯片时安装封装引脚，也可以在安装封装盖时安装封装引脚等等，也可以是在上述任一步骤之前或之后安装封装引脚。

本发明在实际生产时，为了方便布置电路，可以将PCB板作为衬底来使用。而且，为了保护集成电路芯片不受损坏，还可以将封装盖选用为陶瓷封装盖。另外，本发明还可根据客户需求，选用不同的测试接口（例如，JTAG接口、ISP接口等等）和封装引脚（例如，球栅式引脚、插针式引脚等等）。

而对于测试接口的引脚来说，为了增强电气性能，简化互联工艺，可以将测试接口的引脚设计成表贴式焊盘，从而有效的节省了集成电路封装件的空间，当需要测试时，无需额外接口或者采用特殊焊接工艺，只需将测试仪器的探头与焊盘紧密接触或者用将测试仪器的探头用飞线点焊在焊盘上，即可完成互联，进而进行测试。

当然，本发明在实际生产时，除了上述情况以外，还可以基于集成电路封装件的使用寿命出发，在表贴式焊盘或者球栅式引脚、插针式引脚等等引脚上设置镀金层（设计镀金层的方法是通过镀金工艺对表贴式焊盘的表面进行处理），以防止引脚在长期使用时出现被氧化的现象，提高使用寿命。

在实际应用时，值得注意的是，测试接口不能预设在封装盖上，因为超大集成规模电路在很多应用场合，封装盖上需要加载散热片，以改善封装件的散热效果。而在加载散热片后，由于衬底的顶面与封装盖的顶面作为相互平行的两个同轴平面，封装盖的顶面相比于衬底的顶面要高一定的垂直高度，所以当封装盖与散热片机密接触时，不会影响衬底边缘的测试接口的正常工作。

总的来说，本发明为了超大集成电路的封装、测试和调试提供了一个全新的设计理念，突破了传统集成电路封装中功能管脚数量的限制，从而使得集成电路封装件在实现保留传统集成电路封装件的功能的同时，可以减少了集成电路封装件底部的有效管脚数据量，或者在实现保留原有管理密度的同时，使集成电路封装件的功能得到进一步扩展，性能得到较大的提升。

除此之外，本发明在具体应用时，也具有突出的表现，例如，由于集成电路封装件上已经将JTAG、ISP等仅应用于测试的管脚封装在集成电路封装件上，从而使得主板或板卡厂商无需再在主板或板卡上增加JTAG接口或ISP接口，进而消除了相应PCB板在布线过程中需要将对应测试引脚通过走线扇出到主板或板卡PCB表面所带来的困扰，大大降低了对工程师所提出的苛刻专业技能需求。

另外，在具体应用时，本发明在不影响集成电路芯片功能正常使用的同时，还可根据具体需要，利用保留的测试接口进行系统升级与测试，而不需要搭建额外的电路，简化了系统设计和测试的流程，实现了经济效益的最大化。

此外，在具体应用时，由于本发明采用表贴式焊盘，在集成电路封装件测试阶段和后续系统测试与升级过程中，简化了互联工艺（仅需将测试仪器探头表贴焊盘紧密接触或者用飞线点焊在焊盘表面，即可完成互联），彻底摆脱了传统球栅式引脚、插针式引脚所需的特殊焊接工艺需求，促使一部分不具备回流焊接工艺的系统集成厂商，能轻松完成集成电路封装件应用阶段中系统测试和软件升级，缩短了系统产品研发周期。

而在散热方面，本发明中的预留的测试接口的热辐射性能参数基本与传统集成电路封装件持平，在集成电路封装件的陶瓷封装盖上添加散热片进行辅助散热的同时，不影响PCB衬底边缘加入测试点的正常使用，极大提高了集成电路系统设计的灵活性。

综上所述，借助于本发明的上述技术方案，通过在衬底的顶面边缘预留JTAG接口或其他类似的供测试、调试、升级的物理接口，使得本发明在极大压缩集成电路封装件物理空间的同时，保留了封装件的相应功能，对集成电路封装件朝着微小型化、高密度、高性能、低功耗等方向发展具有较大的推动作用。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种集成电路封装件，其特征在于，包括集成电路芯片、以及用于安装集成电路芯片的衬底，所述衬底的顶面设有封装盖，封装盖与所述衬底之间形成有空腔，所述集成电路芯片位于该空腔内，所述衬底的顶面边缘处设有测试接口，该测试接口与所述集成电路芯片的内部电路电连接并位于所述空腔之外，所述衬底的底面设有封装引脚。

2.根据权利要求1所述的集成电路封装件，其特征在于，所述衬底为PCB板。

3.根据权利要求1所述的集成电路封装件，其特征在于，所述封装盖为陶瓷封装盖。

4.根据权利要求1所述的集成电路封装件，其特征在于，所述测试接口包括以下至少之一：JTAG接口、ISP接口。

5.根据权利要求1所述的集成电路封装件，其特征在于，所述测试接口的引脚为表贴式焊盘。

6.根据权利要求5所述的集成电路封装件，其特征在于，所述表贴式焊盘的表面设有镀金层。

7.一种集成电路封装件的工艺方法，其特征在于，包括：

将集成电路芯片安装于衬底上，并且，在所述衬底的顶面上安装封装盖，使所述集成电路芯片位于所述封装盖与所述衬底之间形成的空腔内；

在所述衬底的顶面边缘处布置测试接口，并将所述测试接口与所述集成电路芯片的内部电路电连接；

在所述衬底的底面安装封装引脚。

8.根据权利要求7所述的工艺方法，其特征在于，所述测试接口包括以下至少之一：JTAG接口、ISP接口。

9.根据权利要求8所述的工艺方法，其特征在于，所述测试接口的引脚为表贴式焊盘。

10.根据权利要求9所述的工艺方法，其特征在于，通过镀金工艺对所述表贴式焊盘的表面进行处理。

Images