KR20140127156A - 전기 시스템 및 그 코어 모듈 - Google Patents

전기 시스템 및 그 코어 모듈 Download PDF

Info

Publication number
KR20140127156A
KR20140127156A KR1020140045232A KR20140045232A KR20140127156A KR 20140127156 A KR20140127156 A KR 20140127156A KR 1020140045232 A KR1020140045232 A KR 1020140045232A KR 20140045232 A KR20140045232 A KR 20140045232A KR 20140127156 A KR20140127156 A KR 20140127156A
Authority
KR
South Korea
Prior art keywords
component
package substrate
electrical system
core module
package
Prior art date
Application number
KR1020140045232A
Other languages
English (en)
Inventor
양치광
장쳉이
구영얀
간하우 샤우에
Original Assignee
프린코 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프린코 코포레이션 filed Critical 프린코 코포레이션
Publication of KR20140127156A publication Critical patent/KR20140127156A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1443—Non-volatile random-access memory [NVRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Abstract

복수의 패드를 구비하는 패키지 기판; 복수의 제 1 조인트 부분으로 제 1 컴포넌트에 대응하는 상기 패키지 기판의 상기 패드에 연결된 상기 제 1 컴포넌트; 복수의 제 2 조인트 부분으로 상기 제 1 컴포넌트에 대응하는 상기 패키지 기판의 상기 패드에 연결된 제 2 컴포넌트; 및 복수의 제 3 조인트 부분으로 제 3 컴포넌트에 대응하는 상기 패키지 기판의 상기 패드에 연결된 상기 제 3 컴포넌트를 포함하며, 상기 제 1 컴포넌트는 상기 하부 패키지 기판에 대해 상기 제 2 컴포넌트 위에 위치되고, 상기 제 1 컴포넌트, 상기 제 2 컴포넌트 및 상기 제 3 컴포넌트는 상기 패키지 기판을 통해 모두 전기적으로 연결되고, 메인 몰딩 물질은 상기 제 1 컴포넌트, 상기 제 2 컴포넌트 및 상기 제 3 컴포넌트를 몰딩하는, 코어 모듈이 개시된다.

Description

전기 시스템 및 그 코어 모듈{ELECTRICAL SYSTEM AND CORE MODULE THEREOF}
본 발명은 일반적으로 전기 시스템 및 그 코어 모듈에 관한 것으로, 보다 상세하게는 다중-컴포넌트(multiple-component) 패키지-인-패키지(package-in- package) 전기 시스템 및 그 코어 모듈에 관한 것이다.
전기 제품에 고집적 및 초소형화 요구로 인해, 현재 다중 디바이스 전기 시스템은 적층된 패키지 기술을 사용한다. 적층된 패키지는 요즈음 이미 많은 종류의 기술을 개발하였다. 예를 들어, 다중-컴포넌트 적층된 패키지(패키지 온 패키지)(package on package) 또는 SiP(시스템 인 패키지)가 도 1에 도시되어 있다. 이러한 알려진 기술에서, 제 1 컴포넌트(A), 제 2 컴포넌트(B) 및 제 3 컴포넌트(C)는 하나의 패키지 모듈로 집적된다. 제 1 컴포넌트(A)는 제 1 패키지 기판(100)과 미리 패키징되고 제 1 몰딩 물질(102)로 몰딩된다. 이후, 제 1 컴포넌트(A)는 솔더(solder)로 기판(D)에 연결된다. 더욱이, 위에 위치된 제 2 컴포넌트(B)를 연결하기 위하여, 복수의 비아(via)(104)가 대응하는 위치에 형성되고 전도성 금속 물질로 충전된다. 제 2 컴포넌트(B)는 제 2 패키지 기판(200)으로 미리 패키징되고 제 2 몰딩 물질(202)로 몰딩된다. 이후, 제 2 컴포넌트(B)는 솔더링 주석으로 제 1 컴포넌트(A)에 연결된다. 더욱이, 위에 위치된 제 3 컴포넌트(C)를 연결하기 위해, 복수의 비아(204)가 대응하는 위치에서 형성되고 전도성 금속 물질로 충전된다. 제 3 컴포넌트(C)는 제 3 패키지 기판(300)으로 미리 패키징되고 제 3 몰딩 물질(302)로 몰딩된다. 이후, 제 3 컴포넌트(C)는 솔더링 주석으로 제 2 컴포넌트(B)에 연결된다. 이 모두 후, 전체 패키지 모듈이 완성된다. 이외에, 도 1에 도시된 적층된 패키지는 비아(104) 및 비아(204)를 사용하여 컴포넌트들 간에 전기적 연결을 구현하지만 배선 기술을 사용하여 다른 필요한 전기적 연결을 구현할 수도 있다.
그러나, 이러한 적층된 패키지(패키지 온 패키지, PoP) 기술은 여전히 여러 단점이 있다. 컴포넌트들 각각은 필수적으로 프리-패키지를 개별적으로 요구한다. 적층이 진행됨에 따라, 컴포넌트들 간에 I/O의 피치(pitch)를 줄이는 데 특정 제한이 존재한다. 모듈의 높이를 감소시킬 수 없는 충격적인 결함(devastating flaw)은 제거될 수 없다. 나아가, 전체 적층된 패키지 후에 테스트가 완료된다. 전체 패키지의 수율은 적층된 패키지 전에 각 컴포넌트에 대해 이전에 수행된 테스트에 의존하고 심지어 일부 포스트 테스트는 신뢰성을 보장하기 위해 수행될 수 없다. 그리하여, 패키지 고장 위험이 고려되어야 한다. 이외에, 전술된 바와 같이, 비아(104), 비아(204) 및 배선 기술(미도시)을 사용하여 전기적 연결을 구현한다. 이들 모두는 전기적 연결의 유형을 증가시켜 제조 공정을 복잡하게 한다. 그 결과, 전체 제조 비용이 불가피하게 증가한다.
따라서, 본 발명의 목적은 종래 기술에 따른 패키지 구조의 단점을 제거하는 전기 시스템 및 그 코어 모듈을 개발하는 것이다.
본 발명의 목적은, 복수의 패드(pad)를 구비하는 패키지 기판; 복수의 제 1 조인트 부분(joint part)으로 제 1 컴포넌트에 대응하는 상기 패키지 기판의 상기 패드에 연결된 상기 제 1 컴포넌트; 복수의 제 2 조인트 부분으로 상기 제 1 컴포넌트에 대응하는 상기 패키지 기판의 상기 패드에 연결된 제 2 컴포넌트; 및 복수의 제 3 조인트 부분으로 제 3 컴포넌트에 대응하는 상기 패키지 기판의 상기 패드에 연결된 상기 제 3 컴포넌트를 포함하며, 상기 제 1 컴포넌트는 상기 하부 패키지 기판에 대해 상기 제 2 컴포넌트 위에 위치되고, 상기 제 1 컴포넌트, 상기 제 2 컴포넌트 및 상기 제 3 컴포넌트는 상기 패키지 기판을 통해 모두 전기적으로 연결되고, 메인 몰딩 물질이 상기 제 1 컴포넌트, 상기 제 2 컴포넌트 및 상기 제 3 컴포넌트를 몰딩하는 것을 특징으로 하는 코어 모듈을 제공하는 것이다.
본 발명의 코어 모듈은 복수의 제 4 조인트 부분으로 적어도 하나의 제 4 컴포넌트에 대응하는 상기 패키지 기판의 상기 패드에 연결되고, 상기 패키지 기판을 통해 상기 제 1 컴포넌트, 상기 제 2 컴포넌트 및 상기 제 3 컴포넌트에 전기적으로 연결된 상기 적어도 하나의 제 4 컴포넌트를 더 포함하며, 상기 제 4 컴포넌트는 상기 메인 몰딩 물질에 몰딩된다.
본 발명에 따른 코어 모듈의 실시예에서, 상기 제 1 컴포넌트는 메모리 디바이스일 수 있다. 상기 메모리 디바이스는 적어도 하나의 비휘발성 메모리를 포함한다. 상기 제 2 컴포넌트는 논리 디바이스일 수 있다. 상기 제 3 컴포넌트는 전력 관리 디바이스일 수 있다. 상기 패키지 기판은 다중층 상호연결을 가지는 박막 기판일 수 있다.
본 발명의 다른 목적은, 복수의 패드를 구비하는 패키지 기판; 복수의 제 1 조인트 부분으로 제 1 컴포넌트에 대응하는 상기 패키지 기판의 상기 패드에 연결된 상기 제 1 컴포넌트; 복수의 제 2 조인트 부분으로 상기 제 1 컴포넌트에 대응하는 상기 패키지 기판의 상기 패드에 연결된 제 2 컴포넌트; 복수의 제 3 조인트 부분으로 제 3 컴포넌트에 대응하는 상기 패키지 기판의 상기 패드에 연결된 상기 제 3 컴포넌트; 및 복수의 회로 보드 솔더로 상기 패키지 기판에 연결된 복수의 회로 보드 패드를 구비하는 회로 보드를 포함하며, 상기 제 1 컴포넌트는 상기 하부 패키지 기판에 대해 상기 제 2 컴포넌트 위에 위치되고, 상기 제 1 컴포넌트, 상기 제 2 컴포넌트 및 상기 제 3 컴포넌트는 상기 패키지 기판을 통해 모두 전기적으로 연결되고, 메인 몰딩 물질은 상기 제 1 컴포넌트, 상기 제 2 컴포넌트 및 상기 제 3 컴포넌트를 몰딩하는 것을 특징으로 하는 전기 시스템을 제공하는 것이다.
본 발명의 전기 시스템은 적어도 하나의 주변 디바이스를 더 포함하고, 상기 회로 보드는 상기 회로 보드 솔더로 상기 적어도 하나의 주변 디바이스에 연결된다.
본 발명에 따른 전기 시스템의 실시예에서, 상기 적어도 하나의 주변 디바이스는 GPS 모듈, WIFI 모듈, GSM 모듈, 터치 제어 모듈, 오디오/비디오 모듈, 디스플레이 모듈, MEMS 자력계(magnetometer), FM 모듈, USB 호스트 제어기, GPIO 인터페이스, 직류 전력 소스, 스위치 디바이스 및 배터리 중 적어도 하나로부터 선택된다.
본 발명에 따른 패키지 인 패키지의 개념을 사용하는 것에 의해, 다중-컴포넌트 적층된 패키지(패키지 온 패키지) 기술에서 모든 컴포넌트에 대해 프리-패키지를 요구하여, 제조 비용을 증가시키고 공정을 복잡하게 하는 종래 기술의 단점이 해결될 수 있다. 요구시에, 모든 컴포넌트가 필수적으로 프리-패키지를 요구하는 것은 아니어서, 여러 제품 설계에 기능 요구를 만족시키는 컴포넌트 패키지의 여러 구조들이 가능하다. 명백히, 전술된 다중-컴포넌트 적층된 패키지(패키지 온 패키지) 기술에서 테스트는 일단 전체 패키지가 완료되면 전체 패키지의 복잡성으로 인해 수행될 수 없었으나 본 발명은 할 수 있다. 본 발명의 코어 모듈에 따르면, 모든 컴포넌트는 하나의 단일 패키지 기판을 통해 전기적으로 연결된다. 그리하여, 패키지 공정은 모든 컴포넌트에 대해 더 간략화될 수 있다. 예를 들어, 제 4 컴포넌트를 포함하는 모든 컴포넌트들이 SMT(Surface Mount Technology)에 의해 연결될 수 있어서, 패키지 공정의 효율이 크게 향상될 수 있다.
도 1은 종래 기술에 따른 다중-컴포넌트 적층된 패키지(패키지 온 패키지)를 도시하는 도면.
도 2는 본 발명에 따른 코어 모듈 및 전기 시스템의 단면도.
도 3은 본 발명에 따른 코어 모듈 및 전기 시스템의 기능도.
도 2를 참조한다. 도 2는 본 발명에 따른 코어 모듈 및 전기 시스템의 단면도를 도시한다. 본 발명의 전기 시스템은 패키지 기판(1), 제 1 컴포넌트(10), 제 2 컴포넌트(20) 및 제 3 컴포넌트(30)를 포함한다. 패키지 기판(1)은 복수의 패드를 구비하며 박막 기판일 수 있다. 도 2에 도시된 바와 같이, 패키지 기판(1)은 다중층 상호연결 기판일 수 있다. 패키지 기판(1)으로 사용되는 다중층 상호연결 기판의 전체 두께는 100μm 미만이다. 패키지 기판(1)에서 각 단일 층은 20μm 미만이고, 심지어 10μm 미만일 수 있다. 패키지 기판의 최소 라인 폭은 30μm 미만이고, 심지어 15μm 미만일 수 있다. 패드의 피치는 80μm 미만이고, 심지어 50μm 미만일 수 있다. 피치의 정의는 2개의 패드의 기하학적 중심점 또는 기하학적 중심선 사이의 거리이다. 중요한 것은, 패키지 기판은 제 1 컴포넌트(10), 제 2 컴포넌트(20) 및 제 3 컴포넌트(30) 간에 전기적 연결을 제공하는 것이다. 본 출원에서, 제 1 몰딩 물질(12)은 제 1 컴포넌트(10)를 이전에 몰딩하는데 사용될 수 있다. 제 1 컴포넌트(10)는 먼저 그 위에 패키징되고 나서 복수의 제 1 조인트 부분(16)으로 제 1 컴포넌트(10)에 대응하는 패키지 기판(1)의 패드(2)에 연결되는 제 1 패키지 기판(14)을 포함할 수 있다. 도면에 도시된 바와 같이, 제 2 컴포넌트(20) 및 제 1 컴포넌트(10)는 적층될 수 있고, 즉 제 1 컴포넌트(10)는 하부 패키지 기판(1)에 대해 제 2 컴포넌트(2) 위에 있을 수 있다. 제 2 컴포넌트(20)는 복수의 제 2 조인트 부분(26)으로 제 2 컴포넌트(20)에 대응하는 패키지 기판(1)의 패드(2)에 연결된다. 본 발명의 실시예에서, 제 2 컴포넌트(20)는 논리 디바이스, 예를 들어 프로세서일 수 있다. 제 1 컴포넌트(10)는 메모리 디바이스일 수 있다. 메모리 디바이스는 적어도 하나의 비휘발성 메모리, 예를 들어 NAND 플래쉬 메모리 또는 NOR 플래쉬 메모리를 포함할 수 있다.
본 발명에서, 제 3 몰딩 물질(32)은 제 3 컴포넌트(30)를 사전에 몰딩하는데 사용될 수 있다. 제 3 컴포넌트(30)는 복수의 제 3 조인트 부분(36)으로 제 3 컴포넌트(30)에 대응하는 패키지 기판(1)의 패드(2)에 연결된다. 본 발명의 실시예에서, 제 3 컴포넌트(30)는 전력 관리 디바이스일 수 있다. 또한, 본 발명의 코어 모듈은 적어도 하나의 제 4 컴포넌트(40), 예를 들어 본 발명을 사용하는 전자 제품의 회로 설계에 요구되는 적어도 하나의 수동 컴포넌트(커패시턴스 또는 저항) 또는 임의의 다른 유형의 컴포넌트를 더 포함할 수 있다. 유사하게, 적어도 하나의 제 4 컴포넌트(40)는 복수의 제 4 조인트 부분(46)으로 적어도 하나의 제 4 컴포넌트(40)에 대응하는 패키지 기판(1)의 패드(2)에 연결된다. 솔더, 범프(bump) 또는 주석 볼(tin ball)이 제 1 조인트 부분(16), 제 2 조인트 부분(26), 제 3 조인트 부분(36) 및 제 4 조인트 부분(46)으로 예시될 수 있다. 패키지 기판(1)을 통해 연결하는 것에 의해, 제 1 컴포넌트(10), 제 2 컴포넌트(20) 및 제 3 컴포넌트(30) 간에 전기적 연결이 구현될 수 있다. 따라서, 본 발명에서, 제 1 컴포넌트(10), 제 2 컴포넌트(20), 제 3 컴포넌트(30) 및 적어도 하나의 제 4 컴포넌트(40)는 모두 전기적으로 연결된다. 이외에, 메인 몰딩 물질(50)이 단일 리플로우 공정에 의해 제 1 컴포넌트(10), 제 2 컴포넌트(20), 제 3 컴포넌트(30) 및 적어도 하나의 제 4 컴포넌트(40)를 몰딩하는데 사용되어 모놀리틱 단일 패키지 개체를 형성하고 전기 제품(전기 시스템)의 코어 모듈로 사용될 수 있다.
도 2에 도시된 바와 같이, 고밀도 기판과 솔더 및 패드를 연결하는 것에 의해, 즉 패키지 기판(1), 제 1 컴포넌트(10), 제 2 컴포넌트(20), 제 3 컴포넌트(30) 및 적어도 하나의 제 4 컴포넌트(40)는 서로 연결된다. 이후, 모든 컴포넌트는 메인 몰딩 물질(50) 내에 몰딩된다. 한편, 도 2에 도시된 바와 같이, 상이한 설계 적용을 위하여, 제 1 컴포넌트(10) 아래 공간, 즉 제 1 컴포넌트(10)와 제 1 패키지 기판(14) 사이 공간, 또는 제 1 패키지 기판(14), 제 2 컴포넌트(20), 제 3 컴포넌트(30) 및 적어도 하나의 제 4 컴포넌트(40)에 의해 패키징된 제 1 컴포넌트(10) 아래 공간, 즉 제 1 패키지 기판(14)에 의해 패키징된 제 1 컴포넌트(10)와 패키지 기판(1) 사이의 공간, 제 2 컴포넌트(20)와 패키지 기판(1) 사이의 공간, 제 3 컴포넌트(30)와 패키지 기판(1) 사이의 공간, 및 적어도 하나의 제 4 컴포넌트(40)와 패키지 기판(1) 사이의 공간은(도 2에 점선으로 도시된 바와 같이) 보호 접착제로 충전될 수 있다. 대안적으로, 특정 유형의 보호 접착제를 사용하여 제 2 컴포넌트(20) 아래 공간을 제일 먼저 충전할 수 있다. 이후, 동일한 유형이나 다른 유형의 보호 접착제를 사용하여 제 1 패키지 기판(14)에 의해 패키징된 제 1 컴포넌트(10) 아래 공간을 충전할 수 있다. 각 컴포넌트에 특정한 전술된 보호 접착제를 선택하는 것은 보호 접착제의 공간 특성, 수분 흡수율, 열 전도율, 열팽창율 및 유리 전이 온도에 따라 달라질 수 있다. 하나의 유형의 보호 접착제가 사용될 수 있다. 여러 종류의 보호 접착제가 사용될 수 있다. 심지어 메인 몰딩 물질(50)을 사용하여 한번에 모든 공간을 충전하는 것도 본 발명에서 옵션이 될 수 있다.
더욱이, 본 발명에 따른 코어 모듈 및 전기 시스템의 모놀리틱 모듈화는 제조 공정의 기술적 잇점을 제공한다. 제 1 컴포넌트(10), 제 2 컴포넌트(20), 제 3 컴포넌트(30) 및 적어도 하나의 제 4 컴포넌트(40)는 제 1 조인트 부분(16), 제 2 조인트 부분(26), 제 3 조인트 부분(36) 및 제 4 조인트 부분(46)으로 각각 이에 대응하는 패드에 연결되어 있기 때문에, 패키지 기판(1)의 대응하는 패드와 동일한 평면에 모두 위치된 제 1 조인트 부분(16), 제 2 조인트 부분(26), 제 3 조인트 부분(36) 및 제 4 조인트 부분(46)에 단 하나의 단일 리플로우 공정만이 요구되고 이로 충분하다. 그러나, SiP(시스템 인 패키지) 기술에서, SiP 모듈은 모놀리틱이 아니고, 즉 각 컴포넌트는 각 리플로우 공정에 의하여 운반체(carrier)인 웨이퍼에 연결된다. 그리하여, 웨이퍼에서 연결된 컴포넌트는 제 2 리플로우 후, 또는 리플로우 시간 후에 디솔더링(de-soldered)될 수 있다.
요즈음, 실용적인 방법, 예를 들어 더 높은 온도에서 연결 솔더(솔더링 주석)가 제 1 리플로우에서 사용되고, 더 높은 온도에서 연결 솔더(솔더링 주석)가 제 2 리플로우에서 또는 차후 리플로우에서 솔더링 지점에 사용된다. 그러나, 이러한 해결책은 많은 제한이 있다. 먼저, 더 높은 온도에서 연결 솔더 및 리플로우 공정은 더 큰 열 충격을 야기하여 컴포넌트의 신뢰성을 저하시키고 사용 수명을 단축시킨다. 둘째, 제 1 리플로우에서 또는 이전의 리플로우에서 더 높은 온도에서 연결 솔더가 사용되지 않았다면 제 2 리플로우에서 또는 차후 리플로우에서 디솔더링 현상이 연결된 컴포넌트에 일어날 수 있다. 다수회 리플로우 후에는, 심지어 패키지 기판(1) 및 회로 보드(3)의 휘어짐이 나타나서 연결 솔더 및 패드 또는 누락 솔더 사이에 디솔더링을 야기할 수 있다.
도 2 및 도 3을 참조한다. 도 3은 본 발명에 따른 코어 모듈 및 전기 시스템의 기능도를 도시한다. 도 2 및 도 3에 도시된 바와 같이, 본 발명의 전기 시스템은 패키지 기판(1), 제 1 컴포넌트(10), 제 2 컴포넌트(20), 제 3 컴포넌트(30), 및 회로 보드(3)를 포함한다. 회로 보드(3)는 복수의 회로 보드 패드(4)를 구비하고 복수의 회로 보드 솔더(5)로 패키지 기판(1)에 연결된다. 본 발명의 전기 시스템은 적어도 하나의 주변 디바이스를 더 포함한다. 회로 보드(3)는 회로 보드 솔더(5)로 적어도 하나의 주변 디바이스에 연결될 수 있다.
본 발명의 제 2 컴포넌트(20)는 논리 디바이스, 예를 들어 프로세서 또는 프로그래밍가능한 IC일 수 있다. 유효 전력(active power)이 더 크기 때문에, 베어 다이 패키지(bare die package)는 본 발명의 실시예에서 이에 적용되어 열 저항을 감소시킬 수 있다. 한편, 도 2에 도시된 바와 같이, 제 2 컴포넌트(20)는 패키지 기판(1)에 더 가까이 위치될 수 있다. 마이크로 범프는 제 2 조인트 부분(26)으로 사용될 수 있다(마이크로 범프의 사이즈는 50μm 미만일 수 있고, 바람직하게는 20~50μm일 수 있고; 범프의 높이는 50μm 미만일 수 있고, 바람직하게는 10~20μm일 수 있다). 예를 들어, 저하하는 열 저항을 효과적으로 감소시키고 열을 패키지 기판(1)으로 효과적으로 전달하는데 스터드 범프(stud bump)가 예시될 수 있다. 이는 본 발명에 따른 전기 시스템 및 그 코어 모듈의 전체 시스템 성능에 유리하다.
제 1 컴포넌트(10)는 메모리 디바이스일 수 있다. 메모리 디바이스는 적어도 하나의 비휘발성 메모리 및 SDRAM/DRAM 또는 이들의 조합을 포함한다. 이 디바이스는 본 발명에 따른 전기 시스템 및 그 코어 모듈의 최종 시스템 설계의 여러 요구에 의존한다. 도 2에 도시된 바와 같이, 제 1 컴포넌트(10)는 제 2 컴포넌트(20) 위에 위치되어 더 크고 유연한 공간 전개를 허용할 수 있다. 메모리 모듈의 상이한 조합이 제 2 컴포넌트(20)의 공간 할당 및 패키지 공정과 간섭 없이 시스템 설계의 요구에 따라 할당될 수 있다.
제 3 컴포넌트(30)는 전력 관리 디바이스(전력 관리 IC)일 수 있다. 적어도 하나의 커패시턴스(42)는 프로세서 또는 프로그래밍가능한 IC에 전력을 실제로 제공하기 위해 제 2 컴포넌트(20) 및 제 3 컴포넌트(30) 사이에 연결된다. 적어도 하나의 제 4 컴포넌트(40)는 전술된 커패시턴스 또는 저항을 포함할 뿐아니라 도면에 도시되지 않은 패키지 컴포넌트, 베어 다이 디바이스 또는 웨이퍼 레벨 CSP 디바이스일 수 있는 통신 컴포넌트, AD 컨버터, 발진기 등을 포함한다. 따라서, 본 발명에 따른 전기 시스템 및 그 코어 모듈의 더 높은 집적 및 추가적인 초소형화를 달성할 수 있다.
또한, 도 2 및 도 3에 도시된 바와 같이, 전력 관리 디바이스는 회로 보드(3) 및 회로 보드 솔더(5)를 통해 전기 시스템 외부에 DC 전력 소스, 스위치 디바이스, 배터리 또는 임의의 다른 요구되는 컴포넌트에 연결될 수 있다. 프로세서 또는 프로그래밍가능한 IC는 회로 보드(3) 및 회로 보드 솔더(5)를 통해 GPS 모듈, WIFI 모듈, GSM 모듈, 터치 제어 모듈, 오디오/비디오 모듈, 디스플레이 모듈, MEMS 자력계, FM 모듈, USB 호스트 제어기, GPIO 인터페이스에 연결될 수 있다. 본 발명에 따라, 패키지 기판(1)으로 사용된 다중층 상호연결 기판은 코어 모듈의 설계에 대부분 요구되는 전기적 연결, 및 본 발명에 따라 패키지 인 패키지에 의해 형성된 모놀리틱 단일 패키지 개체인 코어 모듈의 기술적 특징을 이미 달성하였다. 단지 저밀도 집적 회로 보드(3)만이 요구되고 이로 충분히 본 발명의 전기 시스템에 요구되는 여러 종류의 기능이 구현될 수 있다.
상기 설명에서 언급된 바와 같이, 본 발명에 따른 전기 시스템 및 그 코어 모듈에서, 제 1 컴포넌트(10), 제 2 컴포넌트(20), 제 3 컴포넌트(30) 및 적어도 하나의 제 4 컴포넌트(40)는 패키지 기판(1)을 통해 모두 서로 전기적으로 연결된다. 그리하여, 표면 실장 기술(Surface Mount Technology) 패키지는 제 1 컴포넌트(10), 제 2 컴포넌트(20), 제 3 컴포넌트(30) 및 적어도 하나의 제 4 컴포넌트(40)에 적용될 수 있고 이후, 단 하나의 단일 리플로우만이 전체 패키지를 달성하는데 요구된다. 명백히, 본 발명은 전체 패키지를 달성하는데 하나의 단일 리플로우만으로 제한되지 않는다. 한편, 각 프리-몰딩은 제 1 컴포넌트(10), 제 2 컴포넌트(20) 및 제 3 컴포넌트(30)에 필수적인 것이 아니라 프리-몰딩이 요구되는지 여부에 의존한다. 리플로우, 또는 메인 몰딩 물질(50)로 모든 컴포넌트를 몰딩하기 전에, 더 많은 테스트가 본 발명에 따라 컴포넌트에 적용 가능하고 실용적으로 수행될 수 있다. 전기적 결함이 존재하는 경우, 메인 몰딩 물질(50)로 몰딩하기 전에 정정(correction)이 수행될 수 있다. 패키지 공정의 효율이 크게 향상되고 상승된다. 패키지에서 결함이 방지될 수 있어서 극한 수율이 달성될 수 있고 재작업을 할 수 없는 것으로 인한 디바이스의 실효(invalidation)가 회피될 수 있다. 따라서, 제조 비용이 효과적으로 감소될 수 있다.
또한, 이전의 설명에서 언급된 바와 같이, 메인 몰딩 물질(50)이 본 발명에서 코어 모듈로 모놀리틱 단일 패키지 개체를 형성하는데 사용되어 고집적 특성이 제공된다. 패키지 기판(1)으로 사용된 다중층 상호연결 기판이 코어 모듈의 설계에 대부분 요구되는 전기적 연결, 및 본 발명에 따른 패키지 인 패키지(PIP)의 기술적 특징을 이미 달성하였다. 고밀도 상호연결 인쇄 회로 보드(high density interconnection print circuit board)(HDI PCB)가 아니라 전기 시스템을 제조하는데 저밀도 집적 인쇄 회로 보드(PCB)만이 종래 기술에 필요하였다. 고밀도 집적 인쇄 회로 보드의 일반적인 구조는 적어도 6-8개의 층을 포함하고, 한편, 레이저 드릴이 내부에 비아 구조물을 형성하는데 필수적이다. 본 발명을 사용하는 것에 의해, 저밀도 인쇄 회로 보드(PCB)의 층의 수는 4개 미만일 수 있고, 기계적인 드릴 방법이 적어도 하나의 주변 디바이스와 연결을 구현하고 내부에 비아 구조물을 형성하는데 매우 충분하다. 고밀도 상호연결 인쇄 회로 보드(HDI PCB)를 요구하는 종래 기술과 비교해, 모놀리틱 단일 패키지 개체가 본 발명에 따라 패키지 인 패키지의 개념으로 코어 모듈로 형성된다. 저밀도 인쇄 회로 보드(PCB)는 제조 비용을 감소시킬 뿐아니라 제조 과정을 보다 효율적으로 한다. 신뢰성이 효과적으로 더 상승될 수 있다.
결론적으로, 본 발명에 따른 패키지 인 패키지의 개념은 다중-컴포넌트 적층된 패키지(패키지 온 패키지) 기술에서 모든 컴포넌트에 프리-패키지를 요구하는 종래 기술의 단점을 해결할 수 있어서, 제조 비용을 증가시키고 공정을 복잡하게 하는 문제들이 해결될 수 있다. 여러 제품 설계에 기능적 요구를 만족시키는 컴포넌트 패키지의 여러 구조들이 가능하다. 전체 패키지가 전술된 다중-컴포넌트 적층된 패키지(패키지 온 패키지) 기술로 완성된 후 테스트의 복잡함이 방지될 수 있다. 요구시, 모든 컴포넌트는 필수적인 개별 프리-패키지를 요구하지 않는다. 그리하여, 본 발명에 따른 전기 시스템 및 코어 모듈은 패키지 인 패키지 특성을 제공한다. 궁극적으로, 메인 몰딩 물질로 전체 패키지가 수행된다. 더욱이, 모든 컴포넌트는 하나의 단일 패키지 기판을 통해 전기적으로 연결된다. 제 4 컴포넌트를 포함하는 모든 컴포넌트는 표면 실장 기술(Surface Mount Technology)에 의해 연결될 수 있어서, 하나의 단일 리플로우만이 전기적 연결을 달성하는데 요구되고 이로 충분하다. 리플로우 전에, 테스트 및 정정이 수행되는 것이 가능하고 패키지 공정의 효율이 크게 향상될 수 있다.
이 기술 분야에 통상의 지식을 가진 자라면 이해할 수 있는 바와 같이, 본 발명의 상기 바람직한 실시예는 본 발명을 제한하는 것이 아니라 예시하는 것이다. 여러 변형과 유사한 배열은 첨부된 청구범위와 사상 내에 있는 것으로 의도되고, 그 청구범위는 모든 이러한 변형과 유사한 구조를 포함하는 것으로 최광의로 해석하여야 하는 것으로 의도된다.

Claims (36)

  1. 코어 모듈로서,
    복수의 패드(2)를 구비하는 패키지 기판(1);
    복수의 제 1 조인트 부분(16)으로 제 1 컴포넌트(10)에 대응하는 상기 패키지 기판(1)의 상기 패드(2)에 연결된 상기 제 1 컴포넌트(10);
    복수의 제 2 조인트 부분(26)으로 제 2 컴포넌트(20)에 대응하는 상기 패키지 기판(1)의 상기 패드(2)에 연결된 상기 제 2 컴포넌트(20); 및
    복수의 제 3 조인트 부분(36)으로 제 3 컴포넌트(30)에 대응하는 상기 패키지 기판(1)의 상기 패드(2)에 연결된 상기 제 3 컴포넌트(30)를 포함하며,
    상기 제 1 컴포넌트(10)는 상기 패키지 기판(1)에 대해 상기 제 2 컴포넌트(20) 위에 위치되고,
    상기 제 1 컴포넌트(10), 상기 제 2 컴포넌트(20) 및 상기 제 3 컴포넌트(30)는 상기 패키지 기판(1)을 통해 모두 전기적으로 연결되고,
    메인 몰딩 물질(50)은 상기 제 1 컴포넌트(10), 상기 제 2 컴포넌트(20) 및 상기 제 3 컴포넌트(30)를 몰딩하는 것을 특징으로 하는 코어 모듈.
  2. 제1항에 있어서, 상기 제 1 컴포넌트(10)는 제 1 몰딩 물질(12)에 몰딩된 것을 특징으로 하는 코어 모듈.
  3. 제1항에 있어서, 상기 제 1 조인트 부분(16), 상기 제 2 조인트 부분(26) 또는 상기 제 3 조인트 부분(36)은 솔더, 범프 또는 주석 볼로부터 선택된 형태인 것을 특징으로 하는 코어 모듈.
  4. 제1항에 있어서, 복수의 제 4 조인트 부분(46)으로 적어도 하나의 제 4 컴포넌트(40)에 대응하는 상기 패키지 기판(1)의 상기 패드(2)에 연결되고, 상기 패키지 기판(1)을 통해 상기 제 1 컴포넌트(10), 상기 제 2 컴포넌트(20) 및 상기 제 3 컴포넌트(30)에 전기적으로 연결된 적어도 하나의 상기 제 4 컴포넌트(40)를 더 포함하며, 상기 제 4 컴포넌트(40)는 상기 메인 몰딩 물질(50)에 몰딩된 것을 특징으로 하는 코어 모듈.
  5. 제4항에 있어서, 상기 제 4 조인트 부분(46)은 솔더링 주석, 범프 또는 주석 볼로부터 선택된 형태인 것을 특징으로 하는 코어 모듈.
  6. 제1항에 있어서, 상기 제 2 컴포넌트는 논리 디바이스인 것을 특징으로 하는 코어 모듈.
  7. 제6항에 있어서, 상기 논리 디바이스는 프로세서인 것을 특징으로 하는 코어 모듈.
  8. 제1항에 있어서, 상기 제 1 컴포넌트는 메모리 디바이스인 것을 특징으로 하는 코어 모듈.
  9. 제8항에 있어서, 상기 메모리 디바이스는 적어도 하나의 비휘발성 메모리를 포함하는 것을 특징으로 하는 코어 모듈.
  10. 제8항에 있어서, 상기 메모리 디바이스는 NAND 플래쉬 메모리를 포함하는 것을 특징으로 하는 코어 모듈.
  11. 제8항에 있어서, 상기 메모리 디바이스는 NOR 플래쉬 메모리를 포함하는 것을 특징으로 하는 코어 모듈.
  12. 제1항에 있어서, 상기 제 3 컴포넌트는 전력 관리 디바이스인 것을 특징으로 하는 코어 모듈.
  13. 제1항에 있어서, 상기 패키지 기판(1)은 박막 기판인 것을 특징으로 하는 코어 모듈.
  14. 제13항에 있어서, 상기 박막 기판은 다중층 상호연결 기판인 것을 특징으로 하는 코어 모듈.
  15. 제1항에 있어서, 상기 제 1 컴포넌트(10), 상기 제 2 컴포넌트(20) 및 상기 제 3 컴포넌트(30)는 단일 리플로우 공정에 의해 상기 제 1 컴포넌트(10), 상기 제 2 컴포넌트(20) 및 상기 제 3 컴포넌트(30)에 대응하는 상기 패키지 기판(1)의 상기 패드(2)에 연결된 것을 특징으로 하는 코어 모듈.
  16. 제1항에 있어서, 상기 제 2 컴포넌트(20)는 베어 다이 디바이스(bare die device)인 것을 특징으로 하는 코어 모듈.
  17. 제16항에 있어서, 상기 제 2 조인트 부분(26)은 복수의 마이크로 범프인 것을 특징으로 하는 코어 모듈.
  18. 전기 시스템으로서,
    복수의 패드(2)를 구비하는 패키지 기판(1);
    복수의 제 1 조인트 부분(16)으로 제 1 컴포넌트(10)에 대응하는 상기 패키지 기판(1)의 상기 패드(2)에 연결된 상기 제 1 컴포넌트(10);
    복수의 제 2 조인트 부분(26)으로 제 2 컴포넌트(20)에 대응하는 상기 패키지 기판(1)의 상기 패드(2)에 연결된 상기 제 2 컴포넌트(20);
    복수의 제 3 조인트 부분(36)으로 제 3 컴포넌트(30)에 대응하는 상기 패키지 기판(1)의 상기 패드(2)에 연결된 상기 제 3 컴포넌트; 및
    복수의 회로 보드 솔더(5)로 상기 패키지 기판(1)에 연결된 복수의 회로 보드 패드(4)를 구비하는 회로 보드(3)를 포함하며,
    상기 제 1 컴포넌트(10)는 상기 패키지 기판(1)에 대해 상기 제 2 컴포넌트(20) 위에 위치되고,
    상기 제 1 컴포넌트(10), 상기 제 2 컴포넌트(20) 및 상기 제 3 컴포넌트(30)는 상기 패키지 기판(1)을 통해 모두 전기적으로 연결되고,
    메인 몰딩 물질(50)은 상기 제 1 컴포넌트(10), 상기 제 2 컴포넌트(20) 및 상기 제 3 컴포넌트(30)를 몰딩하는 것을 특징으로 하는 전기 시스템.
  19. 제18항에 있어서, 상기 제 1 컴포넌트(10)는 제 1 몰딩 물질(12)에 몰딩된 것을 특징으로 하는 전기 시스템.
  20. 제18항에 있어서, 상기 제 1 조인트 부분(16), 상기 제 2 조인트 부분(26) 또는 상기 제 3 조인트 부분(36)은 솔더링 주석, 범프 또는 주석 볼로부터 선택된 형태인 것을 특징으로 하는 전기 시스템.
  21. 제18항에 있어서, 복수의 제 4 조인트 부분(46)으로 적어도 하나의 제 4 컴포넌트(40)에 대응하는 상기 패키지 기판(1)의 상기 패드(2)에 연결되고, 상기 패키지 기판(1)을 통해 상기 제 1 컴포넌트(10), 상기 제 2 컴포넌트(20) 및 상기 제 3 컴포넌트(30)와 전기적으로 연결된 상기 적어도 하나의 제 4 컴포넌트(40)를 더 포함하며, 상기 제 4 컴포넌트(40)는 상기 메인 몰딩 물질(50)에 몰딩된 것을 특징으로 하는 전기 시스템.
  22. 제21항에 있어서, 상기 제 4 조인트 부분(46)은 솔더링 주석, 범프 또는 주석 볼로부터 선택된 형태인 것을 특징으로 하는 전기 시스템.
  23. 제18항에 있어서, 상기 제 2 컴포넌트는 논리 디바이스인 것을 특징으로 하는 전기 시스템.
  24. 제23항에 있어서, 상기 논리 디바이스는 프로세서인 것을 특징으로 하는 전기 시스템.
  25. 제18항에 있어서, 상기 제 1 컴포넌트는 메모리 디바이스인 것을 특징으로 하는 전기 시스템.
  26. 제25항에 있어서, 상기 메모리 디바이스는 적어도 하나의 비휘발성 메모리를 포함하는 것을 특징으로 하는 전기 시스템.
  27. 제25항에 있어서, 상기 메모리 디바이스는 NAND 플래쉬 메모리를 포함하는 것을 특징으로 하는 전기 시스템.
  28. 제25항에 있어서, 상기 메모리 디바이스는 NOR 플래쉬 메모리를 포함하는 것을 특징으로 하는 전기 시스템.
  29. 제18항에 있어서, 상기 제 3 컴포넌트는 전력 관리 디바이스인 것을 특징으로 하는 전기 시스템.
  30. 제18항에 있어서, 상기 패키지 기판(1)은 박막 기판인 것을 특징으로 하는 전기 시스템.
  31. 제30항에 있어서, 상기 박막 기판은 다중층 상호연결 기판인 것을 특징으로 하는 전기 시스템.
  32. 제18항에 있어서, 상기 제 1 컴포넌트(10), 상기 제 2 컴포넌트(20) 및 상기 제 3 컴포넌트(30)는 단일 리플로우 공정에 의해 상기 제 1 컴포넌트(10), 상기 제 2 컴포넌트(20) 및 상기 제 3 컴포넌트(30)에 대응하는 상기 패키지 기판(1)의 상기 패드(2)에 연결된 것을 특징으로 하는 전기 시스템.
  33. 제18항에 있어서, 상기 제 2 컴포넌트(20)는 베어 다이 디바이스인 것을 특징으로 하는 전기 시스템.
  34. 제33항에 있어서, 상기 제 2 조인트 부분(26)은 복수의 마이크로 범프인 것을 특징으로 하는 전기 시스템.
  35. 제18항에 있어서, 적어도 하나의 주변 디바이스를 더 포함하며, 상기 회로 보드(3)는 상기 회로 보드 솔더(5)로 상기 적어도 하나의 주변 디바이스에 연결된 것을 특징으로 하는 전기 시스템.
  36. 제35항에 있어서, 상기 적어도 하나의 주변 디바이스는 GPS 모듈, WIFI 모듈, GSM 모듈, 터치 제어 모듈, 오디오/비디오 모듈, 디스플레이 모듈, MEMS 자력계, FM 모듈, USB 호스트 제어기, GPIO 인터페이스, 직류 전력 소스, 스위치 디바이스 및 배터리 중 적어도 하나로부터 선택된 것을 특징으로 하는 전기 시스템.
KR1020140045232A 2013-04-23 2014-04-16 전기 시스템 및 그 코어 모듈 KR20140127156A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102114460 2013-04-23
TW102114460A TWI548042B (zh) 2013-04-23 2013-04-23 電子系統及其核心模組

Publications (1)

Publication Number Publication Date
KR20140127156A true KR20140127156A (ko) 2014-11-03

Family

ID=50112825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140045232A KR20140127156A (ko) 2013-04-23 2014-04-16 전기 시스템 및 그 코어 모듈

Country Status (6)

Country Link
US (1) US9379089B2 (ko)
EP (1) EP2797113A1 (ko)
JP (1) JP2014216650A (ko)
KR (1) KR20140127156A (ko)
CN (1) CN104124223B (ko)
TW (1) TWI548042B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220057293A (ko) 2020-10-29 2022-05-09 주식회사 엠디엠 열방출 구조물 및 이를 활용한 냉각장치

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9237648B2 (en) 2013-02-25 2016-01-12 Invensas Corporation Carrier-less silicon interposer
CN104142623A (zh) * 2013-05-06 2014-11-12 巨擘科技股份有限公司 腕表结构及腕表用的电子机芯
US9691693B2 (en) 2013-12-04 2017-06-27 Invensas Corporation Carrier-less silicon interposer using photo patterned polymer as substrate
US9437536B1 (en) 2015-05-08 2016-09-06 Invensas Corporation Reversed build-up substrate for 2.5D
US10211160B2 (en) 2015-09-08 2019-02-19 Invensas Corporation Microelectronic assembly with redistribution structure formed on carrier
US9666560B1 (en) 2015-11-25 2017-05-30 Invensas Corporation Multi-chip microelectronic assembly with built-up fine-patterned circuit structure
CN109817610A (zh) * 2017-11-21 2019-05-28 环旭电子股份有限公司 半导体封装装置
US11424212B2 (en) * 2019-07-17 2022-08-23 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
US11299393B2 (en) 2019-12-17 2022-04-12 Invensense, Inc. On-chip signal path with electrical and physical connection
TWI790916B (zh) * 2022-02-09 2023-01-21 矽品精密工業股份有限公司 電子封裝件及其製法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163248A (ja) * 1997-12-02 1999-06-18 Toshiba Corp 回路モジュールおよび回路モジュールの組み立て方法、ならびに回路モジュールを搭載した携帯形電子機器
US6477284B1 (en) * 1999-06-14 2002-11-05 Nec Corporation Photo-electric combined substrate, optical waveguide and manufacturing process therefor
JP2001244405A (ja) * 2000-02-29 2001-09-07 Canon Inc 半導体装置およびその接合構造
CN100490140C (zh) * 2003-07-15 2009-05-20 飞思卡尔半导体公司 双规引线框
US7745918B1 (en) * 2004-11-24 2010-06-29 Amkor Technology, Inc. Package in package (PiP)
CN100541782C (zh) * 2005-09-30 2009-09-16 日月光半导体制造股份有限公司 具有堆叠平台之封装结构及其封装方法
JP2008091638A (ja) * 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
KR100817091B1 (ko) * 2007-03-02 2008-03-26 삼성전자주식회사 적층형 반도체 패키지 및 그 제조방법
JP2008251608A (ja) * 2007-03-29 2008-10-16 Casio Comput Co Ltd 半導体装置およびその製造方法
JP5161560B2 (ja) 2007-12-28 2013-03-13 株式会社東芝 半導体記憶装置
US8816487B2 (en) * 2008-03-18 2014-08-26 Stats Chippac Ltd. Integrated circuit packaging system with package-in-package and method of manufacture thereof
US8612582B2 (en) * 2008-12-19 2013-12-17 Openpeak Inc. Managed services portals and method of operation of same
KR20110041115A (ko) 2009-10-15 2011-04-21 삼성전자주식회사 비지에이 패키지의 전원 노이즈 개선 방법 및 장치
US8653654B2 (en) * 2009-12-16 2014-02-18 Stats Chippac Ltd. Integrated circuit packaging system with a stackable package and method of manufacture thereof
US20120319293A1 (en) * 2011-06-17 2012-12-20 Bok Eng Cheah Microelectronic device, stacked die package and computing system containing same, method of manufacturing a multi-channel communication pathway in same, and method of enabling electrical communication between components of a stacked-die package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220057293A (ko) 2020-10-29 2022-05-09 주식회사 엠디엠 열방출 구조물 및 이를 활용한 냉각장치

Also Published As

Publication number Publication date
US20140312490A1 (en) 2014-10-23
US9379089B2 (en) 2016-06-28
TW201442160A (zh) 2014-11-01
CN104124223B (zh) 2017-05-03
EP2797113A1 (en) 2014-10-29
CN104124223A (zh) 2014-10-29
TWI548042B (zh) 2016-09-01
JP2014216650A (ja) 2014-11-17

Similar Documents

Publication Publication Date Title
KR20140127156A (ko) 전기 시스템 및 그 코어 모듈
JP4830120B2 (ja) 電子パッケージ及びその製造方法
US7754538B2 (en) Packaging substrate structure with electronic components embedded therein and method for manufacturing the same
CN101960591A (zh) 半导体装置、其制造方法、印刷电路板及电子设备
KR20070045894A (ko) 적층형 반도체모듈
US9460938B2 (en) Semiconductor device including a plurality of semiconductor chips, and a cover member with first and second brims
US10515890B2 (en) Semiconductor device
KR20140123577A (ko) 3차원 수동 다중-컴포넌트 구조물
JP4218434B2 (ja) 電子装置
KR20100009941A (ko) 단차를 갖는 몰딩수지에 도전성 비아를 포함하는 반도체패키지, 그 형성방법 및 이를 이용한 적층 반도체 패키지
US8338941B2 (en) Semiconductor packages and methods of fabricating the same
CN107197595B (zh) 一种印制电路板及其焊接设计
JP6999696B2 (ja) Ｐｃｂ、パッケージ構造、端末及びｐｃｂ加工方法
US20110007482A1 (en) Printed circuit board unit and electronic device
US10123426B2 (en) Semiconductor integrated circuit device, printed board and manufacturing method of the semiconductor integrated circuit device
KR20120096754A (ko) 인터포저를 이용한 웨이퍼 칩의 3차원 스택 구조
US20130020572A1 (en) Cap Chip and Reroute Layer for Stacked Microelectronic Module
JP2011155199A (ja) 回路実装基板
JP6323672B2 (ja) 半導体装置及びその製造方法
JP2004253667A (ja) 半導体装置及びその製造方法、並びに半導体パッケージ
TWI435667B (zh) 印刷電路板組件
JP2010080671A (ja) 電子素子実装体
WO2013153717A1 (ja) 電子機器及びその製造方法
Das et al. 3D integration of system-in-package (SiP) using organic interposer: toward SiP-interposer-SiP for high-end electronics
JP2015204454A (ja) 基板構造およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment