JPH07112028B2 - 半導体チップの実装方法 - Google Patents

半導体チップの実装方法

Info

Publication number
JPH07112028B2
JPH07112028B2 JP4319554A JP31955492A JPH07112028B2 JP H07112028 B2 JPH07112028 B2 JP H07112028B2 JP 4319554 A JP4319554 A JP 4319554A JP 31955492 A JP31955492 A JP 31955492A JP H07112028 B2 JPH07112028 B2 JP H07112028B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
resin
wiring pattern
electrical test
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4319554A
Other languages
English (en)
Other versions
JPH06169033A (ja
Inventor
雄二 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4319554A priority Critical patent/JPH07112028B2/ja
Publication of JPH06169033A publication Critical patent/JPH06169033A/ja
Publication of JPH07112028B2 publication Critical patent/JPH07112028B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体チップの実装方法
に係わり、特にプリント基板上に半導体チップを実装す
る方法に関する。
【０００２】
【従来の技術】図４を用いて従来技術を説明する。まず
図４（Ａ）に示すように、プリント基板５の凹部６に形
成された素子搭載部に半導体チップ１を接着用合金７に
よりダイボンディングし、プリント基板の表面に形成さ
れた複数の配線パターン１０の接続端子部１２と半導体
チップ１の複数の電極２とをボンディングワイヤー３で
それぞれ接続する。また、配線パターン１０にはさらに
電気試験部１１を有し、少なくとも接続端子部１２およ
び電気試験部１１が露出するように配線パターン１０は
ソルダーレジスト４により被覆される。次に図４（Ｂ）
に示すように、接続端子部１２と電気試験部１１との間
に流れ止め枠８を固着しその内側に樹脂９を形成して半
導体チップ１，配線パターン１０の接続端子部１２およ
びボンディングワイヤー３等を樹脂封止する。ここで流
れ止め枠８を省略してここにソルダーレジスト４を選択
的に形成してもよいが、いずれにしても樹脂９が配線パ
ターン１０の電気試験部１１に流れ込まないようにする
必要がある。その後、電気試験部１１に探針を当接させ
て電気的試験を行う。
【０００３】
【発明が解決しようとする課題】長い年月にわたり耐湿
性を維持して半導体チップ１を信頼性よく動作させるた
めには、封止樹脂９は半導体チップ１やボンディングワ
イヤー３を確実に必要かつ十分に被覆しなければならな
い。このために半導体チップ１から、あるいはボンディ
ングワイヤー３の一端の位置が定まる素子搭載部の凹部
６から所定の距離まで封止樹脂９を形成しなければなら
ない。すなわち図４において、寸法Ｌあるいは寸法（Ｌ
−Ｓ）は半導体チップ１の信頼性を確保するためにある
一定の値以上でなければならない。例えば、Ｌ＝２．５
ｍｍ、Ｌ−Ｓ＝２．５ｍｍ−０．５ｍｍ＝２．０ｍｍで
ある。また、図４（Ｂ）に示すように、封止樹脂９の周
囲に長さＭの電気試験部１１およびこの電気試験部１１
に樹脂が流れ込まないように長さＮの樹脂流れ止め領域
８を設ける必要がある。例えば、Ｍ＝１．０ｍｍ、Ｎ＝
０．５ｍｍである。したがってＬ＋Ｍ＋Ｎ＝４．０ｍｍ
の長さで半導体チップ１を取り囲んだ面積を必要とし、
このなかでＭ＋Ｎ＝１．５ｍｍで取り囲んだ面積は電気
的試験後は不要とであるいわゆるデッドスペースとな
る。
【０００４】一方、電気試験部１１を接続端子部１２に
近ずけて樹脂９による封止前に電気的試験を行なおうと
すると、プロービングの探針が露出している半導体チッ
プ１やボンディングワイヤー３に不用意に接触しそこに
傷をつけ、製造歩止りを低下させてしまうのでそのよう
なプロセスを行うことはできない。
【０００５】このように従来技術の実装方法では、電気
試験部１１およびそれにともなう樹脂流れ止め領域８は
最終的に不要なデッドスペースとなるためにプリント基
板の実装密度の向上に支障を生じる。
【０００６】
【課題を解決するための手段】したがって本発明の特徴
は、接続端子部および電気試験部を有する配線パターン
を形成したプリント基板上に半導体チップを固着する工
程と、前記半導体チップの電極と前記配線パターンの前
記接続端子部とをボンディングワイヤで接続する工程
と、前記接続端子部と前記電気試験部との間に固着され
たリング平面形状の流れ止め枠内に第１の樹脂を形成す
ることにより該第１の樹脂で前記半導体チップ、前記接
続端子部および前記ボンディングワイヤを被覆する工程
と、次に、前記流れ止枠と前記配線パターン上に形成さ
れたソルダーレジストとの間に露出する前記配線パター
ンの前記電気試験部に探針を当接させて電気的試験を行
う工程と、しかる後に前記ソルダーレジストのパターン
内に第２の樹脂を形成することにより該第２の樹脂で前
記第１の樹脂、前記配線パターンの前記電気試験部およ
び前記流れ止め枠を被覆してこれらを封止する工程とを
有する半導体チップの実装方法にある。
【０００７】かかる本発明によれば、第１の樹脂はプロ
ービングの探針が不用意に接触して半導体チップやボン
ディングワイヤーに傷をつけない程度に薄く形成し、配
線パターンの電気試験部を被覆する第２の樹脂は第１の
樹脂とともに長い年月にわたり耐湿性を維持して半導体
チップを信頼性よく動作させるような厚さに形成するこ
とができるから、上記従来技術のデッドスペースは存在
せず、したがってプリント基板の実装密度を十分に向上
させることができる。
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。図１、図２および図３は本発明の一実施例を示す断
面図、平面図および斜視図である。また、図２の平面図
をＡ−Ａ’部で切断し矢印の方向を視た断面が図１
（Ａ）であり、図１（Ｂ）の工程の後に斜視図で示す図
３の工程となり、その後に図１（Ｃ）の工程が続く。
【０００９】まず図１（Ａ），図２に示すように、プリ
ント基板５の凹部６に形成された素子搭載部に半導体チ
ップ１を接着用合金７によりダイボンディングし、プリ
ント基板の表面に形成された複数の配線パターン２０の
接続端子部２２と半導体チップ１の複数の電極２とをボ
ンディングワイヤー３でそれぞれ接続する。また配線パ
ターン２０の電気試験部２１と接続端子部２２との間に
幅Ｎが０．５ｍｍの流れ止め枠２８を固着する。この流
れ止め枠２８は耐熱性フイルムから形成され、リング状
の平面形状を有し、複数の配線パターン２０の接続端子
部２２を内側に位置させ複数の配線パターン２０の電気
試験部２１を外側に位置させて半導体チップ１を包囲し
ている（図２）。ここで、半導体チップ１と電気試験部
２１の外側の端との距離Ｌは２．５ｍｍ，半導体チップ
１と凹部６の側壁との距離（ギャップ）Ｓは０．５ｍ
ｍ，接続端子部２２の長さＰは０．５ｍｍ、電気試験部
の長さＭは１．０ｍｍである。また、図２に示すよう
に、配線パターンの高密度化と電気的試験の容易性を考
慮して、接続端子部２２の幅を小にし電気試験部２１の
幅を大にしてある。さらに、配線パターン２０のほぼ全
面上に、エポキシ樹脂系の材料により構成されたレジス
ト材であるソルダーレジスト４が配線パターン２０の保
護および半田リフロー時の半田ブリッジの防止を目的と
して形成されている。このソルダーレジスト４は図に示
すように、少なくとも配線パターン２０の接続端子部２
２および電気試験部２１が露出するように選択的に除去
されている。なおソルダーレジスト４の厚さによって
は、流れ止め枠２８を省略してここにソルダーレジスト
４を選択的に形成してもよいが、いずれにしても次の工
程で第１の樹脂１９が配線パターン２０の電気試験部２
１に流れ込まないようにする必要がある。
【００１０】次に図１（Ｂ）に示すように、流れ止め枠
２８内に第１の樹脂１９を形成する。この第１の樹脂１
９は次の工程の電気的試験において、半導体チップ１の
電気特性が光により影響されることを阻止する必要があ
るから、光を通さない事が条件となる。したがってその
材料は光に対して不透明な樹脂であるエポキシ樹脂を用
い、同材料を塗布し、１００℃で１時間＋１５０℃で３
時間のキュアーを行なって形成する。またこの第１の樹
脂１９は次の工程の電気的試験において、プロービング
の探針が不用意に接触しても半導体チップやボンディン
グワイヤーに傷をつけない程度に薄く形成すればよいの
であるから、図に示すように半導体チップ１からの距離
が、Ｓ＋Ｐ＝０．５ｍｍ＋０．５ｍｍ＝１．０ｍｍと薄
く形成される。
【００１１】次に図３のプリント基板全体の斜視図に示
すように、電気的試験を行なう。ソルダーレジスト４を
選択的に除去してプリント基板５の周辺部に複数の配線
パターン２０の外部端子部３４を露出させて、これをプ
リント基板５上の回路全体の電源端子や信号端子として
いる。また半導体チップ１とともに回路を構成するチッ
プコンデンサ等の電気部品３２をソルダーレジスト４を
選択的に除去して露出した配線パターン２０の部分に固
着してある。そして、図１（Ｂ）の状態で第１の樹脂１
９の外側に露出している複数の電気試験部２１にテスタ
ーに接続されているプロービングの探針３１を当接して
電気的試験を行なう。この電気的試験は、回路を含めた
試験の場合もあり、半導体チップだけの試験の場合もあ
り、あるいはデバッグだけに実施する場合もある。本発
明ではこの工程において、第１の樹脂の存在により探針
が不用意に接触して半導体チップやボンディングワイヤ
ーに傷をつけることが皆無となる。
【００１２】次に図１（Ｃ）に示すように、第２の樹脂
２９で第１の樹脂１９および配線パターンの電気試験部
２１を被覆してこれらを封止する。この第２の樹脂２９
は第１の樹脂と同様にエポキシ樹脂を用い、同材料を塗
布し、１００℃で１時間＋１５０℃で３時間のキュアー
を行って形成する。第２の樹脂２９は半導体チップ１か
らＬ＝２．５ｍｍの距離、ボンディングワイヤー３の一
端の位置が定まる素子搭載部の凹部６から（Ｌ−Ｓ）＝
２．０ｍｍの距離まで形成されているから、これは図４
の樹脂９と同じ寸法となり、長期間にわたり耐湿性が保
障され半導体チップ１が信頼性よく動作することができ
る。
【００１３】このように本発明によれば寸法Ｍ＋Ｎが寸
法Ｌに含まれたものとなり、配線パターンの電気試験部
２１および流れ止め領域２８は、最終的に必要な量の封
止樹脂を形成する領域の一部として使用することとなる
から、電気試験部２１および流れ止め領域２８はデッド
スペースとはならずプリント基板の実装密度が向上す
る。
【００１４】尚、実施例において、第２の樹脂２９の外
端はソルダーレジスト４のパターンで定められている
が、その近傍の配線パターは全てソルダーレジスト４に
より被覆されている箇所であるから多少の第２の樹脂２
９がソルダーレジスト４の上面に流れ出してもかまわな
い。
【００１５】
【発明の効果】以上説明したように本発明によれば、電
気的試験において半導体チップやボンディングワイヤー
を不所望に傷をつけること無く、高実装密度を可能にし
て耐湿性を維持する必要量の樹脂で封止することができ
る。
【図面の簡単な説明】
【図１】本発明の一実施例を工程順に示した断面図であ
る。
【図２】図１（Ａ）の平面図であり、この図２をＡ−
Ａ’部で切断し矢印の方向を視た断面が図１（Ａ）であ
る。
【図３】図１（Ｂ）の工程と図１（Ｃ）の工程の間の工
程を示す斜視図である。
【図４】従来技術を工程順に示した断面図である。
【符号の説明】
１ 半導体チップ ２ 半導体チップの電極 ３ ボンディングワイヤー ４ ソルダーレジスト ５ プリント基板 ６ 素子搭載部を形成する凹部 ７ 接着用合金 ８，２８ 流れ止め枠 ９ 封止用の樹脂 １０，２０ 配線パターン １１，２１ 配線パターンの電気試験部 １２，２２ 配線パターンの接続端子部 １９ 封止用の第１の樹脂 ２９ 封止用の第２の樹脂 ３１ 探針 ３２ 電気部品 ３４ 配線パターンの外部端子部
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/32 Ｃ 8718−4Ｅ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 接続端子部および電気試験部を有する配
    線パターンを形成したプリント基板上に半導体チップを
    固着する工程と、前記半導体チップの電極と前記配線パ
    ターンの前記接続端子部とをボンディングワイヤで接続
    する工程と、前記接続端子部と前記電気試験部との間に
    固着されたリング平面形状の流れ止め枠内に第１の樹脂
    を形成することにより該第１の樹脂で前記半導体チッ
    プ、前記接続端子部および前記ボンディングワイヤを被
    覆する工程と、次に、前記流れ止枠と前記配線パターン
    上に形成されたソルダーレジストとの間に露出する前記
    配線パターンの前記電気試験部に探針を当接させて電気
    的試験を行う工程と、しかる後に前記ソルダーレジスト
    のパターン内に第２の樹脂を形成することにより該第２
    の樹脂で前記第１の樹脂、前記配線パターンの前記電気
    試験部および前記流れ止め枠を被覆してこれらを封止す
    る工程とを有することを特徴とする半導体チップの実装
    方法。
  2. 【請求項２】 前記第１の樹脂は光に対して不透明な樹
    脂であることを特徴とする請求項１に記載の半導体チッ
    プの実装方法。
  3. 【請求項３】 前記第１の樹脂はエポキシ樹脂であるこ
    とを特徴とする請求項１もしくは請求項２に記載の半導
    体チップの実装方法。
  4. 【請求項４】 前記配線パターンの前記電気試験部は前
    記接続端子部より広い配線幅を有していることを特徴と
    する請求項１、請求項２もしくは請求項３に記載の半導
    体チップの実装方法。
  5. 【請求項５】 前記半導体チップを前記プリント基板の
    凹部上に固着することを特徴とする請求項１、請求項
    ２、請求項３もしくは請求項４に記載の半導体チップの
    実装方法。
JP4319554A 1992-11-30 1992-11-30 半導体チップの実装方法 Expired - Lifetime JPH07112028B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4319554A JPH07112028B2 (ja) 1992-11-30 1992-11-30 半導体チップの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4319554A JPH07112028B2 (ja) 1992-11-30 1992-11-30 半導体チップの実装方法

Publications (2)

Publication Number Publication Date
JPH06169033A JPH06169033A (ja) 1994-06-14
JPH07112028B2 true JPH07112028B2 (ja) 1995-11-29

Family

ID=18111562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4319554A Expired - Lifetime JPH07112028B2 (ja) 1992-11-30 1992-11-30 半導体チップの実装方法

Country Status (1)

Country Link
JP (1) JPH07112028B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103346137A (zh) * 2013-06-24 2013-10-09 曙光信息产业(北京)有限公司 集成电路封装件及其工艺方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936310A (en) * 1996-11-12 1999-08-10 Micron Technology, Inc. De-wetting material for glob top applications
US6818968B1 (en) * 2000-10-12 2004-11-16 Altera Corporation Integrated circuit package and process for forming the same
JP3651413B2 (ja) * 2001-05-21 2005-05-25 日立電線株式会社 半導体装置用テープキャリア及びそれを用いた半導体装置、半導体装置用テープキャリアの製造方法及び半導体装置の製造方法
JP4438006B2 (ja) * 2007-03-30 2010-03-24 Ｏｋｉセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
KR101097247B1 (ko) * 2009-10-26 2011-12-21 삼성에스디아이 주식회사 전자 회로 모듈 및 그 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5848442A (ja) * 1981-09-17 1983-03-22 Matsushita Electric Ind Co Ltd 電子部品の封止方法
JPS58182837A (ja) * 1982-04-21 1983-10-25 Hitachi Ltd 樹脂封止半導体装置の製造方法
JPS6151852A (ja) * 1984-08-21 1986-03-14 Ibiden Co Ltd プリント基板およびその製造方法
JPS6225438A (ja) * 1985-07-25 1987-02-03 Matsushita Electric Works Ltd 封止半導体装置
JPS6261216A (ja) * 1985-09-12 1987-03-17 シャープ株式会社 メンブレンタツチパネル
JPH03266455A (ja) * 1990-03-15 1991-11-27 Nec Corp 半導体メモリ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103346137A (zh) * 2013-06-24 2013-10-09 曙光信息产业(北京)有限公司 集成电路封装件及其工艺方法

Also Published As

Publication number Publication date
JPH06169033A (ja) 1994-06-14

Similar Documents

Publication Publication Date Title
JP3353508B2 (ja) プリント配線板とこれを用いた電子装置
EP0856889B1 (en) Semiconductor device mount structure and semiconductor device mounting method
US4839713A (en) Package structure for semiconductor device
KR19980071398A (ko) 캐리어 필름 및 그것을 사용한 집적 회로 장치
JPH07112028B2 (ja) 半導体チップの実装方法
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
JPH031560A (ja) 樹脂封止用回路基板
KR100377469B1 (ko) 볼 그리드 어레이 반도체 패키지의 와이어 본딩용 클램프및 이를 이용한 와이어 본딩 검사 방법
JPH07152045A (ja) 液晶表示装置
JPH11176849A (ja) 半導体装置の製造方法
KR19990082808A (ko) 반도체칩이실장되는캐리어테이프및반도체장치
KR100377468B1 (ko) 볼 그리드 어레이 반도체 패키지의 와이어 본딩용 클램프및 이를 이용한 와이어 본딩 검사 방법
KR100199854B1 (ko) 칩 스케일 패키지용 리드 프레임 및 그를 이용한 칩 스케일 패키지
JPH06201793A (ja) 電子部品、および、これを搭載する回路基板の検査方法
JPS59175753A (ja) 半導体装置およびリ−ドフレ−ム
JP2000138315A (ja) Ｂｇａ型ｉｃ及びｂｇａ型ｉｃの製造方法
KR200141173Y1 (ko) 리드돌출형 반도체 패키지
JPH06177188A (ja) 半導体装置
JPH1126666A (ja) 半導体装置
JPH05315534A (ja) Ｉｃパッケージ
JPH02181492A (ja) 半導体装置
JPH056688Y2 (ja)
JPS61108158A (ja) 集積回路用リ−ド端子構体
JPH11220057A (ja) Ｂｇａパッケージ、及びパッケージ内半導体チップの温度測定方法
KR960006713A (ko) 칩 탑재기관 모듈 및 실패칩 보수방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960723