KR200141173Y1 - 리드돌출형 반도체 패키지 - Google Patents

리드돌출형 반도체 패키지 Download PDF

Info

Publication number
KR200141173Y1
KR200141173Y1 KR2019950035748U KR19950035748U KR200141173Y1 KR 200141173 Y1 KR200141173 Y1 KR 200141173Y1 KR 2019950035748 U KR2019950035748 U KR 2019950035748U KR 19950035748 U KR19950035748 U KR 19950035748U KR 200141173 Y1 KR200141173 Y1 KR 200141173Y1
Authority
KR
South Korea
Prior art keywords
lead
molding part
semiconductor package
inspection
inner lead
Prior art date
Application number
KR2019950035748U
Other languages
English (en)
Other versions
KR970025871U (ko
Inventor
장세진
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR2019950035748U priority Critical patent/KR200141173Y1/ko
Publication of KR970025871U publication Critical patent/KR970025871U/ko
Application granted granted Critical
Publication of KR200141173Y1 publication Critical patent/KR200141173Y1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 고안은 리드돌출형 반도체 패키지에 관한 것으로, 종래 반도체 패키지는 검사시 핑거와 아웃리드가 접촉되도록 함으로써 아웃리드의 휨이 발생하여 패키지의 수율이 저하되는 문제점이 있었고, 상기 핑거와 아웃리드를 접촉시키는데 따른 시간이 많이 소요되어 생산성이 저하되는 문제점이 있었던 바, 본 고안은 하부 몰딩부(13) 보다 상부 몰딩부(12)를 작게 형성하고, 그 하부 몰딩부(13)의 외측 상면에 인너리드(11)가 노출되도록 하여, 단차부(15)를 형성하고, 그 단차부(15)로 인너리드(11)의 일부(11a)를 노출시킴으로써, 그 노출된 부분에 검사장치의 핑거를 접촉시켜 검사할 수 있게 한다. 그리하여 검사후 리드의 휨불량 발생률을 저감시키고 검사시간을 단축시킬 수 있게 하며, 또한 실장상태에서도 검사할 수 있게 한다.

Description

리드돌출형 반도체 패키지
제1도는 종래기술에 의한 리드돌출형 반도체 패키지의 구성을 보인 것으로,
(a)는 평면도.
(b)는 측면도.
(c)는 부분단면도.
제2도는 본 고안에 따른 리드돌출형 반도체 패키지의 구성을 보인 것으로,
(a)는 평면도.
(b)는 측면도.
(c)는 부분단면도.
* 도면의 주요부분에 대한 부호의 설명
11,11a : 인너리드 12 : 상부몰딩부
13 : 하부몰딩부 14 : 아웃리드
15 : 단차부
본 고안은 외부회로와의 접속을 위해 몸체 외부로 돌출된 리드를 가지고 있는 리드돌출형 반도체 패키지에 관한 것으로, 특히 패키지 조립후 검사공정에서 외부리드를 사용하지 않고 내부리드를 통해 검사용 핑거를 접촉시킬 수 있도록 그 내부리드가 부분적으로 노출될 수 있게 그 몸체 구조가 개선된 리드돌출형 반도체 패키지에 관한 것이다.
제1도는 종래기술에 의한 리드돌출형 반도체 패키지의 구성을 보인 것으로, (a)는 평면도이고, (b)는 측면도이며, (c)는 부분단면도이다. 이에 도시된 바와 같이, 종래의 리드돌출형 반도체 패키지는 수지로 몰딩된 몰딩부(3)에 매립된 인너리드(2)와 이 인너리드(2)에서 더 연장되어 몰딩부(3)의 측면으로 돌출된 후 도시하지 않은 외부의 회로기판 등에 실장할 수 있도록 하는 적절한 형태로 벤딩된 아웃리드(5)로 이루어진 리드(1)를 가지고 있다. 도면에는 나타나지 않았으나, 몰딩부(3) 내에는 반도체 칩이 그 인너리드(2)와 함께 매립되는데, 반도체 칩에 있는 패드와 그 인너리드(2)와는 와이어 본딩 등에 의해 상호 전기적으로 접속된다.
상기와 같이 구성되어 있는 종래의 리드돌출형 반도체 패키지의조립공정과 그 조립후 검사하는 공정에 관하여 간략히 설명하면 다음과 같다.
먼저, 상기한 리드(1)는 리드프레임 형태로 제공되는데, 그 리드프레임에 있는 패들에 반도체 칩을 접착제를 이용, 다이본딩으로 부착하고, 상기 반도체 칩과 인너리드(2)를 미세한 금속와이어로 본딩하여 상호 전기접속시키며, 사이 반도체 칩, 인너리드, 금속와이어를 포함하는 일정면적을 에폭시로 몰딩하는 몰딩공정을 실시하고, 리드프레임 상태에서 인너리드(2)와 아웃리드(5) 경계부근에 리드간을 서로 연결하고 있는 댐바를 깨끗이 제거하는 트리밍공정 및 아웃리드(5)를 소정의 형태로 절곡하는 포밍공정을 실시하여 도시된 바와 같은 리드돌출형 반도체 패키지를 제조하는 것이다.
이와 같이 제조된 리드돌출형 반도체 패키지를 그 불량여부를 가리기 위해 전기적인 특성검사를 함에 있어서, 종래에는 별도의 도시하지 않은 검사장치의 핑거(FINGER)를 그 반도체 패키지의 돌출된 아웃리드(5)에 접촉시켜서 검사하게 된다.
그런데 문제는, 상기와 같이 핑거를 아웃리드(5)에 접촉시킬 때 또는 그 접촉한 상태에서 검사가 진행되는 동안 무리한 힘이 가해지는 등 외부적 요인에 의해 아웃리드(5)가 휘는 등 변형될 수 있고, 실질적으로 그러한 휨불량이 종종 발생하는데 있다. 이로 인해 전체적인 수율이 떨어지는 것은 물론, 그 검사시 주의가 요구되고 정확히 접촉시켜야 하는 등 작업이 신속하지 못하여 많은 시간이 소요되고 있고 이에 따라 생산성이 저하되었던 것이다.
뿐만 아니라 종래의 리드돌출형 반도체 패키지는 외부회로기판 등에 실장된 상태에서는 검사하기가 용이하지 않으므로 실장상태의 불량여부를 체크하는데 어려움이 많았다.
본 고안의 목적은 전기적 검사를 위해 외부리드를 접촉시키지 않고 검사할 수 있게 하여 그 외부리드의 휨불량 발생률을 저감시킬 수 있는 리드돌출형 반도체 패키지를 제공함에 있다.
본 고안의 다른 목적은 전기적 검사를 위한 시간을 단축시킬 수 있어 생산성이 좋은 리드돌출형 반도체 패키지를 제공함에 있다.
또한 본 고안의 목적은 외부회로기판 등에 실장된 상태에서 그 불량여부를 용이하게 체크할 수 있는 리드돌출형 반도체 패키지를 제공하는 것이다.
상기와 같은 본 고안의 목적을 달성하기 위하여, 반도체 칩과 이 반도체 칩과 전기접속되는 인너리드와 이 인너리드에서 연장된 아웃리드 그리고 반도체 칩과 인너리드 주위를 몰딩하여 된 몰딩부로 이루어지고, 그 몰딩부 외부로 아웃리드가 돌출되어 있는 리드돌출형 반도체 패키지에 있어서, 상기한 몰딩부가 상부몰딩부와 하부몰딩부로 구분되어 그 상부몰딩부가 하부몰딩부보다 작게 형성되어 그 하부몰딩부의 상면 가장자리로 마련된 단차부를 가지고 있으며, 이 단차부에 인너리드의 일부가 노출되어 별도의 검사용 핑거를 접촉시킬 수 있게 된 것을 특징으로 하는 리드돌출형 반도체 패키지가 제공된다.
이하, 상기와 같이 구성되어 있는 본 고안 반도체 패키지가 실시예를 첨부된 도면을 참고로 하여 보다 상세히 설명하면 다음과 같다.
제2도는 본 고안에 따른 리드돌출형 반도체 패키지의 구성을 보인 것으로, (a)는 평면도이고, (b)는 측면도이며, (c)는 부분단면도이다. 도시된 바와 같이, 본 발명에 따른 리드돌출형 반도체 패키지는 몰딩부가 상부몰딩부(12)와 하부몰딩부(13)로 구분되어 그 상부몰딩부(12)가 하부몰딩부(13)보다 작게 형성됨으로써 그 하부몰딩부(13)의 상면 가장자리로 마련되는 단차부(15)를 가진다.
리드(10)는 통상과 같이 상하부몰딩부(12,13)에 반도체 칩과 매립되어 전기접속되는 인너리드(11)와 이 인너리드(11)에서 더 연장되어 외부로 돌출 및 벤딩된 아웃리드(14)로 이루어져 있다. 단, 본 고안에서는 아웃리드(14)와 연결되는 부분의 인너리드(11) 일부(11a)가 상기한 단차부(15)에 노출되어 있는 점이 특징이다. 그밖의 구조 및 제조과정은 종래와 거의 같다.
이와 같이 인너리드(11)의 일부(11a)가 노출되는 본 고안에 따른 리드돌출형 반도체 패키지에 대하여 그 조립후의 불량여부를 가리기 위한 전기적 특성검사를 행함에 있어서는, 통상적인 검사장치의 핑거를 종래와 같이 외부리드(14)에 접촉시키지 않고, 상부몰딩부(12)와 하부몰딩부(13) 사이에 형성된 단차부(15)에 노출되는 인너리드(11)의 일부(11a)에 접촉시켜 행할 수 있다. 이때 그 노출된 인너리드(11)의 노출된 일부(11a)의 이면은 하부몰딩부(13)에 의해 지지되어 있으므로, 무리한 접촉이 가해진 경우라도 그 부분이 휘거나 하는 등 변형될 염려는 없다.
따라서 검사시 종래에 비하여각별히 주위하지 않아도 되므로 취급이 용이하고 또 외부에서 그 접촉상태의 확인이 용이하여 보다 확실한 접촉이 가능하게 되고 따라서 검사시간을 크게 단축시킬 수 있는 것이다.
뿐만 아니라, 본 고안에 따른 리드돌출형 반도체 패키지는 외부회로기판 등에 실장된 상태에서도 그 상하부몰딩부(12,13)의 단차부(15)에 노출된 인너리드(11)의 일부(11a)가 드러나 있으므로 그 부분을 통해 실장상태 등을 점검하기 위한 간단한 전기적 검사가 가능하게 되어 실장상태의 불량을 사전에 가려낼 수 있는 것이다.
이상에서 상세히 설명한 바와 같이 본 고안에 의한 리드돌출형 반도체 패키지는 하부몰딩부 보다 상부몰딩부를 작게 형성하고, 그 하부몰딩부의 상면 가장자리로 되는 단차부를 가지고 있고, 그 단차부로 인너리드의 일부를 노출시키는 구조로서, 패키지 조립후 전기적 검사과정에서 발생되는 리드의 휨불량 발생률이 저감되어 수율향상에 기여하고, 검사시간을 단축시킬 수 있어 생산성 향상에 기여할 수 있다. 뿐만 아니라 본 고안에 따른 리드돌출형 반도체 패키지는 외부회로기판 등에 실장된 상태에서 그 실장상태의 점검이 용이하여 실장불량을 사전에 가려낼 수 있는 것이어서 보다 향상된 신뢰성을 보유하는 잇점을 가진다.

Claims (1)

  1. 반도체 칩과 이 반도체 칩과 전기접속되는 인너리드와 이 인너리드에서 연장된 아웃리드 그리고 반도체 칩과 인너리드 주위를 몰딩하여 된 몰딩부로 이루어지고, 그 몰딩부 외부로 아웃리드가 돌출되어 있는 리드돌출형 반도체 패키지에 있어서, 상기한 몰딩부가 상부몰딩부와 하부몰딩부로 구분되어 그 상부몰딩부가 하부몰딩부보다 작게 형성되어 그 하부몰딩부의 상면 가장자리로 마련된 단차부를 가지고 있으며, 이 단차부에 인너리드의 일부가 노출되어 별도의 검사용 핑거를 접촉시킬 수 있게 된 것을 특징으로 하는 리드돌출형 반도체 패키지.
KR2019950035748U 1995-11-25 1995-11-25 리드돌출형 반도체 패키지 KR200141173Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019950035748U KR200141173Y1 (ko) 1995-11-25 1995-11-25 리드돌출형 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019950035748U KR200141173Y1 (ko) 1995-11-25 1995-11-25 리드돌출형 반도체 패키지

Publications (2)

Publication Number Publication Date
KR970025871U KR970025871U (ko) 1997-06-20
KR200141173Y1 true KR200141173Y1 (ko) 1999-03-20

Family

ID=19430382

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019950035748U KR200141173Y1 (ko) 1995-11-25 1995-11-25 리드돌출형 반도체 패키지

Country Status (1)

Country Link
KR (1) KR200141173Y1 (ko)

Also Published As

Publication number Publication date
KR970025871U (ko) 1997-06-20

Similar Documents

Publication Publication Date Title
US5703407A (en) Resin-sealed type semiconductor device
JPH098205A (ja) 樹脂封止型半導体装置
JP2682936B2 (ja) 半導体装置
US5712570A (en) Method for checking a wire bond of a semiconductor package
US6642082B2 (en) Method for manufacturing a resin-sealed semiconductor device
JP3893624B2 (ja) 半導体装置用基板、リードフレーム、半導体装置及びその製造方法、回路基板並びに電子機器
US6531769B2 (en) Semiconductor integrated circuit package, semiconductor apparatus provided with a plurality of semiconductor integrated circuit packages, method of inspecting semiconductor integrated circuit package and method of fabricating semiconductor integrated circuit
KR200141173Y1 (ko) 리드돌출형 반도체 패키지
JP3634381B2 (ja) 集積半導体回路
US6198160B1 (en) Surface mounted type semiconductor device with wrap-around external leads
JP3024046B2 (ja) 半導体パッケージ
KR100199854B1 (ko) 칩 스케일 패키지용 리드 프레임 및 그를 이용한 칩 스케일 패키지
JPH02278857A (ja) 樹脂封止型半導体装置
KR100321149B1 (ko) 칩사이즈 패키지
JPH06132443A (ja) 半導体装置およびその製造に用いられるリードフレーム
KR950000457Y1 (ko) 반도체 패키지
JPH08148634A (ja) リードフレームならびにそれを用いた半導体装置およびその製造方法
JP2504194B2 (ja) 樹脂封止型半導体装置の製造方法
KR100537716B1 (ko) 리드 프레임 및 그를 이용한 반도체 패키지
JPH08288427A (ja) 半導体装置
KR200313831Y1 (ko) 바텀리드패키지
KR100201389B1 (ko) 반도체 패키지
KR100726769B1 (ko) 티비지에이 반도체 패키지용 금속 프레임의 캐비티 가공방법
JPH05326801A (ja) 半導体装置及びそのリードフレーム
JP2007294637A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20041119

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee