JPH06132443A - 半導体装置およびその製造に用いられるリードフレーム - Google Patents

半導体装置およびその製造に用いられるリードフレーム

Info

Publication number
JPH06132443A
JPH06132443A JP4279848A JP27984892A JPH06132443A JP H06132443 A JPH06132443 A JP H06132443A JP 4279848 A JP4279848 A JP 4279848A JP 27984892 A JP27984892 A JP 27984892A JP H06132443 A JPH06132443 A JP H06132443A
Authority
JP
Japan
Prior art keywords
tab
package
semiconductor device
resin
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4279848A
Other languages
English (en)
Inventor
Yukihiro Sato
幸弘 佐藤
Akiro Hoshi
彰郎 星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP4279848A priority Critical patent/JPH06132443A/ja
Publication of JPH06132443A publication Critical patent/JPH06132443A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

(57)【要約】 【目的】 実装時水蒸気爆発の起き難い表面実装型樹脂
封止型半導体装置の提供 【構成】 パッケージ2と、このパッケージ内に設けら
れたタブ4と、このタブに固定された半導体素子5と、
前記パッケージの内外に亘って延在する複数のリード3
とを有する半導体装置20であって、前記パッケージ2
にはパッケージ表面に先端が到達する突部13が設けら
れている。半導体装置20のリフロー実装時、パッケー
ジ2内の水分は水蒸気に変わるが、この水蒸気はタブ4
とモールド樹脂1との界面を伝わって突部13に至り、
ついで突部13の露出部15からパッケージ2外に抜け
るため、水蒸気爆発の発生が抑止できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は樹脂封止型半導体装置、
特に表面実装型樹脂封止型半導体装置およびその製造に
用いられるリードフレームに関する。
【0002】
【従来の技術】電子機器は、機能面から高密度実装化
が、実装面から軽量化,小型化,薄型化が要請されてい
る。このため、電子機器に組み込まれる電子部品の多く
は、表面実装が可能な構造に移行してきている。表面実
装型集積回路(IC)パッケージについては、たとえ
ば、工業調査会発行「電子材料」1984年9月号、昭
和59年9月1日発行、P55〜P64に記載されてい
る。この文献には、「チップを搭載するICパッケージ
は、小型化,多ピン化が進み、従来のDIP(デュアル
インラインパッケージ)からミニフラット(SOPとも
呼ばれている。スモールアウトラインパッケージ),Q
FP(クワッドフラットパッケージ),フイルムキャリ
ヤ,LCC(リードレスチップキャリヤ,セラミック基
板使用)などへ変わってきている。さらに最近はPLC
C(プラスチックリーディッドチップキャリヤ)も市場
に現れてきている。」旨記載されている。また、同文献
には、一般のフラットパッケージにおける端子形状の種
類としては、(a)J型リード(Rolled−und
er),(b)ガルウイング(Gull−wing,
(c), バットリード(Butt−lead),(d)
フラットリード(Flat−lead)がある旨記載さ
れている。
【0003】一方、工業調査会発行「電子材料」198
8年4月号、昭和63年4月1日発行、P74〜P79
には、高密度表面実装型半導体デバイスにおいて、パッ
ケージを形成する樹脂の吸湿とリフロー実装に起因する
樹脂剥離,樹脂クラックについて記載されている。この
文献には、「高密度表面実装化にともなって,パッケー
ジはSOP,SOJ(J型リードのSOP),QFP,
PLCCなど多種多様化し,ハンダディップ方式を始
め,赤外線,ベーパフェーズなどのリフロー方式が採用
されるようになった。200℃以上のディップやリフロ
ー条件下にさらすと,封止樹脂は熱変形を起こし,リー
ドフレームやチップとの剥離や内部樹脂クラックが発生
し,耐湿性の著しい劣化を招く」と記載され、かつ剥
離,樹脂クラックの発生機構が図解されている。
【0004】他方、日経BP社発行「日経マイクロデバ
イス」1988年5月号、昭和63年5月1日発行、P
41〜P47には、リフロー・クラックを解決する対策
方法として三つの方法を開示している。すなわちその方
法は以下の通りである。リードフレームと樹脂との密
着性を上げ,水分のたまる場所を除く。水分の浸入を
少なくする。浸入しても早めに水分を出す。封止樹脂
の曲げ強度を上げて,割れ難くする。そして、浸入した
水分を早くパッケージ外に出す手段の一つとして、パッ
ケージに穴を開けてリードフレームのダイ・パッド(タ
ブ)の裏面が見えるようにした構造が開示されている。
また、この文献には、穴を開けたパッケージに対する競
合他社の評価は悪くないが、自社で採用するか否かの意
見の一つとして、「ユーザーに与える印象が良くない」
とする意見もある旨記載されている。なお、特開昭59
−16357号公報には、半導体ペレット(半導体素
子)を搭載するアイランド(タブ)の一部、あるいは、
数箇所を抜いた構造を設け、その部分に、封止樹脂を充
填させ、アイランド面の樹脂体積を増やすことにより、
熱ストレス等に強い構造とする例が記載されている。
【0005】
【発明が解決しようとする課題】表面実装型樹脂封止型
半導体装置は、図13に示すように、モールド樹脂1か
らなるパッケージ2の周囲からリード3を突出させる外
観形状となっている。また、パッケージ2内において
は、タブ4の上面に半導体素子(半導体チップ)5が固
定されている。そして、前記半導体チップ5の図示しな
い電極と前記リード3の内端が導電性のワイヤ6で電気
的に接続されている。このような半導体装置において、
前記モールド樹脂1内に吸湿されかつタブ4とモールド
樹脂1の間に溜まった水分は、半導体装置の実装時の熱
によって気化しかつ急激に膨張する(水蒸気爆発)。こ
の結果、同図のようにモールド樹脂1がタブ4から剥離
(剥離による空隙7)したり、タブ4の端や半導体チッ
プ5の端からクラック9が延びてしまう。また、極端な
場合には、パッケージ2(モールド樹脂1)が割れてし
まう。
【0006】表面実装型樹脂封止型半導体装置における
実装時の水蒸気爆発によるタブと樹脂との剥離やクラッ
ク発生抑止は、タブとパッケージを構成する樹脂との接
着強度を強くするだけでは充分ではなく、水蒸気爆発が
起きる前にパッケージ外に水分(水蒸気)を速やかに逃
がすことが重要である。本発明者も水蒸気をパッケージ
外に速やかに出す構造の検討の結果本発明をなした。
【0007】本発明の目的は、実装時水蒸気爆発の起き
難い表面実装型樹脂封止型半導体装置を提供することに
ある。本発明の前記ならびにそのほかの目的と新規な特
徴は、本明細書の記述および添付図面からあきらかにな
るであろう。
【0008】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。すなわち、本発明の表面実装型樹脂
封止型半導体装置は、パッケージと、このパッケージ内
に設けられたタブと、このタブの主面に固定された半導
体素子と、前記パッケージの内外に亘って延在する複数
のリードとを有する半導体装置において、この半導体装
置の製造に用いるリードフレームにあっては、前記タブ
の半導体素子が固定されない裏面に突部を設けておき、
モールド時にはこの突部の先端がパッケージの表面に露
出するように構成されてなるものである。
【0009】
【作用】本発明の表面実装型樹脂封止型半導体装置は、
タブの裏面に設けられた突部がパッケージの表面に露出
していることから、タブとパッケージを形成する樹脂と
の間に溜まった水分は、リフロー実装時、タブとモール
ド樹脂との界面を伝わって突部に至り、ついで突部の露
出部からパッケージ外(大気中)に抜けるため、水蒸気
爆発の発生が抑止できる。
【0010】
【実施例】以下図面を参照して本発明の一実施例につい
て説明する。図1は本発明の一実施例による半導体装置
の断面図、図2は同じく半導体装置の底面図、図3〜図
6は本発明の半導体装置の製造の各工程における図であ
って、図3は半導体装置の製造に用いられるリードフレ
ームの平面図、図4はチップボンディング,ワイヤボン
ディングがなされたリードフレームを示す平面図、図5
はモールドされたリードフレームを示す平面図、図6は
半導体装置の製造におけるモールド状態を示す断面図で
ある。
【0011】本発明による表面実装型樹脂封止型半導体
装置は、図1および図2に示すように、外観的にはモー
ルド樹脂1によって形成されたパッケージ2と、このパ
ッケージ2の周囲から突出する複数のリード3とからな
っている。前記リード3は、パッケージ2の内外に亘っ
て延在する。パッケージ2から突出するアウターリード
10の端子形状は特に限定はされないが、ガルウイング
型表面実装形状となっている。また、前記モールド樹脂
1の中心部分には、タブ4が配置されるとともに、この
タブ4上には半導体チップ5が接着材11を介して固定
されている。図1では接着材11が部分的に使用されて
いる状態を示してあるが、半導体素子5の全面で接着さ
せてもよい。また、前記半導体素子5の電極と、パッケ
ージ2内に位置するリード3部分、すなわちインナーリ
ード12の内端は、導電性のワイヤ6で接続されてい
る。
【0012】一方、前記半導体素子5が固定されるタブ
主面の裏面には、図1に示すように突部13が設けられ
ている。この突部13の一部、すなわち先端はパッケー
ジ2の裏面の表面に到達して露出している。この露出部
15は、特に限定はされないが、図2に示すように、パ
ッケージ2を4等分にした各部の中心部分に位置するよ
うに4個設けられている。前記突部13は後述するが、
タブ4の裏面から見ると、先端が丸みを帯びた円錐状突
部となっている。そして、この円錐状突部の先端が、パ
ッケージ2の裏面表面に到達して、露出部15を形成す
るようになっている。
【0013】このような表面実装型樹脂封止型半導体装
置20は、タブ4とモールド樹脂1との界面に溜まった
水分が、タブ4の裏面とモールド樹脂1との界面に沿っ
て伝わって突部13に至り、ついで突部13の露出部1
5表面から大気中に放出されるようになっている。した
がって、この半導体装置20のリフロー実装時、熱によ
ってパッケージ内部に発生した水蒸気は、速やかに露出
部15から大気中に抜ける。この結果、本発明の半導体
装置20にあっては、リフロー実装時の水蒸気爆発を防
止でき、タブ4とモールド樹脂1との剥離、この剥離に
伴う応力によるクラックの発生,ワイヤの断線等の不良
発生を抑止できることになる。
【0014】つぎに、このような半導体装置20の製造
方法について図3〜図6を用いて説明する。最初に図3
に示されるようなリードフレーム25が用意される。こ
のリードフレーム25は、0.1mm〜0.15mmの
厚さのFe−Ni系合金あるいはCu合金等からなる金
属板をエッチングまたは精密プレスによってパターニン
グすることによって形成される。リードフレーム25は
複数の単位リードパターンを一方向に直列に並べた形状
となっている。単位リードパターンは、一対の平行に延
在する外枠26と、この一対の外枠26を連結しかつ外
枠26に直交する方向に延在する一対の内枠27とによ
って形成される枠28内に形成されている。この枠28
の中央には、矩形状のタブ(支持体)4が配設されてい
る。また、前記枠28の四隅の支持片部30からは細い
タブ吊りリード29が延在し、その先端で前記タブ4の
四隅をそれぞれ支持している。
【0015】一方、前記タブ4には十文字状に孔(スリ
ット)31が設けられている。このスリット31は、レ
ジンモールドの際、このスリット31にモールド樹脂を
流れ込ませ、モールド樹脂とタブ4との接着強度向上を
図るようになっている。また、これが本発明の特徴の一
つであるが、前記タブ4には突部13が設けられてい
る。この突部13は、この例では、前記タブ4を縦横に
四等分にした各正方形部分の略中心部分に設けられてい
る。この突部13は、タブ4の半導体素子5を固定する
主面側からコイニングを行い、タブ4の裏面側に円錐状
に突出させることにより形成されている。この突部13
の形成は、タブ吊りリード29を途中で一段低くしてタ
ブ4をリード3よりも低く形成する成形時に同時に行わ
れる。また、前記突部13のタブ4の裏面での突出長さ
は、半導体装置20のパッケージ2の裏面に突部13の
一部である先端が現れる長さ、すなわち、タブ4の裏面
側のモールド樹脂1の厚さと同じに設定される。一般に
半導体装置20におけるパッケージ2においては、半導
体素子5の上のモールド樹脂1の厚さとタブ4の裏面側
のモールド樹脂1の厚さは等しく設計される。そして、
パッケージ2の厚さが1mm程度となる場合、前記半導
体素子5の上のモールド樹脂1の厚さおよびタブ4の裏
面側のモールド樹脂1の厚さは、それぞれ0.2mm程
度となる。したがって、前記突部13のタブ4の裏面か
らの突出長さも、前記タブ4の裏面側のモールド樹脂1
の厚さと一致するように形成される。
【0016】他方、前記枠28の各外枠26および内枠
27の内側からは、相互に平行となって枠28の中央の
タブ4に向かって複数のリード3が延在している。これ
らリード3はその先端をタブ4の近傍に臨ませている。
また、前記リード3は、前記隣合う支持片部30間に亘
って設けられた細いダム33と交差するパターンとなっ
ている。そして、このダム33によって各リード3はそ
の途中を支持されている。前記ダム33は後述するレジ
ンモールド時、溶けたレジンの流出を阻止するダムとし
て、また強度部材として作用する。なお、前記外枠26
には、図示しないガイド孔が設けられている。このガイ
ド孔は、リードフレーム25の移送や位置決め等のガイ
ドとして利用される。
【0017】つぎに、このようなリードフレーム25に
対して、図4に示すように、チップボンディングおよび
ワイヤボンディングが行われる。すなわち、前記リード
フレーム25のタブ4の主面には、図1に示すように接
着材11によって半導体素子5が固定(チップボンディ
ング)されるとともに、この半導体素子5の図示しない
電極とリード3の内端部分が導電性のワイヤ6で接続
(ワイヤボンディング)される。
【0018】つぎに、このリードフレーム25は、常用
のモールド(トランスファモールド)技術によって、所
定部分にパッケージ2が形成される。すなわち、リード
フレーム25は、図6に示すように、トランスファモー
ルド装置のモールド型、すなわち、下型35と上型36
との間に型締めされる。その後、下型35と上型36に
よって形成されたキャビティ(モールド空間)37内に
溶けたレジン(モールド樹脂1)が注入される。この
際、本発明のリードフレーム25においては、タブ4の
突部13の先端が下型35のキャビティ37の底に接触
する構造となっていることから、タブ4の裏面とキャビ
ティ37の底との間隔が常に一定となる。したがって、
タブ4の下のモールド樹脂1の厚さが常に一定となると
ともに、半導体素子5の上のモールド樹脂1の厚さも一
定となる。これにより、パッケージ2の表面にワイヤ6
が露出したり、パッケージ2の裏面にタブ4の平坦な表
面が露出するような不良の発生は防止できることにな
る。つぎに、前記キャビティ37内に注入されたレジン
が硬化した後、前記モールド型は型開きされ、リードフ
レーム25が取り出される。このトランスファモールド
処理によって、図5に示すように、ダム33の内側の部
分全体にパッケージ2が形成されることになる。図5は
パッケージ2の表面側が示されていることから、パッケ
ージ2の表面には何も現れていないが、パッケージ2の
裏面には図2に示すように突部13の先端が現れる(露
出部15)。
【0019】つぎに、不要となるリードフレーム部分は
切断除去される。さらに、パッケージ2から突出するリ
ード3(アウターリード10)は成形されて、図2に示
されるようなガルウイング型の半導体装置20が製造さ
れる。
【0020】このような半導体装置20においては、半
導体装置20を配線基板に実装した場合、すなわち、図
示しない配線基板上のフットプリントにアウターリード
10の先端部分を重ね、半田リフローによってフットプ
リントとアウターリード10との接合を図った場合、半
田リフロー時の熱によってパッケージ内部の水分は急激
にガス化(水蒸気)するが、この水蒸気は前記タブ4の
裏面とモールド樹脂1との界面に沿って移動して突部1
3に至り、ついでパッケージ2の表面に露出する突部1
3の露出部15の表面から大気中に放出されるため、水
蒸気爆発は発生しなくなる。
【0021】
【発明の効果】(1)本発明の表面実装型樹脂封止型半
導体装置にあっては、タブの裏面にはパッケージの表面
に先端が露出する突部が設けられていることから、半導
体装置のリフロー実装時の熱によってタブとモールド樹
脂との間に発生する水蒸気は、タブとモールド樹脂との
界面を伝わって動き突部に至り、ついで突部の露出部表
面から大気中に放出されるため、水蒸気爆発の発生が生
じなくなるという効果が得られる。
【0022】(2)上記(1)により、本発明の半導体
装置にあっては、リフロー実装時に水蒸気爆発が発生し
ないことから、水蒸気爆発に伴うモールド樹脂の破損
(剥離,クラック),ワイヤ破断発生が防止でき、実装
歩留りの向上が達成できるという効果が得られる。
【0023】(3)本発明の半導体装置は、その製造に
おいて、タブの裏面に突部を有する本発明によるリード
フレームを使用して製造される。したがって、本発明に
よる半導体装置においては、その製造におけるトランス
ファモールド時、リードフレーム状態にあるタブの突部
の先端がモールド下型のキャビティ底に接触するように
なるため、タブの裏面側のモールド樹脂の厚さおよびタ
ブの表面側のモールド樹脂の厚さは設計値通りの厚さと
なり、パッケージの信頼性が高くなるという効果が得ら
れる。
【0024】(4)本発明の半導体装置は、パッケージ
の裏面にタブから突出した突部の先端の露出部が露出し
ているが、突部の周囲もモールド樹脂で被われているた
め、凹凸のない平坦面となり、外観的にも支障がないと
いう効果が得られる。
【0025】(5)本発明の半導体装置においては、タ
ブに十文字状にスリットが設けられ、このスリット内に
モールド樹脂が流れ込んだ構造となっていることから、
タブとモールド樹脂との接着強度向上が図れ、パッケー
ジの信頼性が高いという効果が得られる。すなわち、モ
ールド樹脂とタブとの接着性が高いことは、リフロー実
装時のモールド樹脂とタブとの剥離を抑止できることに
なり、実装の信頼性が高くなる。
【0026】(6)上記(1)〜(5)により、本発明
によれば、実装時水蒸気爆発が起き難い信頼度の高い表
面実装型樹脂封止型半導体装置を提供することができる
という相乗効果が得られる。
【0027】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない、たとえば、
図7〜図9は本発明の他の実施例による図であり、図7
は半導体装置を示す断面図、図8は半導体装置の底面
図、図9はタブの拡大斜視図である。この実施例では、
タブ4の裏面に突出させる突部13は、図9に示すよう
に断面がV字状に屈曲した突条40とし、パッケージ2
の裏面には、図8に示すように突部13の露出部15が
線状に現れるようにすれば、露出部15が前記実施例の
半導体装置に比較して多くなり、水蒸気のパッケージ外
への放出がより一層効果的に行える効果がある。また、
図7において半導体素子5はタブ4に接着材11によっ
て部分的に接着されているが、全体的に接着するように
しても良い。
【0028】図10は本発明の他の実施例によるリード
フレームにおけるタブの平面図である。この実施例で
は、タブ4の裏面に突出する突部13は、断面がV字状
に屈曲した突条40を十文字状に配した例である。この
実施例では、十文字状に配される突条40によってタブ
4は縦横に四等分される状態となることから、四等分に
されたタブ部分の領域の水蒸気は速やかに突条40に到
達でき、かつ先端からパッケージ外に放出されるため、
実装時の水蒸気爆発はより起き難くなるという効果が得
られる。
【0029】図11は本発明の他の実施例によるリード
フレームにおけるタブの平面図である。この実施例で
は、前記実施例同様に四等分されたタブ部分にそれぞれ
突条40を配した例である。前記突条40は、タブ4の
一対の辺からそれぞれ2本タブ4の途中まで延在し、そ
れぞれのタブ領域に発生する水蒸気をパッケージ外に速
やかに放出させるようになっている。この突条40は断
面が円弧状に屈曲したタブ部分によって形成されてい
る。この実施例の半導体装置も前記実施例同様に実装時
に水蒸気爆発が発生しない構造となる。
【0030】図12は本発明の他の実施例によるリード
フレームにおけるタブの平面図である。この実施例も前
記実施例同様に四等分されたタブ部分にそれぞれ突条4
0を配した例である。前記突条40は、タブ4の隣合う
辺に直線的に延在する突条40のそれぞれの一端が到達
する形状となっている。この実施例の半導体装置におい
ても、リフロー実装時、前記突条40のパッケージ表面
に露出する部分から水蒸気がパッケージ外に抜けるた
め、水蒸気爆発が発生しなくなる。
【0031】なお、前記実施例においては、突条40は
直線的に延在しているが、曲線的に延在していても良
い。また、突条40は断面がV字状に屈曲した構造ある
いは円弧状に屈曲した構造以外に断面がU字状に屈曲し
た構造であっても前記実施例同様な効果が得られる。ま
た、タブ4に設ける突部13はスポット的なものと、突
条40を組合せたものでもよい。
【0032】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である表面実
装型樹脂封止型半導体装置の製造技術に適用した場合に
ついて説明したが、それに限定されるものではない。本
発明は少なくとも樹脂封止型半導体装置の製造技術には
適用できる。
【図面の簡単な説明】
【図1】本発明の半導体装置の断面図である。
【図2】本発明の半導体装置の底面図である。
【図3】本発明の半導体装置の製造に用いられるリード
フレームの平面図である。
【図4】本発明の半導体装置の製造におけるチップボン
ディング,ワイヤボンディングがなされたリードフレー
ムを示す平面図である。
【図5】本発明の半導体装置の製造においてモールドさ
れたリードフレームを示す平面図である。
【図6】本発明の半導体装置の製造におけるモールド状
態を示す一部の断面図である。
【図7】本発明の他の実施例による半導体装置を示す断
面図である。
【図8】本発明の他の実施例による半導体装置を示す底
面図である。
【図9】本発明の他の実施例による半導体装置における
タブの拡大斜視図である。
【図10】本発明の他の実施例によるリードフレームに
おけるタブの平面図である。
【図11】本発明の他の実施例によるリードフレームに
おけるタブの平面図である。
【図12】本発明の他の実施例によるリードフレームに
おけるタブの平面図である。
【図13】従来の半導体装置における水蒸気爆発による
破損状態を示す模式的断面図である。
【符号の説明】
1…モールド樹脂、2…パッケージ、3…リード、4…
タブ、5…半導体素子(半導体チップ)、6…ワイヤ、
7…空隙、9…クラック、10…アウターリード、11
…接着材、12…インナーリード、13…突部、15…
露出部、20…半導体装置、25…リードフレーム、2
6…外枠、27…内枠、28…枠、29…タブ吊りリー
ド、30…支持片部、31…孔(スリット)、33…ダ
ム、35…下型、36…上型、37…キャビティ、40
…突条。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 パッケージと、このパッケージ内に設け
    られたタブと、このタブに固定された半導体素子と、前
    記パッケージの内外に亘って延在する複数のリードとを
    有する半導体装置であって、前記タブにはパッケージ表
    面に一部が到達する突部が設けられていることを特徴と
    する半導体装置。
  2. 【請求項2】 タブの主面に半導体素子を固定する樹脂
    封止型半導体装置用リードフレームであって、前記タブ
    の半導体素子が固定されない裏面にはパッケージ表面に
    一部が到達する突部が設けられていることを特徴とする
    リードフレーム。
JP4279848A 1992-10-19 1992-10-19 半導体装置およびその製造に用いられるリードフレーム Pending JPH06132443A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4279848A JPH06132443A (ja) 1992-10-19 1992-10-19 半導体装置およびその製造に用いられるリードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4279848A JPH06132443A (ja) 1992-10-19 1992-10-19 半導体装置およびその製造に用いられるリードフレーム

Publications (1)

Publication Number Publication Date
JPH06132443A true JPH06132443A (ja) 1994-05-13

Family

ID=17616783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4279848A Pending JPH06132443A (ja) 1992-10-19 1992-10-19 半導体装置およびその製造に用いられるリードフレーム

Country Status (1)

Country Link
JP (1) JPH06132443A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5864174A (en) * 1995-10-24 1999-01-26 Oki Electric Industry Co., Ltd. Semiconductor device having a die pad structure for preventing cracks in a molding resin
US5917237A (en) * 1994-04-28 1999-06-29 Rohm Co., Ltd. Semiconductor integrated circuit device and lead frame therefor
US5920116A (en) * 1995-12-01 1999-07-06 Texas Instruments Incorporated Rigidized lead frame for a semiconductor device
US9076776B1 (en) * 2009-11-19 2015-07-07 Altera Corporation Integrated circuit package with stand-off legs

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917237A (en) * 1994-04-28 1999-06-29 Rohm Co., Ltd. Semiconductor integrated circuit device and lead frame therefor
US5864174A (en) * 1995-10-24 1999-01-26 Oki Electric Industry Co., Ltd. Semiconductor device having a die pad structure for preventing cracks in a molding resin
US6177725B1 (en) 1995-10-24 2001-01-23 Oki Electric Industry Co., Ltd. Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same
US6459145B1 (en) * 1995-10-24 2002-10-01 Oki Electric Industry Co., Ltd. Semiconductor device having an improved structure for preventing cracks, and improved small-sized semiconductor
US6569755B2 (en) 1995-10-24 2003-05-27 Oki Electric Industry Co., Ltd. Semiconductor device having an improved structure for preventing cracks, improved small sized semiconductor and method of manufacturing the same
US5920116A (en) * 1995-12-01 1999-07-06 Texas Instruments Incorporated Rigidized lead frame for a semiconductor device
US9076776B1 (en) * 2009-11-19 2015-07-07 Altera Corporation Integrated circuit package with stand-off legs

Similar Documents

Publication Publication Date Title
US5953589A (en) Ball grid array semiconductor package with solder balls fused on printed circuit board and method for fabricating the same
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
US6762118B2 (en) Package having array of metal pegs linked by printed circuit lines
US20020119603A1 (en) Semiconductor device and method of manufacturing same
JP2001313363A (ja) 樹脂封止型半導体装置
US20050037618A1 (en) Singulation method used in leadless packaging process
JP2000188366A (ja) 半導体装置
US6642082B2 (en) Method for manufacturing a resin-sealed semiconductor device
JP3478139B2 (ja) リードフレームの製造方法
JPH06132443A (ja) 半導体装置およびその製造に用いられるリードフレーム
JP2000150705A (ja) 半導体装置およびその製造方法
JPH06132442A (ja) 半導体装置およびその製造方法
JPH09116045A (ja) リードフレームを用いたbgaタイプの樹脂封止型半導体装置およびその製造方法
KR0119757Y1 (ko) 반도체 패키지
KR100333386B1 (ko) 칩 스캐일 패키지
KR100251860B1 (ko) Csp (칩 스케일 패키지)의 구조 및 제조방법
US11869831B2 (en) Semiconductor package with improved board level reliability
JPH06120396A (ja) 半導体装置
KR20070103591A (ko) 리드사이에 절연물질이 개재된 반도체 패키지 및 이를구비한 반도체 장치의 제조방법
US20020000674A1 (en) Semiconductor device and process for production thereof
JPH07249707A (ja) 半導体パッケージ
KR100215119B1 (ko) 알루미늄 박판을 이용한 csp 패키지 제조방법
KR950005967B1 (ko) 플라스틱 리드레스 패키지 및 그 제조방법
KR100209763B1 (ko) 반도체 패키지의 제조방법
KR950010866B1 (ko) 표면 실장형(surface mounting type) 반도체 패키지(package)