JP2000150705A

JP2000150705A - 半導体装置およびその製造方法

Info

Publication number: JP2000150705A
Application number: JP10318993A
Authority: JP
Inventors: Yoichi Kawada; 洋一河田; Koji Koizumi; 浩二小泉; Bunji Kuratomi; 文司倉冨
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1998-11-10
Filing date: 1998-11-10
Publication date: 2000-05-30

Abstract

(57)【要約】【課題】生産性のよい小形かつ薄形の半導体装置を提
供する。【解決手段】半導体チップ１０には集積回路を外部に
電気的に引き出すための電極パッド１１が複数個形成さ
れ、各電極パッド１１にはＡｕメッキ処理によって形成
された端子部１５が機械的かつ電気的に接続されてい
る。チップ１０にはトランスファ成形装置によって成形
された保護層１７が端子部１５の先端部をそれぞれ露出
させて形成されている。各端子部１５の保護層１７から
の露出端部には半田バンプ１６が半田付けされている。【効果】半導体チップの損傷を保護層で防止できる。
端子部群をＡｕメッキ処理で形成し、保護層をトランス
ファ成形装置で成形することで、生産性を向上できる。
トランスファ成形において端子部の先端部にフイルムを
押し付けて被覆することにより、先端部表面に薄い樹脂
バリが付着するのを防止できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置および
その製造方法、特に、小形かつ薄形の実装を実現する技
術に関し、例えば、表面実装される半導体集積回路装置
（以下、ＩＣという。）に利用して有効な技術に関す
る。

【０００２】

【従来の技術】表面実装される小形かつ薄形のＩＣとし
て、特開平２−４９４６０号公報および特開平３−９４
４３８号公報に記載されているものがある。

【０００３】すなわち、特開平２−４９４６０号公報に
は、半導体チップと、この半導体チップの電極パッド面
に設けられた導電材と、この導電材のみを露呈させて前
記半導体チップの周辺を被って形成された封止樹脂とか
らなり、前記導電材は前記封止樹脂と接着性のよい材料
からなっていることを特徴とする半導体装置が、記載さ
れている。この半導体装置においては、半導体チップの
電極パッドに接続された導電材が封止樹脂と良好に接着
された状態になることにより、導電材と封止樹脂との接
着面間からの水分の浸入を防止することができるため、
耐湿性を高めることができる。

【０００４】特開平３−９４４３８号公報には、ワイヤ
ボンディング用のパッドが形成された半導体チップの面
が樹脂封止され、このパッドに一端がボンディングされ
たボンディングワイヤの他端側が前記パッドが形成され
た半導体チップの面を封止する封止樹脂の外面に引き出
され、外部接続用の端子部として形成されたことを特徴
とする半導体チップモジュール、および、前記端子部に
接続用のバンプが形成されたことを特徴とする半導体チ
ップモジュールが、記載されている。

【０００５】ところで、ＩＣを実装基板に小形かつ薄形
で、しかも、高密度に実装する技術として、フリップチ
ップ法による実装技術がある。フリップチップ法とは、
チップを裏返しにしてその表面または実装基板に形成さ
れた接続端子を用いてボンディングする、所謂フェイス
ダウン・ボンディングすることから与えられた呼称であ
る。フリップチップ法には接続端子の形態によって、チ
ップに金属ボールをつけるボール方式、アルミニウムあ
るいは銀合金により突起電極をつけるバンプ方式、実装
基板にペデスタルをつけるペデスタル方式等がある。

【０００６】ボール方式によるフリップチップの構造の
特徴は、相当厚い低融点ガラスをチップの保護膜として
いる点と、電極接続用のバンプ（突起電極、Ｂｕｍｐ）
がＮｉとＡｕメッキされたＣｕボールの表面を被覆した
半田（Ｐｂ−Ｓｎ）から形成されている点にある。製法
は、Ａｌによって電極パッドを形成したチップの表面を
保護用ガラスで被覆する。次いで、電極パッドのガラス
膜を除去し、Ｃｒ−Ｃｕ−Ａｕの多層金属で電極下地を
形成し、この上にＮｉとＡｕのメッキしたＣｕボールを
おいて半田にて溶着したバンプを形成する。この方法
は、Ｃｕボールを介して接続するので、電極パッド数の
多いチップに対しては不向きである。

【０００７】そこで、この方式の改良形に、コントロー
ルド・コラップス・リフロー・ボンディング方式（以
下、ＣＣＢという。）がある。ＣＣＢは、前記ボール方
式のＣｕボールに代えて、Ｓｎ−Ｐｂを用いて半球状の
バンプを形成したものである。バンプはバリヤ金属（Ｃ
ｒ−Ｃｕ−Ａｕ）を介してＡｌの電極パッド上に形成さ
れている。ボンディングにあたって半田の流れすぎを防
止するため、内部配線と接続しない電極パッドを持った
チップも考え出されている。

【０００８】ＡｌあるいはＡｇ−Ｓｎバンプによるフリ
ップチップは、Ａｌ、Ａｇ合金は加工がし易いことや、
ボンディング条件が得やすいことなどの点から用いられ
ている。製法は内部配線を形成したウエハにガラス膜あ
るいはＳｉＯ₂ 膜を被覆し、ホトレジスト技術で電極用
窓をあけるまでは前記ボール方式と同様である。次に、
ＣｒあるいはＴｉを接着用金属として薄く蒸着した後、
バンプ金属を付着し、バンプ部分を残してエッチング除
去して形成する。バンプ金属の付着厚は、エッチング歩
留りとボンディング性とのかねあいで決められ、一般に
は２５μｍ程度である。また、バンプの大きさはチップ
寸法で制限される。Ａｌ、Ａｇ−Ｓｎの代わりに半田を
用いたフリップチップもある。

【０００９】

【発明が解決しようとする課題】前記した特開平２−４
９４６０号公報に記載された半導体装置においては、封
止樹脂と接着性の良好な材料からなる導電材の形成方法
が厚膜形成方法等によるため、高い精度を得るのが困難
であり、生産性が低下する。

【００１０】前記した特開平３−９４４３８号公報に記
載された半導体チップモジュールにおいては、半導体チ
ップを樹脂封止する際に、封止樹脂がボンディングワイ
ヤの他端側によって形成された端子部に回り込むことに
より、端子部の表面に薄い樹脂バリが付着してしまい、
この薄い樹脂バリ対策のために生産性が低下する。

【００１１】フリップチップ法による実装技術において
は、チップが裸のまま実装基板に実装されるため、実装
時の取り扱いによってはチップが損傷されたり、実装の
品質および信頼性が低下するという問題点がある。

【００１２】本発明の目的は、チップを保護しつつ小形
かつ薄形化を促進可能で、生産性の良好な半導体装置お
よびその製造方法を提供することにある。

【００１３】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１４】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。

【００１５】すなわち、半導体装置の製造方法は、半導
体チップの複数個の電極パッドに各端子部がメッキ処理
によって形成される端子部形成工程と、前記半導体チッ
プの表面に保護層がトランスファ成形装置によって前記
各端子部の先端部を露出させるように成形される保護層
成形工程とを備えていることを特徴とする。

【００１６】前記した手段によれば、半導体チップの表
面には保護層が各端子部を露出させた状態で成形されて
いるため、半導体チップは保護層によって保護すること
ができる。しかも、端子部群はメッキ処理によって形成
され、保護層はトランスファ成形装置によって成形され
るため、高い生産性が得られる。また、トランスファ成
形装置によって成形された保護層は端子部に良好に接着
するため、高い耐湿性が得られる。

【００１７】さらに、保護層成形工程において、トラン
スファ成形装置の端子部側のキャビティー主面にフイル
ムを敷設することにより、端子部の先端部にフイルムを
押し付けて端子部の先端部を被覆することができるた
め、成形樹脂が端子部の先端部に回り込むのを防止する
ことができ、端子部の先端部表面に薄い樹脂バリが付着
するのを防止することができる。

【００１８】

【発明の実施の形態】図１は本発明の一実施形態である
半導体装置を示しており、（ａ）は正面断面図、（ｂ）
は一部切断側面図、（ｃ）は上半分が平面図、下半分が
底面図である。図２は本発明の一実施形態である半導体
装置の製造方法に使用されるチップを示しており、
（ａ）は底面図、（ｂ）は（ａ）のｂ−ｂ線に沿う拡大
断面図である。図３は同じく多連支持フレームを示して
おり、（ａ）は平面図、（ｂ）は（ａ）のｂ−ｂ線に沿
う断面図、（ｃ）は（ａ）のｃ−ｃ線に沿う断面図であ
る。図４は多連支持フレームにチップが支持された状態
を示しており、（ａ）は平面図、（ｂ）は（ａ）のｂ−
ｂ線に沿う断面図、（ｃ）は（ａ）のｃ−ｃ線に沿う断
面図である。図５は保護層成形工程を示しており、
（ａ）は側面断面図、（ｂ）は（ａ）のｂ−ｂ線に沿う
断面図である。図６は保護層成形工程後を示しており、
（ａ）は平面図、（ｂ）は（ａ）のｂ−ｂ線に沿う断面
図、（ｃ）は（ａ）のｃ−ｃ線に沿う断面図である。図
７は半田バンプ形成工程を示しており、（ａ）は半田ボ
ール吸着工程の側面断面図、（ｂ）は半田ボール接着工
程の側面図、（ｃ）は半田バンプ形成後の一部切断側面
図である。

【００１９】本実施形態に係る半導体装置は、半導体素
子を含む集積回路が作り込まれた半導体チップ（以下、
チップという。）１０を備えており、チップ１０には集
積回路を外部に電気的に引き出すための電極パッド１１
が複数個形成されている。各電極パッド１１にはＡｕメ
ッキ処理によって形成された端子部１５が機械的かつ電
気的に接続されている。チップ１０にはトランスファ成
形装置によって成形された保護層１７が端子部１５の先
端部をそれぞれ露出させて形成されている。

【００２０】本実施形態に係る半導体装置は、次の製造
方法により製造されている。以下、この半導体装置の製
造方法を説明する。この説明により、前記半導体装置に
ついての構成の詳細が明らかにされる。

【００２１】本実施形態に係る半導体装置の製造方法に
おいては、図２に示されているチップ１０が使用され
る。図２において、チップ１０の接続側主面には複数個
の電極パッド１１が中央部において一列に整列されてお
り、電極パッド１１はパッシベーション膜１２に開設さ
れたスルーホール１３によって露出されている。図２
（ｂ）に示されているように、電極パッド１１の上には
Ａｕメッキ被膜からなる端子部１５がＰｄ／Ｔｉ膜１４
を介して形成されている。

【００２２】ちなみに、図２に示されているチップ１０
は、半導体装置の製造工程における所謂前工程において
ウエハの形態で製造される。すなわち、半導体装置の製
造工程における前工程において、ウエハには所望の集積
回路および電気配線が各チップ１０に対応して作り込ま
れる。電気配線形成工程においては、電極パッド１１が
各チップ１０毎に複数個ずつ形成される。ウエハの上に
は窒化シリコン等の絶縁膜からなるパッシベーション膜
１２が被着され、パッシベーション膜１２にはスルーホ
ール１３が電極パッド１１を露出させるように開設され
る。次に、ウエハにはＰｄ／Ｔｉ膜１４が蒸着やスパッ
タリング等の薄膜形成処理によって被着される。このＰ
ｄ／Ｔｉ膜１４を電解メッキの給電端子に利用して、電
極パッド１１には端子部１５がパターニングされたレジ
スト膜をマスクにしてＡｕメッキ処理によって選択的に
形成される。その後、Ｐｄ／Ｔｉ膜１４は端子部１５の
下地となった部位を除いてエッチング処理によって除去
される。

【００２３】チップ１０および端子部１５が形成された
ウエハは、ダイシング工程において各チップ１０にそれ
ぞれ分割される。ダイシングされた後のチップ１０は図
２（ａ）に示されているように長方形の平板形状に形成
される。

【００２４】本実施形態に係る半導体装置の製造方法に
は、図３に示されている多連支持フレーム２１が使用さ
れる。多連支持フレーム２１は銅（Ｃｕ）や４２アロイ
等の材料からなる薄板が使用されて、打ち抜きプレス加
工やエッチング加工等の手段により一体成形されてお
り、多連支持フレーム２１には単位支持フレーム２２が
複数個（図示例では四個）、一方向に１列に並設されて
いる。

【００２５】単位支持フレーム２２は位置決め孔２３ａ
が開設された外枠２３を一対備えており、両外枠２３、
２３は一連にそれぞれ延設されている。隣り合う単位支
持フレーム２２、２２間には一対のセクション枠２４、
２４が両外枠２３、２３間に互いに平行に配されて一体
的に架設されており、これら外枠２３、２３、セクショ
ン枠２４、２４により形成される略長方形の枠体によっ
て単位支持フレーム２２が構成されている。

【００２６】各単位支持フレーム２２において、外枠２
３およびセクション枠２４の各コーナ部には、四本のチ
ップ吊り部材２５が長方形の枠形状になるように一体的
に架設されている。各チップ吊り部材２５の基端部付近
には屈曲部２６がそれぞれ形成されており、各チップ吊
り部材２５は両端部の屈曲部２６、２６によって中央部
が下方に平行移動された状態になっている。

【００２７】このように構成された多連支持フレーム２
１には各単位支持フレーム２２毎にチップ１０が、図４
に示されているように接着されて支持される。すなわ
ち、チップ吊り部材２５の水平部の下面には接着材層２
７（図５参照）が形成され、チップ１０の端子部１５群
と反対側の主面（以下、上面とする。）が接着される。
チップ１０に接着された各チップ吊り部材２５は、チッ
プ１０の上面の外周縁辺付近に配置された状態になって
いる。なお、このチップ接着作業は多連支持フレーム２
１が横方向にピッチ送りされることにより、各単位支持
フレーム２２毎に順次実施することができる。

【００２８】チップ１０を支持した単位支持フレーム２
２には保護層１７が図５に示されているトランスファ成
形装置３０が使用されて、多連支持フレーム２１につい
て同時に成形される。

【００２９】図５に示されているトランスファ成形装置
３０はシリンダ装置等（図示せず）によって互いに型締
めされる一対の上型３１と下型３２とを備えており、上
型３１および下型３２の合わせ面にはキャビティー３３
が複数組没設されている。上型３１の合わせ面にはポッ
ト３４が開設されており、ポット３４にはシリンダ装置
（図示せず）により進退されるプランジャ３５が成形材
料としてのエポキシ系の樹脂（以下、レジンという。）
を送給し得るように挿入されている。

【００３０】下型３２の合わせ面にはカル３６がポット
３４との対向位置に配されて没設されているとともに、
複数条のランナ３７がポット３４にそれぞれ接続するよ
うに放射状に配されて没設されている。各ランナ３７の
他端部はキャビティー３３にそれぞれ接続されており、
そのキャビティー３３のランナ３７との接続部にはゲー
ト３８がレジンをキャビティー３３内に注入し得るよう
に形成されている。

【００３１】下型３２の合わせ面には、レジンの端子部
１５への回り込みを阻止することによって端子部１５に
薄い樹脂バリが発生するのを防止するためのフイルム３
９が敷設されている。フイルム３９はメチルペンテン系
（代表例として、化学名メチルペンテンコポリマがあ
る。）等の次の物性を有する耐熱性フイルムによって形
成されている。融点は２２０〜３００℃、軟化点は１５
５〜１８５℃、破断点伸び率は５０〜３００％、引張強
度は１．５〜３．５ｋｇ／ｃｍ² 、熱変形温度は８５〜
９５℃、加熱収縮率は±３％。

【００３２】チップ１０に保護層１７がトランスファ成
形によって形成される場合、上型３１および下型３２に
おける各キャビティー３３の開口縁は単位支持フレーム
２２における外枠２３およびセクション枠２４の内周辺
に近接された状態になる。

【００３３】トランスファ成形に際して、多連支持フレ
ーム２１は下型３２の上面に、各単位支持フレーム２２
のチップ１０が各キャビティー３３内にそれぞれ収容さ
れるように配されてセットされる。このセット状態にお
いて、チップ１０は単位支持フレーム２２の四本のチッ
プ吊り部材２５に水平に支持された状態で、キャビティ
ー３３内において保持された状態になる。チップ１０の
各端子部１５はキャビティー３３の底面に敷設されたフ
イルム３９に当接された状態になる。

【００３４】上型３１と下型３２とが型締めされると、
チップ吊り部材２５が上型３１によって押さえられるた
め、チップ１０の端子部１５はフイルム３９に図５に示
されているように押さえ付けられた状態になる。この
際、チップ吊り部材２５の屈曲部２６はチップ吊り部材
２５に弾性力を効果的に発揮させるため、端子部１５は
フイルム３９に強く押し付けられて、下端部がフイルム
３９の内部に押し込められた状態になる。つまり、端子
部１５の下端部の表面にはフイルム３９の表面が密着し
た状態になる。

【００３５】その後、ポット３４からプランジャ３５に
より成形材料としてのレジン４０が、ランナ３７および
ゲート３８を通じて各キャビティー３３に送給されて圧
入される。圧入されたレジン４０はキャビティー３３の
隅々まで充填される。この際、端子部１５の下端部はフ
イルム３９に押し込められた状態になり、その表面には
フイルム３９の表面が密着した状態になっているため、
端子部１５の下端部の表面にレジン４０が回り込むこと
はなく、端子部１５の下端部の表面に薄い樹脂バリが付
着することはない。

【００３６】注入後、レジンが熱硬化されて保護層１７
がチップ１０を全体的に被覆するように成形されると、
上型３１および下型３２は型開きされるとともに、エジ
ェクタ・ピン（図示せず）によって成形された保護層１
７群が離型される。離型された多連支持フレーム２１は
トランスファ成形装置３０から搬出され、フイルム３９
が剥離される。

【００３７】以上のようにして多連支持フレーム２１に
保護層１７が成形されフイルム３９が剥離された成形品
２８は、図６に示された状態になる。すなわち、樹脂成
形された保護層１７の内部にはチップ１０が樹脂封止さ
れており、各端子部１５の下端部はフイルム３９に押し
込められた状態になっていたため、保護層１７の主面か
ら突出した状態になる。しかも、端子部１５の下端部の
表面にはフイルム３９の表面が密着していたため、端子
部１５の保護層１７からの突出端部の表面には、薄い樹
脂バリが付着していない状態になっている。

【００３８】その後、図７に示されている半田バンプ形
成工程において、端子部１５に半田バンプ１６が形成さ
れる。すなわち、図７（ａ）に示されているように、複
数個の半田ボール５１が半田ボール吸着ヘッド５０によ
って真空吸着保持され、各半田ボール５１の下端面にフ
ラックス５２が塗布される。続いて、半田ボール吸着ヘ
ッド５０が成形品２８に下降されて、図７（ｂ）に示さ
れているように、各半田ボール５１が各端子部１５に受
け渡されてフラックス５２によって接着される。この
後、半田ボール５１がリフロー処理されると、半田ボー
ル５１は端子部１５において溶融した後に冷却固化する
ため、図７（ｃ）に示されているように、端子部１５に
は半田バンプ１６が形成された状態になる。

【００３９】多連支持フレーム２１は切断工程において
各単位支持フレーム２２毎に、外枠２３、セクション枠
２４およびチップ吊り部材２５を切り落される。以上の
ようにして、図１に示されている半導体装置１８が製造
されたことになる。

【００４０】前記実施形態によれば、次の効果が得られ
る。

【００４１】1) 半導体チップの表面に保護層を各端子
部を露出させた状態で成形することにより、半導体チッ
プは保護層によって保護することができるため、半導体
チップの損傷を防止することができ、実装状態における
品質および信頼性を高めることができる。

【００４２】2) 端子部群をＡｕメッキ処理によって形
成することにより、半導体ウエハの状態で端子群を半導
体チップに形成することができるため、高い生産性を得
ることができる。

【００４３】3) 保護層をトランスファ成形装置によっ
て成形することにより、保護層を端子部に良好に接着さ
せることができるため、耐湿性を高めることができる。

【００４４】4) 保護層成形工程において、トランスフ
ァ成形装置の端子部側のキャビティー主面にフイルムを
敷設することにより、端子部の先端部にフイルムを押し
付けて端子部の先端部を被覆することができるため、成
形樹脂が端子部の先端部に回り込むのを防止することが
でき、端子部の先端部表面に薄い樹脂バリが付着するの
を防止することができる。

【００４５】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。

【００４６】例えば、保護層はチップの全面を包囲する
ように形成するに限らず、チップの少なくとも端子部群
が形成された主面のみを被覆するように形成してもよ
い。また、保護層は逆に端子部群が形成された主面以外
の面を被覆するように形成してもよい。

【００４７】端子部はＡｕ系材料を用いて形成するに限
らず、銅や銀、半田等の導電性材料を用いて形成しても
よい。

【００４８】さらに、電極パッド、端子部はチップの中
央部にのみ配設するに限らず、周辺部や全面に配設して
もよい。

【００４９】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＩＣに
適用した場合について説明したが、それに限定されるも
のではなく、パワーＩＣやトランジスタアレー、トラン
ジスタ、ダイオード等の半導体装置全般に適用すること
ができる。特に、本発明は、チップサイズが大きい場合
に適用して優れた効果が得られる。

【００５０】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。

【００５１】半導体チップの表面に保護層を各端子部を
露出させた状態で成形することにより、半導体チップは
保護層によって保護することができる。端子部群をメッ
キ処理によって形成し、保護層をトランスファ成形装置
によって成形することにより、高い生産性を得ることが
できる。

【図面の簡単な説明】

【図１】本発明の一実施形態である半導体装置を示して
おり、（ａ）は正面断面図、（ｂ）は一部切断側面図、
（ｃ）は上半分が平面図、下半分が底面図である。

【図２】本発明の一実施形態である半導体装置の製造方
法に使用されるチップを示しており、（ａ）は底面図、
（ｂ）は（ａ）のｂ−ｂ線に沿う拡大断面図である。

【図３】同じく多連支持フレームを示しており、（ａ）
は平面図、（ｂ）は（ａ）のｂ−ｂ線に沿う断面図、
（ｃ）は（ａ）のｃ−ｃ線に沿う断面図である。

【図４】多連支持フレームにチップが支持された状態を
示しており、（ａ）は平面図、（ｂ）は（ａ）のｂ−ｂ
線に沿う断面図、（ｃ）は（ａ）のｃ−ｃ線に沿う断面
図である。

【図５】保護層成形工程を示しており、（ａ）は側面断
面図、（ｂ）は（ａ）のｂ−ｂ線に沿う断面図である。

【図６】保護層成形工程後を示しており、（ａ）は平面
図、（ｂ）は（ａ）のｂ−ｂ線に沿う断面図、（ｃ）は
（ａ）のｃ−ｃ線に沿う断面図である。

【図７】半田バンプ形成工程を示しており、（ａ）は半
田ボール吸着工程の側面断面図、（ｂ）は半田ボール接
着工程の側面図、（ｃ）は半田バンプ形成後の一部切断
側面図である。

【符号の説明】

１０…半導体チップ、１１…電極パッド、１２…パッシ
ベーション膜、１３…スルーホール、１４…Ｐｄ／Ｔｉ
膜、１５…端子部、１６…半田バンプ、１７…保護層、
１８…半導体装置、２１…多連支持フレーム、２２…単
位支持フレーム、２３…外枠、２３ａ…位置決め孔、２
４…セクション枠、２５…チップ吊り部材、２６…屈曲
部、２７…接着材層、２８…成形品、３０…トランスフ
ァ成形装置、３１…上型、３２…下型、３３…キャビテ
ィー、３４…ポット、３５…プランジャ、３６…カル、
３７…ランナ、３８…ゲート、３９…フイルム、４０…
レジン、５０…半田ボール吸着ヘッド、５１…半田ボー
ル、５２…フラックス。

───────────────────────────────────────────────────── フロントページの続き (72)発明者倉冨文司東京都小平市上水本町５丁目20番１号株式会社日立製作所半導体事業本部内Ｆターム(参考） 4M109 AA01 BA01 CA21 5F044 QQ04 QQ06 RR18 RR19

Claims

【特許請求の範囲】

【請求項１】半導体チップの複数個の電極パッドにメ
ッキ処理により形成された各端子部が機械的かつ電気的
に接続されており、この半導体チップの表面にはトラン
スファ成形法によって成形された保護層が前記各端子部
の先端部を露出させるように形成されていることを特徴
とする半導体装置。
【請求項２】前記端子部の先端部は前記保護層の成形
に際してフイルムが押し付けられることにより露出され
ていることを特徴とする請求項１に記載の半導体装置。
【請求項３】前記端子部はＡｕメッキ処理によって形
成されていることを特徴とする請求項１または２に記載
の半導体装置。
【請求項４】前記端子部の先端部には半田バンプが半
田付けされていることを特徴とする請求項１、２または
３に記載の半導体装置。
【請求項５】前記半導体チップの前記電極パッドと反
対側の主面には多連支持フレームのチップ吊り部材が固
着されていることを特徴とする請求項１、２、３または
４に記載の半導体装置。
【請求項６】半導体チップの複数個の電極パッドに各
端子部がメッキ処理によって形成される端子部形成工程
と、前記半導体チップの表面に保護層がトランスファ成
形装置によって前記各端子部の先端部を露出させるよう
に成形される保護層成形工程とを備えていることを特徴
とする半導体装置の製造方法。
【請求項７】保護層成形工程後に、前記保護層から露
出した各端子部には各半田バンプが半田付けされること
を特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】前記半導体チップが複数個多連支持フレ
ームに支持された状態で、前記端子部形成工程および前
記保護層成形工程が実施されることを特徴とする請求項
６または７に記載の半導体装置の製造方法。
【請求項９】前記端子部が金メッキ処理によって形成
されることを特徴とする請求項６または７に記載の半導
体装置の製造方法。
【請求項１０】前記保護層成形工程において、トラン
スファ成形装置の前記端子部側のキャビティー主面にフ
イルムが敷設されることを特徴とする請求項６、７、８
または９に記載の半導体装置の製造方法。