JP2011129643A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2011129643A JP2011129643A JP2009285508A JP2009285508A JP2011129643A JP 2011129643 A JP2011129643 A JP 2011129643A JP 2009285508 A JP2009285508 A JP 2009285508A JP 2009285508 A JP2009285508 A JP 2009285508A JP 2011129643 A JP2011129643 A JP 2011129643A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- semiconductor
- manufacturing
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Abstract
【解決手段】電極パッドと保護膜とを有する半導体集積回路を含む半導体チップが複数配置された半導体基板と、半導体基板を覆う絶縁層とを設けた半導体基板実装体を個片化して形成された半導体装置の製造方法であって、半硬化状態の絶縁層を有する半導体基板実装体の個片を形成する、個片化工程S104と、個片化工程S104に引き続き、半導体基板実装体の個片の半硬化状態の絶縁層を、押し延ばし、半導体チップの側面に回し込ませて、半導体チップの側面に密着した保護層を形成する、個片の側面保護層形成工程S105とを有する半導体装置の製造方法。
【選択図】図4
Description
柱状の電極(図3の(a)の17)の一の端面が半導体集積回路上の電極パッドに接続され、他の端面が外部接続端子に接続している接続電極を、めっき加工等により形成する工程である。
図3の(a)は、複数の半導体チップ11を有した半導体ウエハ10上に、封止樹脂を用いて、第1絶縁層12を形成した状態を示す。複数の半導体チップ11は、電極パッド13を有する半導体集積回路14を含み、半導体ウエハ10上に隣接して設けられている。電極パッド13には接続電極17が接続されている。半導体チップ11の電極パッド13、接続電極17及び保護膜15は、第1絶縁層12に覆われている。
図3の(b)は、第1絶縁層12等を形成した半導体ウエハ10にハーフダイシングの加工をして、幅W1の溝Aが形成された状態を示している。基板切断位置Cを切断の位置基準として、ダイサ装置等を用いて溝Aを形成する。このとき、半導体集積回路14と第1絶縁層12との接合面20の端部は、溝Aの表面に露出する。
図3の(c)は、形成された溝A及び第1絶縁層12上に、封止樹脂を用いて、第2絶縁層16が形成された状態を示している。上記の半導体集積回路14と第1絶縁層12との接合面20の端部は、形成された第2絶縁層16によって保護される。
外部接続端子17a(図3の(d)参照)を接続する。図3の(c)における第2絶縁層16の表面16aの側の部分、すなわち、再配線層110の表面側の部分と、第1絶縁層12の接続電極17の高さより厚い部分とは、研削等によって削除され、接続電極17の端面が第2絶縁層12の表面に露出され、外部接続端子17a(図3の(d)参照)が形成される。
図3の(d)は、切断代W2の切断によって、WLPが個片化され、複数のCSP130が得られた状態を示している。図(c)の状態で形成されている第2絶縁層16bの部分に、基板切断位置Cを切断の位置基準として、ダイサ装置等を用いて溝Bを形成する。溝Bの幅W2の寸法は、溝Aの幅W1より狭く形成する(W2<W1)。このようにして、CSP130の側面に保護層16bが形成される。なお、ダイサ装置等による半導体基板の切断(ダイシング)加工は、工程(P1003)におけるWLPハーフダイシングと、本工程(P1006)における2回目ダイシングとの、2回の工程を要している。
図4は、本発明の第1の実施の形態に係る半導体装置の製造方法を例示する図である。
半導体集積回路上の電極パッドに、一の端面が接続され、他の端面が外部接続端子に接続されている柱状の接続電極を、めっき加工等により形成する工程である。
図5Aの(b)は、絶縁層59を形成した状態を示している。絶縁層59は、電極パッド53と保護膜54とを有する半導体集積回路52と、接続電極51の端面51bを除く部分とを覆うように形成されている。絶縁層59の材料として、フィルム状樹脂等を使用することができる。絶縁層を構成する樹脂等の材料の物性の設計は、半導体基板(半導体ウエハ)50上への接続層の形成、すなわち、絶縁層59の形成と外部接続端子61の形成、CSP個片化及び個片の側面保護層形成等の各工程において、絶縁層の樹脂等の材料が半硬化の状態を保つようにする。特に、個片の側面保護層形成工程(S105)において、半導体チップの側面に密着接合できるような、絶縁層の材料の半硬化性の状態を維持することにより、製品の品質を向上させ、信頼性を高めることができる。
図5Aの(c)は、外部接続端子61を接続電極51の端面51bに接続したウエハレベルパッケージ(WLP)200の状態の図であり、WLP200は、半導体基板(半導体ウエハ)50上に、接続電極51、絶縁層59及び外部接続端子61等を有する接続層150が形成された状態である。外部接続端子61は、次工程(S104)で個片化されるCSPのパッケージの、外部電子応用機器(図示せず)への搭載の際に接続端子として使用される。外部接続端子の材料としては、すず、銀、銅等のはんだを用いた金属ボール、または、銅をコアとするはんだボール等を用いることができる。なお、外部接続端子の接続固定が、はんだの高い融点等によって高温を要する場合には、S103の工程においては仮付けにとどめ、個片の側面保護層形成(S105)の工程後、絶縁層の樹脂を硬化させた後に、外部接続端子を接続固定することができる。
図5Aの(c)に示す基板切断位置Cを位置基準に、ダイサ装置等を用いて、WLP200のパッケージ全体を切断(ダイシング)する。WLP200が、スクライブライン63の切断代によって切断分割され、個片化された各チップサイズパッケージ(CSP)64を得る。ダイシングに際して、ダイシングテープ65を、WLP200の半導体集積回路52の面と反対側の面、すなわち、半導体ウエハ50の裏面50bに張り付け、ダイシングテープ65によりWLP200全体を保持する。ダイシング後は、個片化されたCSPはダイシングテープ65上に保持される。
本発明に係る半導体装置の製造方法は、半導体チップ側面を封止するため、絶縁層として半導体ウエハ上に形成された樹脂等の一部分をそのまま用いて、半硬化状態を維持して半導体チップ側面に密着接合を行う側面保護層形成のプレスを行うことを特徴としている。そのため、半硬化状態の絶縁層のダイシング加工の工程を経るので、特にダイシング加工には絶縁層の形状を維持するための技術を要する。半硬化状態の絶縁層のダイシング加工の条件は、例えば、2段階の加工条件、すなわち、ステップカット方式において、次のような条件を用いることができる。
図5Aの(d)は、プレス加工等により、絶縁層が側面プレスされ、個片の側面が保護されたCSPの状態を示している。個片化されたCSP64における半導体チップ66の側面66bに、絶縁層59の一部分が密着接合されている。プレス加工においては、金型67を有するプレス機器を用いて、既にダイシング加工された半導体基板実装体の個片の、半硬化状態の絶縁層59のコーナー部及び側面部(破線68)を、押しつぶし、押し延ばして半導体チップ66の側面66bにはみ出させ、半導体チップ66の側面66bに沿って回し込ませて、変形させた、絶縁層59を半導体チップ66の側面66bに密着させた保護層69を形成し、熱硬化させる。金型67に、金型内部の垂直面Mとθの角度(0度<θ<90度)を有するテーパ部Tを設け、プレス加工を行うと、上記の絶縁層59を半導体チップ66の側面66bに回し込ませることができる。絶縁層59に樹脂を使用する場合には、例えば、AFT社製のエポキシ系樹脂のGX92を使用することができる。その熱硬化条件は、170℃〜200℃の温度で、1hr〜2hrのキュア条件で行う。絶縁層の保護層69の保護によって、接続層150を有するCSP64の半導体集積回路52、半導体集積回路52上の保護膜54及び絶縁層59等についての相互の剥離を防止することができる。
半導体チップの側面に樹脂封止された保護層を形成するための従来の加工においては、ダイシング加工を繰り返していたが、本発明により2回目以降のダイシング加工の工程を省くことができるので、ダイシング加工に帰因する初期内部欠陥の発生の機会を減少させ、信頼性を高めたパッケージを製造する方法を提供することができる。また、本発明におけるダイシング加工は、半硬化状態の絶縁層を切断する加工であるので、従来のCSPのパッケージにおける硬化した樹脂の切断に比較して、切削時のびびり振動、樹脂等の粉塵の発生等を抑制することができる。従って、製品の内部欠陥、チッピングの発生等を抑制することができ、信頼性を高めたパッケージを製造する方法を提供することができる。さらに、ダイシング加工は1回のみに限ることができるので、工程の簡素化を図ることができる。
図7は、本発明の第2の実施の形態に係る半導体装置の製造方法を例示する図である。図7の(a)は、個片化直前のウエハレベルパッケージ(WLP)の状態を示す図である。すなわち、接続電極51に接続され絶縁層81上に形成された配線82、第2絶縁層86及び外部接続端子61を有する再配線層160が設けられた半導体基板(半導体ウエハ)50のパッケージ210が形成された状態を示す図である。図7の(b)は、半導体装置の製造方法の工程を例示する図である。
半導体集積回路上の電極パッドに、一の端面が接続され、他の端面が外部接続端子に接続されている柱状の接続電極を、めっき加工等により形成する工程である。
図8Aの(b)は、絶縁層81を形成した状態を示す図である。絶縁層81の材料としては、フィルム状樹脂等を使用することができる。その物性の設計は、この後のチップサイズパッケージ(CSP)への個片化工程、個片の側面保護層形成工程等において、半硬化の状態を保てる物性を選ぶ。なお、工程(S202)の詳細については、第1の実施の形態における工程(S102)の内容と同様であるので、その説明を省く。
図8Aの(c)は、再配線層160における配線82が形成された状態を示す図である。配線82は、銅等の材質とし、周知の電解めっき法等によって形成することができる。すなわち、接続電極51の絶縁層81の表面に露出する端面51bに、スパッタ装置等を使用して給電用のシード層84を形成し、シード層84の上にフォトレジスト層85を設け、露光、現像、剥離の技術を用いて、めっき析出により形成される配線のための凹部を形成する。形成された凹部に電解めっき法により、銅等の配線を形成する。配線82の表面は、はんだボール等の外部接続端子との密着性を向上させるため、ニッケル層、パラジウム層を形成し、外部接続端子と接続する表層に、金層を形成することができる。また、ニッケル層の上に直接金層を形成することができる。配線82の形成後、フォトレジスト層85を、水酸化ナトリウム水溶液等を用いて剥離し、シード層84を、硫酸及び過酸化水素水等を用いてエッチング除去する。
図8Bの(e)は、第2絶縁層86が形成された状態を示す図である。第2絶縁層86が、絶縁層81及び配線82を覆って形成され、次の工程(S205)で接続される外部接続端子のための開口部87が設けられている。第2絶縁層には、CSP個片化、個片の側面保護層形成等の工程において、半硬化状態を維持することのできる材料を用いる。第2絶縁層形成工程の詳細は、第1の実施の形態における絶縁層形成工程(S102)の内容と、開口部形成を除き同様であるため、その説明を省く。なお、第2絶縁層86は、CSPのパッケージの表層のソルダレジスト層として使用することが可能である。
図8Bの(f)に示されている外部接続端子61は、CSP88のパッケージの、外部の電子応用機器(図示せず)への搭載の際に、接続端子として使用される。外部接続端子接続工程の内容は、第1の実施の形態における外部接続端子接続工程(S103)の内容と同様であるので、その説明を省く。
図8Bの(f)におけるスクライブライン63は、基板切断位置Cを位置基準として、WLP210のパッケージ全体を切断(ダイシング)する際の切断代を示している。前述の第1の実施の形態におけるCSP個片化工程(S104)の内容と同様に、半硬化状態の絶縁層等を有したWLP210を、スクライブライン63によって切断分割し、個片化されたチップサイズパッケージ(CSP)88を得ることができる。個片化されたCSPはダイシングテープ65上に保持されている。
図8Bの(g)は、プレス加工等により、絶縁層81及び第2絶縁層86が側面プレスされ、半導体チップ66の側面66bに保護層69が形成されたCSP88の状態を示している。保護層69は、個片化されたCSP88を構成する半導体チップ66の側面66bに、絶縁層81及び第2絶縁層86の一部分が密着接合されて形成されている。プレス加工においては、金型67を有するプレス機器を用いる。既にダイシング加工された個片CSPの、半硬化状態の絶縁層81及び第2絶縁層86のコーナー部及び側面部(破線68)を、押しつぶし、押し延ばして半導体チップ66の側面66bにはみ出させ、半導体チップ66の側面66bに沿って回し込ませて、密着接合させて、保護層69を形成する。さらに、これらの絶縁層を熱硬化させる。金型67に、金型内部の垂直面Mとθの角度(0度<θ<90度)を有するテーパ部Tを設け、プレス加工を行うと、上記の絶縁層81及び86を半導体チップ66の側面66bに回し込ませることができる。これらの絶縁層に樹脂を使用する場合には、例えば、AFT社製のエポキシ系樹脂のGX92を使用することができる。その熱硬化条件は、170℃〜200℃の温度で、1hr〜2hrのキュア条件で行う。絶縁層のプレス加工は、例えば、複数のプレス用の金型を設けたプレス機器を、空気シリンダ等の駆動により作動させて行う。プレス条件は、例えば、60KN〜100KNの力でプレスし、温度100℃に保持して、プレス時間300秒等である。硬化させた絶縁層の保護層69の保護によって、積層した状態の半導体チップ66の半導体集積回路52、半導体集積回路52上の保護膜54及び絶縁層81等についての相互の剥離を防止することができる。
半導体基板上に、絶縁層及び配線を有する再配線層が形成されたCSPについて、初期内部欠陥の発生の機会を減少させ、信頼性を高めたパッケージを製造する方法を提供し、また、製造の工程の簡素化を図ることができる。さらに、電極パッド53の配列ピッチから、外部接続端子61の配列ピッチへの拡大変換が可能になるので、外部接続端子61の箇所において接続搭載がなされる外部機器への搭載工程において、簡素化が図れ、また、信頼性を高めた半導体装置の応用製品の製造方法を提供することができる。
図10は、本発明の第3の実施の形態に係る半導体装置の製造方法を例示する図である。図10におけるプレス機器101を用いて、個片化された複数の半導体基板実装体108を、同時にプレス加工する製造方法である。プレス機器101は、プレス手段102と、金型母体103と、プレス金型104とプレス基盤105とを有する。
図10に例示されたプレス機器101等を用いた、複数の個片化された半導体基板実装体のプレス加工によって、本発明に係る半硬化状態の絶縁層加工を特徴とする製造方法について、その生産性の向上を図ることができる。
半硬化状態の絶縁層として樹脂を使用して、本発明の半導体装置を製造する場合には、第3の実施の形態で例示したように、プレス金型を備えたプレス機器等を使用する。樹脂の半硬化の状態を維持して加工するため、プレス加工終了時の、CSPと金型との離型時には、樹脂を金型に残存付着させることなく、容易に離型させる技術を要する。金型の材料には、長時間の使用においても表層の劣化の少ないステンレス等を使用する。樹脂材料の物性に応じて、表層の凹凸の粗度を調整する。また、離型の操作を容易にするため、プレス金型の、個片化された半導体基板実装体に接する面を、フッ素樹脂、例えば、ポリテトラフルオロエチレン等の材料により被覆することができる。図11に例示したプレス金型111は、フッ素樹脂112等で被覆されており、このプレス金型111を使用したプレス加工により、絶縁層の樹脂等の離型性を容易にすることができる。
フッ素樹脂112等を設けた金型111を使用したプレス加工により、本発明に係るCSPの生産性を向上させ、信頼性を高めたパッケージを製造する方法を提供することができる。
以上、本発明に係る好ましい実施の形態について詳説したが、本発明は、上述した実施の形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
50b 半導体ウエハ50の裏面
51 接続電極
51a,51b 接続電極51の端面
52 半導体集積回路
53 電極パッド
54 保護膜
56,84 シード層
57,85 フォトレジスト層
59,81 絶縁層
61 外部接続端子
63 スクライブライン
64,88 チップサイズパッケージ(CSP)
65 ダイシングテープ
66 半導体チップ
67 金型
68 絶縁層のコーナー部及び側面部
69 保護層
82 配線
86 第2絶縁層
87 外部接続端子のための開口部
101 プレス機器
102 プレス手段
103 金型母体
104,111 プレス金型
105 プレス基盤
106 プレス金型104の垂直方向の位置調整固定手段
107 プレス金型104用の摺動手段
112 フッ素樹脂
150 接続層
160 再配線層
200,210 ウエハレベルパッケージ(WLP)
b 外部接続端子61の透視図における直径
D1,D2,D5,D6 半導体チップの底辺の長さ
D3,D4,D7,D8 金型67のプレス用開口部各辺の長さ
E1,E2,E3,E4,F1,F2,F3,F4 金型の各部寸法
h1 外部接続端子61の高さ
H1,H2 ブレードの高さ位置
M 金型内部における垂直面
p 保護層の長さ
t1,t2,t3,t4 絶縁層の厚さ
T 金型内部におけるテーパ面
θ 金型内部におけるテーパ面Tと垂直面Mとのなす角
Claims (6)
- 電極パッドと保護膜とを有する半導体集積回路を含む半導体チップが複数配置された半導体基板と、前記半導体基板を覆う絶縁層とを設けた半導体基板実装体を個片化して形成された半導体装置の製造方法であって、
半硬化状態の前記絶縁層を有する前記半導体基板実装体の個片を形成する、個片化工程と、
前記個片化工程に引き続き、前記個片の前記半硬化状態の絶縁層を、押し延ばし、前記半導体チップの側面に回し込ませて、前記半導体チップの側面に密着した保護層を形成する、個片の側面保護層形成工程とを有する半導体装置の製造方法。 - 前記絶縁層は、前記半導体基板を覆う絶縁層と、該絶縁層上に、前記電極パッドに接続された接続電極と導通させて設けられた配線と、該配線を覆って設けられた第2絶縁層とを有することを特徴とする請求項1記載の半導体装置の製造方法。
- 前記側面保護層形成工程は、個片化された複数の前記半導体基板実装体をプレスする金型を備えたプレス機器を用いて、前記個片の半硬化状態の絶縁層を、押し延ばし、前記半導体チップの側面に回し込ませて、前記半導体チップの側面に密着した保護層を、同時に形成することを特徴とする請求項1又は2記載の半導体装置の製造方法。
- 前記金型の前記個片に接する面は、前記金型内部の垂直面に対して0度超、90度未満の角度をなすテーパ面を有することを特徴とする請求項3記載の半導体装置の製造方法。
- 前記金型の材料は、ステンレスである請求項3又は4記載の半導体装置の製造方法。
- 前記金型の前記個片に接する面は、フッ素樹脂で被覆されていることを特徴とする請求項3乃至5の何れか一項記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009285508A JP5383464B2 (ja) | 2009-12-16 | 2009-12-16 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009285508A JP5383464B2 (ja) | 2009-12-16 | 2009-12-16 | 半導体装置及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011129643A true JP2011129643A (ja) | 2011-06-30 |
JP2011129643A5 JP2011129643A5 (ja) | 2012-12-13 |
JP5383464B2 JP5383464B2 (ja) | 2014-01-08 |
Family
ID=44291935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009285508A Active JP5383464B2 (ja) | 2009-12-16 | 2009-12-16 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5383464B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9564565B2 (en) | 2014-09-29 | 2017-02-07 | Nichia Corporation | Light emitting device, light emitting module, and method for manufacturing light emitting device |
CN107180789A (zh) * | 2016-03-11 | 2017-09-19 | 松下知识产权经营株式会社 | 元件芯片及其制造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000150705A (ja) * | 1998-11-10 | 2000-05-30 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2008141021A (ja) * | 2006-12-01 | 2008-06-19 | Rohm Co Ltd | 半導体装置及び半導体装置の製造方法 |
JP2008147560A (ja) * | 2006-12-13 | 2008-06-26 | Yamaha Corp | 半導体装置及びその製造方法 |
JP2009239213A (ja) * | 2008-03-28 | 2009-10-15 | Denso Corp | チップサイズパッケージおよびその製造方法 |
-
2009
- 2009-12-16 JP JP2009285508A patent/JP5383464B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000150705A (ja) * | 1998-11-10 | 2000-05-30 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2008141021A (ja) * | 2006-12-01 | 2008-06-19 | Rohm Co Ltd | 半導体装置及び半導体装置の製造方法 |
JP2008147560A (ja) * | 2006-12-13 | 2008-06-26 | Yamaha Corp | 半導体装置及びその製造方法 |
JP2009239213A (ja) * | 2008-03-28 | 2009-10-15 | Denso Corp | チップサイズパッケージおよびその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9564565B2 (en) | 2014-09-29 | 2017-02-07 | Nichia Corporation | Light emitting device, light emitting module, and method for manufacturing light emitting device |
CN107180789A (zh) * | 2016-03-11 | 2017-09-19 | 松下知识产权经营株式会社 | 元件芯片及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5383464B2 (ja) | 2014-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9716080B1 (en) | Thin fan-out multi-chip stacked package structure and manufacturing method thereof | |
US7563642B2 (en) | Manufacturing method of a semiconductor device | |
JP5232185B2 (ja) | 半導体装置の製造方法 | |
JP5112275B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
KR20150104467A (ko) | 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스 | |
US20090039506A1 (en) | Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof | |
JP2011061112A (ja) | 半導体チップ積層体及び製造方法 | |
JP5700927B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
TW200947654A (en) | Stacked type chip package structure and method of fabricating the same | |
JP2011204765A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2008288400A (ja) | 回路基板,樹脂封止型半導体装置,樹脂封止型半導体装置の製造方法,トレイおよび検査ソケット | |
US8338938B2 (en) | Chip package device and manufacturing method thereof | |
JP6213554B2 (ja) | 半導体装置 | |
TW201635361A (zh) | 半導體裝置之製造方法 | |
TWI677035B (zh) | 半導體封裝及半導體封裝的製程方法 | |
JP2008078335A (ja) | 半導体装置及び、半導体装置の製造方法 | |
US20120013006A1 (en) | Chip scale package and fabrication method thereof | |
JP2010010174A (ja) | 半導体装置の製造方法 | |
TW201916293A (zh) | 半導體元件用基板及其製造方法、半導體裝置及其製造方法 | |
JP5383464B2 (ja) | 半導体装置及びその製造方法 | |
US8330260B2 (en) | Electronic component of VQFN design and method for producing the same | |
KR101711710B1 (ko) | 반도체 패키지 및 그 제작 방법 | |
US20150004752A1 (en) | Semiconductor package, semiconductor substrate, semiconductor structure and fabrication method thereof | |
WO2023120196A1 (ja) | 半導体装置 | |
JP2011243800A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121031 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121031 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130709 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130902 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130924 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131001 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5383464 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |