JP5232185B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5232185B2
JP5232185B2 JP2010049348A JP2010049348A JP5232185B2 JP 5232185 B2 JP5232185 B2 JP 5232185B2 JP 2010049348 A JP2010049348 A JP 2010049348A JP 2010049348 A JP2010049348 A JP 2010049348A JP 5232185 B2 JP5232185 B2 JP 5232185B2
Authority
JP
Japan
Prior art keywords
sealing resin
semiconductor device
base plate
wiring pattern
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010049348A
Other languages
English (en)
Other versions
JP2011187551A (ja
Inventor
利恒 飯嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010049348A priority Critical patent/JP5232185B2/ja
Priority to TW100105095A priority patent/TWI467669B/zh
Priority to KR1020110018952A priority patent/KR20110101068A/ko
Priority to US13/039,663 priority patent/US8673690B2/en
Priority to CN201110052233.2A priority patent/CN102194716B/zh
Publication of JP2011187551A publication Critical patent/JP2011187551A/ja
Application granted granted Critical
Publication of JP5232185B2 publication Critical patent/JP5232185B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Description

本発明は、半導体チップとベース板とが樹脂により封止された半導体装置の製造方法に関する。
従来の半導体装置として、半導体チップとベース板とが封止樹脂により封止された半導体装置が知られている。この半導体装置には、封止樹脂の下面に半導体チップに電気的に接続された配線パターンが設けられている。この配線パターンは、一部を除いてソルダーレジスト膜で覆われている。そして、ソルダーレジスト膜から露出した配線パターンの表面には、半導体装置を実装するためのＢＧＡボールが設けられている。この種の半導体装置は、ベース板を含む半導体チップを個々に封止樹脂により封止した後、それぞれの封止樹脂の下面に配線パターン、ソルダーレジスト膜、ＢＧＡボールを形成することにより製造されていた。
この製造方法に対して、複数の半導体装置を一括形成することにより、複数の半導体装置を容易かつ安価に製造する方法が検討されている（特許文献１等参照）。この方法を、以下に詳述する。
まず、工具上に複数の半導体チップの下面を貼り付ける。次に、複数の半導体チップの全てを覆うように、工具上に封止樹脂を形成する。これにより、個々の半導体チップは封止樹脂により封止される。次に、各半導体チップの上面が露出するまで封止樹脂を除去し、複数の半導体チップの上面を含む封止樹脂上に、ベース板を貼り付ける。この後、封止樹脂およびベース板により一体化された複数の半導体チップの集合体から工具を剥がし、各半導体チップの下面に配線パターン、ソルダーレジスト膜、ＢＧＡボールを一括形成する。最後に、封止樹脂およびベース板をダイシング等の方法により切削切断し、各半導体装置を個片化する。
なお、本願において、上述した複数の半導体装置の一括形成とは、複数の半導体チップを樹脂により一括して封止し、配線パターン等を一括形成した後、樹脂を切断することにより複数の半導体装置を形成することを意味する。
特開２００９−２７１２７号公報
しかし、上述した従来の複数の半導体装置を一括形成する方法において、特に、例えば金属、セラミック等の樹脂より硬い材料からなるベース板を適用した場合には、最終的な切削切断工程において、ベース板を切断することは困難である。従って、切削切断工程において、配線パターン、ソルダーレジスト膜には切断バリ等のダメージが発生し、装置の歩留まりが低下する問題がある。
本発明は、上述の問題に鑑みてなされたものであり、半導体チップおよびベース板を含む複数の半導体装置を、歩留まりを低下させることなく一括形成することが可能な方法を提供することにある。
本発明による半導体装置の製造方法は、それぞれに半導体チップが搭載された複数のベース板を、所定の間隔で支持体に貼り付ける工程と、前記複数のベース板および複数の前記半導体チップを覆うように、前記支持体の下面に封止樹脂を形成した後、前記ベース板の周囲およびその下方の前記封止樹脂の一部を除去する工程と、前記封止樹脂の下面に、それぞれの前記半導体チップに電気的に接続されるように配線パターンを形成する工程と、前記配線パターンを含む前記封止樹脂の下面に、前記配線パターンの一部が露出するように配線保護膜を形成する工程と、前記配線保護膜から露出した前記配線パターン接触するように外部電極を形成する工程と、それぞれの前記ベース板の周囲およびその下方に形成された前記封止樹脂の少なくとも一部および前記配線保護膜を切断する工程と、前記封止樹脂に覆われた前記半導体チップおよび前記ベース板を、前記支持体から剥がす工程と、を具備することを特徴とする方法である。
本発明によれば、ベース板が予め個片化されるため、半導体チップおよびベース板を含む半導体装置を個片化する際に、ベース板を切断する必要がなくなる。従って、半導体チップおよびベース板を含む複数の半導体装置を、歩留まりを低下させることなく一括形成することができる。
本発明の第１の実施形態に係る半導体装置の製造方法によって形成された半導体装置を下面側から見た場合の平面図である。 図１の一点鎖線Ａ−Ａ´に沿って示す断面図である。 図１および図２に示される半導体装置の製造工程を下面側から見た場合の平面図である。 図１および図２に示される半導体装置の製造工程を、図３の一点鎖線Ｂ−Ｂ´に沿って示す装置の断面図である。 図４の方法を、より具体的に説明するための断面図である。 図１および図２に示される半導体装置の製造工程を、図３の一点鎖線Ｂ−Ｂ´に沿って示す装置の断面図である。 図１および図２に示される半導体装置の製造工程を、図３の一点鎖線Ｂ−Ｂ´に沿って示す装置の断面図である。 図１および図２に示される半導体装置の製造工程を、図３の一点鎖線Ｂ−Ｂ´に沿って示す装置の断面図である。 図１および図２に示される半導体装置の製造工程を、図３の一点鎖線Ｂ−Ｂ´に沿って示す装置の断面図である。 図１および図２に示される半導体装置の製造工程を、図３の一点鎖線Ｂ−Ｂ´に沿って示す装置の断面図である。 図１および図２に示される半導体装置の製造工程を、図３の一点鎖線Ｂ−Ｂ´に沿って示す装置の断面図である。 本発明の第２の実施形態に係る半導体装置の製造方法によって形成された半導体装置の、図２に相当する断面図である。 本発明の第２の実施形態に係る半導体装置の製造工程を下面側から見た場合の平面図である。 図１３に示される製造工程の変形例を示す平面図である。 本発明の第３の実施形態に係る半導体装置の製造工程の、図１１に相当する断面図である。
以下に、本発明の実施形態に係る半導体装置の製造方法について、図面を参照して詳細に説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体装置の製造方法によって形成された半導体装置を下面側から見た平面図である。図１に示すように、本実施形態によって形成される半導体装置１１は、装置１１の下面に格子状に複数のＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）ボール１２が形成された構成である。これらのＢＧＡボール１２は、装置１１の外部電極となるものであり、ＢＧＡボール１２を介して、図示しない実装基板上の配線と装置１１内部に封止された半導体チップ１３とが電気的に接続される。
装置１１の下面において、ＢＧＡボール１２以外の領域は、ソルダーレジスト膜１４で覆われている。このソルダーレジスト膜１４は、後述する配線パターン１５（図１においては図示せず）を保護する配線保護膜として機能すると同時に、配線パターン１５とＢＧＡボール１２とを絶縁する絶縁膜として機能する樹脂である。
図２は、図１の一点鎖線Ａ−Ａ´に沿って示す断面図である。以下に、図２を参照して、本実施形態に係る半導体装置の製造方法によって形成される半導体装置１１を詳細に説明する。なお、上述の説明を含めて、後述する下面とは、半導体装置１１、３１であれば、ＢＧＡボール１２が形成される面をいう。従って、上面とは、半導体装置１１、３１であれば、下面に対向する面をいう。また、上方とは、上面よりも上側をいい、下方とは、下面よりも下側をいう。半導体チップ１１、ベース板１６、封止樹脂１７、３２、４１および支持フィルム１８、５１については、半導体装置１１、３１における上下各方向に従う。
図２に示すように、本実施形態に係る半導体装置の製造方法によって形成される半導体装置１１は、半導体チップ１３およびベース板１６が、ベース板１６の上面以外および半導体チップ１３を覆う封止樹脂１７により封止された装置である。この封止樹脂１７は、例えばエポキシ樹脂等の材料により形成される。
半導体チップ１３は、例えば高周波用半導体チップ若しくは、大電力用半導体チップであり、このチップ１３の下面には、例えばスタッドバンプ等の外部電極（図示せず）が設けられている。このチップ１３の水平断面形状は、例えば一辺が２ｍｍ〜１０ｍｍ程度の四角形状のものである。
また、ベース板１６は、その下面の一部が、半導体チップ１３の上面に接触するように設けられている。このベース板１６は、半導体チップ１３よりも大きいサイズで形成されており、その水平断面形状は、例えば一辺が５ｍｍ〜１５ｍｍ程度の四角形状のものである。なお、ベース板１６は、例えばステンレス、銅、セラミック等の熱伝導性に優れた材料により形成されたものであることが好ましい。ベース板１６に熱伝導性の良い材料を用いれば、放熱板としての効果も得られる。
ここで、例えば銅等の腐食しやすい材料からなるベース板１６を適用する場合には、ベース板１６の上面を、金等でめっき処理することにより、めっき層１６Ａを形成しておくことが好ましい。
封止樹脂１７の下面には、配線パターン１５が形成されている。この配線パターン１５の少なくとも一部は、半導体チップ１３の下面に設けられたスタッドバンプ等の外部電極（図示せず）に接続される。これにより、半導体チップ１３と配線パターン１５の少なくとも一部とは、電気的に導通する。なお、図示はしないが、配線パターン１５の一部は、半導体チップ１３の外周部よりも外側に延伸されている。
この配線パターン１５は、ソルダーレジスト膜１４で覆われている。配線パターン１５を覆うソルダーレジスト膜１４は、上述したＢＧＡボール１２が形成される領域にそれぞれ開口を有しており、これらの開口に上述のＢＧＡボール１２が形成されている。これにより、配線パターン１５とＢＧＡボール１２とが電気的に導通している。
なお、上述の半導体装置１１において、配線パターン１５の表面は、酸化を防止するために、金等の薄膜（図示せず）で覆われていてもよい。さらに、配線パターン１５の表面のうち、ＢＧＡボール１２と接触する領域には、金属拡散防止処理が施されてもよい。
次に、以上に説明した半導体チップ１３およびベース板１６を含む複数の半導体装置１１の製造方法について説明する。この方法は、予め個片化された複数のベース板１６上にそれぞれ半導体チップ１３を搭載した後に全体を封止し、配線パターン１５等を形成した後に各装置１１毎に個片化する方法である。以下に、この方法を図３乃至図１１を参照して詳述する。図３は、第１の実施形態に係る半導体装置１１の製造工程を下面側から見た場合の平面図であり、図４乃至図１１は、第１の実施形態に係る半導体装置１１の製造工程を、図３の一点鎖線Ｂ−Ｂ´に沿って示す断面図である。
まず、図３、図４に示すように、予め定められた半導体装置１１の外形寸法程度に個片化された複数のベース板１６を用意し、各ベース板１６のそれぞれに半導体チップ１３を搭載する。これは、ベース板１６の下面若しくは半導体チップ１３の上面に予め接着材料（図示せず）を付与し、或いは、ベース板１６の下面若しくは半導体チップ１３の上面に予め液状の接着材料（図示せず）を供給し、ベース板１６に対する半導体チップ１３の位置を合わせた後、これらを貼りあわせることにより、ベース板１６の下面に半導体チップ１３が搭載される。
そして、半導体チップ１３が搭載された各ベース板１６の上面を、支持フィルム１８の下面に、実質的に等しい間隔で貼り付ける。支持フィルム１８は、接着機能を有するテープ材が好ましく、例えば、ポリエチレン、ポリエステル等の、後に図７に示される工程において適用されるフォトリソ技術、特にエッチング液に対する耐薬品性を備えた材料により形成されたものであることが好ましい。
ここで、支持フィルム１８にベース板１６を貼り付ける工程は、例えば図５に示すように行われる。すなわち、半導体チップ１３に設けられたアライメントマーク（図示せず）を、マーク認識用カメラ１９等により認識させた後、アライメントマークが認識された半導体チップ１３を、ピックアップ装置２０等によりピックアップし、各半導体チップ１３のアライメントマークが等間隔になるように支持フィルム１８に対して位置合わせを行い、貼り付ける。
なお、半導体チップ１３が接着されるベース板１６の上面、すなわち、半導体チップ１３が搭載される面と反対側の面を、予め金等によりめっき処理することにより、めっき層１６Ａが形成されたものを適用することが好ましい。
また、この工程において適用される支持フィルム１８は、必ずしもフィルム状のものである必要はなく、支持フィルム１８とほぼ同等の機能を有する支持板を適用してもよい。
次に、図６に示すように、半導体チップ１３およびベース板１６を含む支持フィルム１８を封止樹脂１７により一体化する。封止樹脂として例えばエポキシ樹脂等からなる感光性の絶縁フィルムを用い、支持フィルム１８の下面に貼り付ける。
次に、図７に示すように、例えばフォトリソ技術を用いて、封止樹脂１７に、半導体チップ１３の外部電極（図示せず）が露出するように開口を形成する。そして、開口を形成した後、この封止樹脂１７上に、配線パターン１５を形成する。配線パターン１５は、例えば、配線パターン１５となる金属層をめっき法などにより成長させた後、この金属層に対してフォトリソ技術を適用することにより形成する。これにより、配線パターン１５の少なくとも一部は、半導体チップ１３の外部電極に接続される。
ここで、フォトリソ技術とは、封止樹脂１７若しくは金属層上にフォトレジスト層を形成し、所望の開口パターンを有するマスクを用いてフォトレジスト層を露光、現像し、これによって形成されたフォトレジスト層をマスクとして用いて封止樹脂１７若しくは金属層をエッチングする一連の工程を意味する。
なお、図示はしないが、多層にわたって配線パターンを形成する場合には、図７に示される工程を、必要に応じて繰り返せばよい。
次に、図８に示すように、配線パターン１５を含む封止樹脂１７の下面に、配線パターン１５の一部が露出する開口を有するソルダーレジスト膜１４を形成する。ソルダーレジスト膜１４に形成される開口は、例えば、上述のフォトリソ技術を適用して形成すればよい。
なお、必要に応じて、開口を形成後に、開口から露出した配線パターン１５の表面に、金属拡散防止のための表面処理を行ってもよい。
次に、図９に示すように、ソルダーレジスト膜１４から露出した配線パターン１５に接触するように、例えば半田材料を形成することにより、ＢＧＡボール１２を形成する。これにより、ＢＧＡボール１２は、配線パターン１５に接続される。
次に、図１０に示すように、各ベース板１６の側面の封止樹脂１７を一部残すように、封止樹脂１７およびソルダーレジスト膜１４をダイシングライン２１に沿って切断し、封止樹脂１７により一体化された複数の半導体チップ１３を、個片化する。ダイシングライン２１は、各ベース板１６の周囲およびその下方の封止樹脂１７上のラインである。
最後に、図１１に示すように、支持フィルム１８から封止樹脂１７に覆われた半導体チップ１３を剥がし取り、図１、図２に示す半導体装置１１を形成することができる。支持フィルム１８から個片化された半導体チップ１３を剥がしとる方法は、例えば突き上げ法を適用する。すなわち、突き上げピン２２で支持フィルム１８を貫通するようにベース板１６を突き上げることにより、支持フィルム１８から個片化された半導体チップ１３を剥がしとる。
以上に説明したように、第１の実施形態に係る半導体装置１１の製造方法においては、ベース板１６を予め個片化しているため、半導体チップ１３およびベース板１６を含む複数の半導体装置１１を個片化する際に、ベース板１６を切断する必要がなくなる。従って、半導体装置１１を、歩留まりを低下させることなく一括形成することができる。
また、この方法によって製造される半導体装置１１は、ベース板１６の下面および側面が封止樹脂１７により覆われるため、上面にめっき層１６Ａを形成しておくことにより、ベース板１６が腐食することを抑制することができる。
（第２の実施形態）
次に、第２の実施形態に係る半導体装置の製造方法について説明する。第２の実施形態に係る半導体装置によって製造される半導体装置を下面側から見た平面図は図１と同様である。従って、この実施形態に係る半導体装置の製造方法によって製造される半導体装置の説明は、図１の一点鎖線Ａ−Ａ´に沿って示す断面図である図１２を参照して説明する。なお、図１２において、図２に示される半導体装置１１と同一の箇所においては同一の符号を付すとともに、説明を省略する。
図１２に示すように、第２の実施形態に係る半導体装置の製造方法によって製造される半導体装置３１は、図２に示される半導体装置１１と比較して、封止樹脂３２が、ベース板１６の側面には形成されない点が異なっている。すなわち、本実施形態に係る半導体装置の製造方法によって製造される半導体装置３１は、半導体チップ１３を覆い、かつ、ベース板１６の下面に接触する封止樹脂３２により封止された装置である。
また、これに伴って、ベース板１６の上面および側面は封止樹脂３２から露出するため、腐食しやすい材料からなるベース板１６を適用する場合には、ベース板１６の上面および側面に、金等からなるめっき層３３を形成しておくことが好ましい。
このような半導体装置３１は、以下のように形成すればよい。すなわち、まず、図３乃至図６に示される工程に従って支持フィルム１８に封止樹脂３２を形成する。次に、ベース板１６の側面が露出するように、封止樹脂３２の一部をエッチングにより除去する。図１３は、封止樹脂３２の一部がエッチングにより除去された後の封止樹脂３２を下面側から見た場合の平面図である。図１３に示すように、各ベース板１６の周囲およびその下方の封止樹脂３２を例えばエッチングにより除去することにより、ベース板１６の側面が露出する溝３４を形成する。このように封止樹脂３２に溝３４を形成した後、図７乃至図１１に示される工程に従うことにより、図１２に示す半導体装置３１を形成することができる。ここで、図１３に示すように、溝３４の形成により既に封止樹脂３２で覆われた半導体チップ１３が切断されているため、図１０に示される切断工程は必要ない。
なお、図７、図８に示される工程において、配線パターン１５となる金属およびソルダーレジスト膜１４となる材料は、封止樹脂３２の溝３４にも形成されるが、配線パターン１５およびソルダーレジスト膜１４を形成する際のエッチング工程により、溝３４に形成された各材料も除去すればよい。
第２の実施形態に係る半導体装置３１の製造方法においては、封止樹脂３２やソルダーレジスト膜１４を切断する必要はないため、図１０に示されるような切断工程自体を省略することができる。従って、第２の実施形態に係る半導体装置３１の製造方法は、第１の実施形態に係る半導体装置１１の製造方法と比較して、より容易に半導体装置３１を個片化することができる。
また、この方法によって製造される半導体装置３１は、ベース板１６の下面が封止樹脂３２により覆われるため、上面および側面にめっき層３３を形成しておくことにより、ベース板１６が腐食することを抑制することができる。
なお、第２の実施形態に係る半導体装置の製造方法においては、図１３に示されるように、各ベース板１６の周囲およびその下方の封止樹脂３２を除去することにより、ベース板１６の側面が露出するように溝３４を形成した。しかし、ベース板１６の側面の一部が露出するように、封止樹脂の一部をエッチングにより除去してもよい。図１４は、封止樹脂４１の一部がエッチングにより除去された後の封止樹脂４１を下面側から見た場合の平面図である。図１４に示すように、ベース板１６の角部上の封止樹脂４１は残すように、各ベース板１６の周囲およびその下方の封止樹脂４１を、例えばエッチングにより除去することにより、溝４２を形成してもよい。
この方法であっても、図１０に示される切断工程は必要であるが、ベース板１６を切断する必要はないため、半導体チップ１３およびベース板１６を含む複数の半導体装置３１を、歩留まりを低下させることなく一括形成することができる。
さらに、上述のように最終段階において装置３１を個片化するための切断工程は必要となるが、切断する封止樹脂４１は第１の実施形態に係る半導体装置１１の製造方法と比較して少ない。従って、より容易に半導体装置３１を個片化することができる。
また、この方法は、図１４のように、一部に封止樹脂４１を残すように封止樹脂４１に溝４２を形成するため、図１３のように封止樹脂３２に溝３３を形成した場合と比較して、配線パターン１５を形成するための金属のめっき成長を安定化させることができる。
なお、この方法により製造される半導体装置３１は、上述したように、ベース板１６の腐食を抑制することができる。
（第３の実施形態）
次に、第３の実施形態に係る半導体装置の製造方法について説明する。第３の実施形態に係る半導体装置によって製造される半導体装置の構造は図１、図２に示される構造と同一であるため説明を省略し、ここでは、第１の実施形態に係る半導体装置１１の製造方法と異なる部分について説明する。
第３の実施形態に係る半導体装置の製造方法は、第１の実施形態に係る半導体装置１１の製造方法と比較して、図１０に示される切断工程が異なっている。図１５は、第３の実施形態に係る半導体装置の製造方法を、図３の一点鎖線Ｂ−Ｂ´に沿って示す断面図である。図１５に示すように、この製造方法においては、各ベース板１６の周囲およびその下方の封止樹脂１７を完全には切断せず、一部を支持フィルム５１の下面に残すように切断する。この結果、複数のベース板１６の周囲およびその下方の封止樹脂１７の一部は、支持フィルム５１の下面に残された状態となる。なお、この製造方法によって使用される支持フィルム５１は、封止樹脂１７に覆われた半導体チップ１３を支持フィルム５１から剥がす工程において適用される突き上げピン２２が貫通する開口５２を有するものである。
つぎに、突き上げ法により封止樹脂１７に覆われた半導体チップ１３を支持フィルム５１から剥がす。このとき、支持フィルム５１上に残された封止樹脂１７が引きちぎられる程度に、突き上げピン２２によってベース板１６を上方に突き上げる必要がある。これにより、図１、図２と同様の半導体装置を形成することができる。
以上の半導体装置の製造方法であっても、ベース板１６を切断する必要はない。従って、半導体チップ１３およびベース板１６を含む複数の半導体装置を、歩留まりを低下させることなく一括形成することができる。
さらに、封止樹脂１７を切断する工程において一部を支持フィルム５１の下面に残すように封止樹脂１７を切断するため、支持フィルム５１にダメージが発生することはない。また、突き上げピン２２は、予め設けられた開口５２を通ってベース板１６を突き上げるため、突き上げピン２２によって支持フィルム５１にダメージが発生することもない。従って、支持フィルム５１を再利用可能にすることができる。
なお、この方法により製造される半導体装置は、第１の実施形態に係る半導体装置１１の製造方法と同一であるため、ベース板１６の腐食が抑制される。
以上に、本発明の実施形態に係る半導体装置およびその製造方法について説明した。しかし、本発明は、上述の各実施形態に限定されず、発明の趣旨を逸脱しない範囲で適宜変形してもよい。
１１、３１・・・半導体装置
１２・・・ＢＧＡボール
１３・・・半導体チップ
１４・・・ソルダーレジスト膜
１５・・・配線パターン
１６・・・ベース板
１６Ａ、３３・・・めっき層
１７、３２、４１・・・封止樹脂
１８、５１・・・支持フィルム
１９・・・マーク認識用カメラ
２０・・・ピックアップ装置
２１・・・ダイシングライン
２２・・・突き上げピン
３４、４２・・・溝
５２・・・開口

Claims (2)

  1. それぞれに半導体チップが搭載された複数のベース板を、所定の間隔で支持体に貼り付ける工程と、
    前記複数のベース板および複数の前記半導体チップを覆うように、前記支持体の下面に封止樹脂を形成した後、前記ベース板の周囲およびその下方の前記封止樹脂の一部を除去する工程と、
    前記封止樹脂の下面に、それぞれの前記半導体チップに電気的に接続されるように配線パターンを形成する工程と、
    前記配線パターンを含む前記封止樹脂の下面に、前記配線パターンの一部が露出するように配線保護膜を形成する工程と、
    前記配線保護膜から露出した前記配線パターン接触するように外部電極を形成する工程と、
    それぞれの前記ベース板の周囲およびその下方に形成された前記封止樹脂の少なくとも一部および前記配線保護膜を切断する工程と、
    前記封止樹脂に覆われた前記半導体チップおよび前記ベース板を、前記支持体から剥がす工程と、
    を具備することを特徴とする半導体装置の製造方法。
  2. 前記ベース板は、ステンレス、銅、若しくはセラミックからなることを特徴とする請求項１に記載の半導体装置の製造方法。
JP2010049348A 2010-03-05 2010-03-05 半導体装置の製造方法 Expired - Fee Related JP5232185B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010049348A JP5232185B2 (ja) 2010-03-05 2010-03-05 半導体装置の製造方法
TW100105095A TWI467669B (zh) 2010-03-05 2011-02-16 Semiconductor device manufacturing method and semiconductor device
KR1020110018952A KR20110101068A (ko) 2010-03-05 2011-03-03 반도체 장치의 제조 방법 및 반도체 장치
US13/039,663 US8673690B2 (en) 2010-03-05 2011-03-03 Method for manufacturing a semiconductor device and a semiconductor device
CN201110052233.2A CN102194716B (zh) 2010-03-05 2011-03-04 半导体装置的制造方法及半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010049348A JP5232185B2 (ja) 2010-03-05 2010-03-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011187551A JP2011187551A (ja) 2011-09-22
JP5232185B2 true JP5232185B2 (ja) 2013-07-10

Family

ID=44530609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010049348A Expired - Fee Related JP5232185B2 (ja) 2010-03-05 2010-03-05 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US8673690B2 (ja)
JP (1) JP5232185B2 (ja)
KR (1) KR20110101068A (ja)
CN (1) CN102194716B (ja)
TW (1) TWI467669B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219489A (ja) * 2009-02-20 2010-09-30 Toshiba Corp 半導体装置およびその製造方法
US9117682B2 (en) * 2011-10-11 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of packaging semiconductor devices and structures thereof
JP5810957B2 (ja) 2012-02-17 2015-11-11 富士通株式会社 半導体装置の製造方法及び電子装置の製造方法
JP5810958B2 (ja) * 2012-02-17 2015-11-11 富士通株式会社 半導体装置の製造方法及び電子装置の製造方法
US8907502B2 (en) * 2012-06-29 2014-12-09 Nitto Denko Corporation Encapsulating layer-covered semiconductor element, producing method thereof, and semiconductor device
DE102013210850B3 (de) * 2013-06-11 2014-03-27 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleitermoduls unter Verwendung eines Adhäsionsträgers
JP6219155B2 (ja) * 2013-12-13 2017-10-25 東芝メモリ株式会社 半導体装置の製造方法
US20160064299A1 (en) * 2014-08-29 2016-03-03 Nishant Lakhera Structure and method to minimize warpage of packaged semiconductor devices
JP6511695B2 (ja) * 2015-01-20 2019-05-15 ローム株式会社 半導体装置およびその製造方法
JP2017162876A (ja) * 2016-03-07 2017-09-14 株式会社ジェイデバイス 半導体パッケージの製造方法
JP6691835B2 (ja) * 2016-06-17 2020-05-13 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージの製造方法
KR102492533B1 (ko) 2017-09-21 2023-01-30 삼성전자주식회사 지지 기판, 이를 이용한 반도체 패키지의 제조방법 및 이를 이용한 전자 장치의 제조 방법
CN113329676A (zh) * 2019-03-18 2021-08-31 奥林巴斯株式会社 保持框、内窥镜前端构造以及内窥镜

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3247384B2 (ja) * 1994-03-18 2002-01-15 日立化成工業株式会社 半導体パッケージの製造法及び半導体パッケージ
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
KR100222299B1 (ko) * 1996-12-16 1999-10-01 윤종용 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법
JP3526731B2 (ja) * 1997-10-08 2004-05-17 沖電気工業株式会社 半導体装置およびその製造方法
JP2000077576A (ja) * 1998-09-02 2000-03-14 Texas Instr Japan Ltd 半導体装置及びその製造方法
US6338980B1 (en) * 1999-08-13 2002-01-15 Citizen Watch Co., Ltd. Method for manufacturing chip-scale package and manufacturing IC chip
JP3813402B2 (ja) * 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
US20040173894A1 (en) * 2001-09-27 2004-09-09 Amkor Technology, Inc. Integrated circuit package including interconnection posts for multiple electrical connections
JP3825370B2 (ja) * 2002-05-24 2006-09-27 富士通株式会社 半導体装置の製造方法
JP2004056012A (ja) * 2002-07-23 2004-02-19 Renesas Technology Corp 半導体装置およびその製造方法
JP3739375B2 (ja) * 2003-11-28 2006-01-25 沖電気工業株式会社 半導体装置及びその製造方法
US7459781B2 (en) * 2003-12-03 2008-12-02 Wen-Kun Yang Fan out type wafer level package structure and method of the same
JP4746847B2 (ja) * 2004-04-27 2011-08-10 三洋電機株式会社 半導体装置の製造方法
JP2006222164A (ja) * 2005-02-08 2006-08-24 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
SG149743A1 (en) 2007-07-17 2009-02-27 Advanced Chip Eng Tech Inc Semiconductor packaging method by using large panel size
TW201001632A (en) * 2008-06-19 2010-01-01 Chipmos Technologies Inc Chip rearrangement package structure and the method thereof
JP2010219489A (ja) 2009-02-20 2010-09-30 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2011187551A (ja) 2011-09-22
CN102194716B (zh) 2015-01-28
US8673690B2 (en) 2014-03-18
TWI467669B (zh) 2015-01-01
KR20110101068A (ko) 2011-09-15
TW201140709A (en) 2011-11-16
CN102194716A (zh) 2011-09-21
US20110215461A1 (en) 2011-09-08

Similar Documents

Publication Publication Date Title
JP5232185B2 (ja) 半導体装置の製造方法
TWI539508B (zh) 半導體裝置之製造方法及電子裝置之製造方法
TW577160B (en) Semiconductor device and manufacturing method thereof
TWI523224B (zh) 晶片封裝體及其形成方法
TWI529887B (zh) 晶片封裝體及其形成方法
TWI755652B (zh) 封裝方法、面板組件以及晶片封裝體
JP4379102B2 (ja) 半導体装置の製造方法
JP5810958B2 (ja) 半導体装置の製造方法及び電子装置の製造方法
TW201511203A (zh) 半導體裝置
JP2005332999A (ja) 回路装置およびその製造方法、板状体
TWI399817B (zh) 以樹脂保護膜覆蓋半導體基板的底面及側面之半導體裝置的製造方法
US8101470B2 (en) Foil based semiconductor package
JP2009010260A (ja) 半導体装置
US11031351B2 (en) Method of manufacturing a semiconductor device
JP2008288481A (ja) 半導体装置およびその製造方法
US20140091472A1 (en) Semiconductor device and manufacturing method of the same
JP2006100666A (ja) 半導体装置及びその製造方法
JP2011029370A (ja) 積層型半導体装置及びその製造方法
JP2008041849A (ja) 半導体装置の製造方法
JP2006196734A (ja) 半導体装置及びその製造方法
JP2005123358A (ja) ウエハ一括型バンプ付きメンブレンの製造方法
JP2004356649A (ja) 半導体装置の製造方法
JP2004134478A (ja) 半導体パッケージおよびその製造方法
JP4214968B2 (ja) 半導体装置及びその製造方法
JP2006100580A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130322

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160329

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5232185

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees