CN102194716A - 半导体装置的制造方法及半导体装置 - Google Patents

半导体装置的制造方法及半导体装置 Download PDF

Info

Publication number
CN102194716A
CN102194716A CN2011100522332A CN201110052233A CN102194716A CN 102194716 A CN102194716 A CN 102194716A CN 2011100522332 A CN2011100522332 A CN 2011100522332A CN 201110052233 A CN201110052233 A CN 201110052233A CN 102194716 A CN102194716 A CN 102194716A
Authority
CN
China
Prior art keywords
sealing resin
semiconductor device
substrate
manufacture method
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100522332A
Other languages
English (en)
Other versions
CN102194716B (zh
Inventor
饭岛利恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japanese Businessman Panjaya Co ltd
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN102194716A publication Critical patent/CN102194716A/zh
Application granted granted Critical
Publication of CN102194716B publication Critical patent/CN102194716B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

基于本发明的一实施例的半导体装置的制造方法包含以下工序：覆盖工序，使多个基板互相分离地对分别搭载有半导体芯片的多个基板用密封树脂进行覆盖；及切断工序，切断多个基板间的密封树脂。

Description

半导体装置的制造方法及半导体装置
相关申请的交叉引用
本申请基于2010年3月5日提交的在先日本专利申请2010-049348号并享受其优先权，后者的全部内容以引用的方式并入于此。
技术领域
本发明涉及一种通过树脂密封了半导体芯片及基板的半导体装置的制造方法及半导体装置。
背景技术
作为以往的半导体装置，公知有通过密封树脂密封了半导体芯片及基板的半导体装置。目前正在探讨通过统一形成该多个半导体装置来容易并且低价地制造多个半导体装置的方法。该方法在下面进行详述。
首先，将多个半导体芯片的下表面粘着在工具上。接着，在包含全部多个半导体芯片的工具上形成密封树脂。由此，各个半导体芯片通过密封树脂被密封。接着，除去密封树脂直到各半导体芯片的上表面露出，并在包含多个半导体芯片的上表面的密封树脂上粘贴一枚基板。之后，将工具从通过密封树脂及基板而得到的一体化的多个半导体芯片的集合体剥离，并在各半导体芯片的下表面统一形成配线图案、阻焊膜、BGA球。最后，通过对密封树脂及基板进行切割等方法来切削切断，从而使各半导体装置单片化。
另外，在本申请中，所谓上述多个半导体装置的统一形成是指，通过树脂对多个半导体芯片进行统一密封，在统一形成配线图案等后，通过切断树脂来形成多个半导体装置。
但是，对于统一形成上述以往的多个半导体装置的方法而言，当应用特别是由比例如金属、陶瓷等的树脂更硬的材料构成的基板时，在最终的切削切断工序中，难以将基板切断。因此，在切削切断工序中，对于配线图案、阻焊膜发生切断毛刺(切断バリ)等损伤，存在装置的成品率降低的问题。
发明内容
本发明是鉴于上述问题而做出的，目的在于提供一种能够提高半导体装置成品率的半导体装置的制造方法、以及通过该制造方法制造的半导体装置。
本发明的一实施方式提供一种半导体装置的制造方法，具有：将多个基板粘着于支撑体的工序；形成密封树脂的工序；形成配线图案的工序；形成配线保护膜的工序；形成外部电极的工序；切断所述密封树脂及所述配线保护膜的工序；以及将被所述密封树脂所覆盖的半导体芯片及所述基板从所述支撑体剥离的工序。将多个基板粘着于支撑体的工序是指，将分别搭载有所述半导体芯片的所述多个基板以规定的间隔粘着于所述支撑体的工序。形成所述密封树脂的工序是指，将所述密封树脂形成于所述支撑体以覆盖所述多个基板及多个所述半导体芯片的工序。形成所述配线图案的工序是指，将所述配线图案形成于所述密封树脂以使得与各个所述半导体芯片电连接的工序。形成所述配线保护膜的工序是指，将所述配线保护膜形成于包含所述配线图案的所述密封树脂并使所述配线图案的一部分露出的工序。形成所述外部电极的工序是指，形成所述外板电极以使得该外部电极与从所述配线保护膜露出的所述配线图案相接触的工序。
本发明的另一实施方式提供一种半导体装置的制造方法，具备，
将分别搭载有半导体芯片的多个基板以规定的间隔粘着到支撑体的工序；将密封树脂形成于所述支撑体、以使得该密封树脂覆盖所述多个基板及多个所述半导体芯片的工序；在所述密封树脂中形成使所述基板的侧面露出的槽的工序；将配线图案形成于所述密封树脂、以使得该配线图案与各个所述半导体芯片电连接的工序；将配线保护膜形成于包含所述配线图案的所述密封树脂、并使得所述配线图案的一部分露出的工序；形成外部电极、以使得该外部电极与从所述配线保护膜露出的所述配线图案相接触的工序；和将被所述密封树脂覆盖的所述半导体芯片及所述基板从所述支撑体剥离的工序。
本发明的半导体装置，具备，
基板，该基板与半导体芯片的上表面相接触；密封树脂，该密封树脂形成得覆盖所述基板的侧面及下表面、并且覆盖所述半导体芯片；配线图案，该配线图案形成在所述密封树脂的下表面，并与所述半导体芯片电连接；配线保护膜，该配线保护膜形成在包含所述配线图案的所述密封树脂的下表面，使所述配线图案的一部分露出；和外部电极，该外部电极形成得与从该配线保护膜露出的所述配线图案相接触。
发明效果
根据本发明，能够提高半导体装置成品率。
附图说明
图1为从下表面侧看到的、由基于本发明的第1实施例的半导体装置的制造方法所形成的半导体装置的平面图。
图2为沿图1的点划线A-A’表示的剖视图。
图3为从下表面侧看到的、图1及图2中所示的半导体装置的制造工序的平面图。
图4为沿图3的点划线B-B’表示图1及图2中所示的半导体装置的制造工序的装置的剖视图。
图5为用于对图4的方法进行更具体地说明的剖视图。
图6为沿图3的点划线B-B’表示图1及图2中所示的半导体装置的制造工序的装置的剖视图。
图7为沿图3的点划线B-B’表示图1及图2中所示的半导体装置的制造工序的装置的剖视图。
图8为沿图3的点划线B-B’表示图1及图2中所示的半导体装置的制造工序的装置的剖视图。
图9为沿图3的点划线B-B’表示图1及图2中所示的半导体装置的制造工序的装置的剖视图。
图10为沿图3的点划线B-B’表示图1及图2中所示的半导体装置的制造工序的装置的剖视图。
图11为沿图3的点划线B-B’表示图1及图2中所示的半导体装置的制造工序的装置的剖视图。
图12为通过本发明的第2实施例的半导体装置的制造方法而形成的半导体装置的、与图2相当的剖视图。
图13为从下侧看到的、基于本发明的第2实施例的半导体装置的制造工序的附视图。
图14为对沿图13的点划线C-C’的剖面的一部分扩大地表示的图。
图15为表示图13所示的制造工序的变形例的平面图。
图16为基于本发明的第3实施例的半导体装置的制造工序的、与图11相当的剖视图。
具体实施方式
下面，参照附图对实施方式的半导体装置的制造方法及半导体装置进行说明。
(第1实施方式)
图1为从下表面侧看到的、通过基于本发明的第1实施例的半导体装置的制造方法而形成的半导体装置的平面图。并且，图2为沿图1的点划线A-A’所示的剖视图。
图1所示的半导体装置11的内部具有半导体芯片13(图2)。并且，半导体装置11的下表面具有格子状的多个BGA(Ball Grid Array：球栅阵列)球12。BGA球12成为装置11的外部电极。因此，半导体芯片13(图2)经由BGA球12与未图示的安装基板上的配线电连接。
另外，装置11的下表面是指半导体装置11的形成有BGA球12的面，上表面是指与半导体装置11的下表面对置的面。并且，半导体装置11的上方是指比上表面还靠上的一侧，下方是指比下表面还靠下的一侧。下面，对于半导体装置31、半导体芯片13、基板16、密封树脂17、32、41及支撑薄膜18、51的上表面、下表面、上方、下方的各含义，遵从半导体装置11的上下各方向。
在装置11的下表面，BGA球12以外的区域由阻焊膜14所覆盖。阻焊膜14是指，作为保护后述的配线图案15(图2)的配线保护膜而起作用、并且作为对配线图案15及BGA球12进行绝缘的绝缘膜而起作用的树脂。
如图2所示，半导体装置11为通过密封树脂17将半导体芯片13及基板16密封的装置。密封树脂17覆盖基板16的上表面以外的部分及半导体芯片13。密封树脂17由例如环氧树脂等构成。
半导体芯片13为例如高频用半导体芯片或大功率用半导体芯片。在半导体芯片13的下表面形成有例如柱形凸块(スタッドバンプ)等外部电极13-1。半导体芯片13的平面形状为例如一边为2mm～10mm左右的四方形状。
基板16设计为使其下表面的一部分与半导体芯片13的上表面相接触。并且，基板16形成为比半导体芯片13更大的尺寸，基板16的平面形状为例如一边为5mm～15mm左右的四方形状。另外，基板16优选由例如不锈钢、铜、陶瓷等热传导性好的材料形成。若对基板16采用热传导性好的材料，则能够得到相当于散热板的效果。
当基板16由例如铜等易腐蚀的材料构成时，优选采用金等对基板16的上表面进行镀处理从而形成镀层16A。
在密封树脂17的下表面形成有配线图案15。配线图案15的至少一部分与设置在半导体芯片13的下表面的柱形凸块等外部电极13-1相连接。通过外部电极13-1，半导体芯片13与配线图案15的至少一部分电导通。并且，虽然未图示，但配线图案15的一部分形成于比半导体芯片13的外周部更靠近外侧的位置。
配线图案15由阻焊膜14所覆盖。阻焊膜14在形成BGA球12的区域中分别具有开口。通过在阻焊膜14的开口处形成BGA球12来使配线图案15与BGA球12电导通。
另外，在上述半导体装置11中，为了防止氧化，可以利用金等薄膜(图中未显示)来覆盖配线图案15的表面。并且，还可以在配线图案15的表面中的、与BGA球12相接触的区域进行金属扩散防止处理。
接着，对包含上述半导体芯片13及基板16的多个半导体装置11的制造方法进行说明。该方法为，在事先单片化的多个基板16上分别搭载半导体芯片13后进行整体密封、并在形成配线图案15等后按每个各装置11进行单片化的方法。下面，参照图3至图11来说明该方法。图3为从下表面侧观察基于第1实施例的半导体装置11的制造工序时的平面图。图4至图11为沿图3的点划线B-B’表示基于第1实施例的半导体装置11的制造工序的剖视图。
首先，如图3、图4所示，按照事先决定的半导体装置11的外形尺寸程度来准备被单片化的多个基板16。接着，在各基板16的下表面搭载半导体芯片13。半导体芯片13在基板16的下表面按照下面的方式进行搭载。
首先，在基板16的下表面或半导体芯片13的上表面，预先提供糊状或液体状的粘着材料(图中未显示)。接着，使与基板16相对的半导体芯片13的位置对位于所期望的位置。在对准半导体芯片13的位置后，使基板16与半导体芯片13粘合。如此，将半导体芯片13搭载到基板16的下表面。
将半导体芯片13搭载到基板16的下表面后，将搭载有半导体芯片13的各基板16的上表面以基本相等的间隔粘贴到由支撑薄膜18构成的支撑体的下表面。
支撑薄膜18优选具有粘着功能的胶带(テ一プ)材料。支撑薄膜18优选由具有耐化学性的材料(例如，聚乙烯、聚酯等)所构成，上述耐化学性是相对适用于后面图7所示工序的光刻技术、特别是蚀刻液而言的。但是，支撑体不是必须为薄膜状的支撑薄膜18，也可以应用具有与支撑薄膜18大致相同的功能的支撑板。
对支撑薄膜18粘贴基板16的工序例如以图5所示的方式进行。首先，通过标记识别用照相机19等识别设于半导体芯片13的对准标记(图中未表示)。接着，将被识别出对准标记的半导体芯片13通过拾取装置20等进行拾取。接着，以各半导体芯片13的对准标志成为等间距的方式来相对于支撑薄膜18进行对位并粘贴。
接着，如图6所示，在包含多个半导体芯片13及多个基板16的支撑薄膜18的下表面形成密封树脂17。通过密封树脂17使多个半导体芯片13及多个基板16一体化。密封树脂17采用由例如环氧树脂等构成的感光性绝缘薄膜。
接着，如图7所示，在密封树脂17中形成使半导体芯片13的外部电极13-1露出的开口17A。开口17A可以采用例如光刻技术来形成。
形成开口17A后，在密封树脂17的下表面形成配线图案15。配线图案15的至少一部分与半导体芯片13的外部电极13-1相连接。配线图案15例如以下面的方式形成。首先，通过电镀法等，在密封树脂17的下表面生长成为配线图案15的金属层。接着，通过对金属层应用光刻技术来形成配线图案15。
光刻技术是指下述的一系列工序。首先，在密封树脂17或者金属层上形成光致抗蚀剂层。接着，采用具有期望的开口图案的掩模，对光致抗蚀剂层进行曝光。接着，对曝光后的光致抗蚀剂层进行显影。接着，将显影后的光致抗蚀剂层作为掩模使用，来对密封树脂17或金属层进行刻蚀。光刻技术为上述一系列的工序。
另外，虽然未图示，但是在遍及多层而形成配线图案的情况下，按照需要反复进行图7所示的工序即可。
接着，如图8所示，在包含配线图案15的密封树脂17的下表面形成阻焊膜14，该阻焊膜14具有使配线图案15的一部分露出的开口14A。形成于阻焊膜14的开口14A应用例如上述的光刻技术来形成即可。
另外，按照需要，在形成开口14A后，可以在从开口14A露出的配线图案15的表面进行用于防止金属扩散的表面处理。
接着，如图9所示，在阻焊膜14的开口14A处形成BGA球12。通过在阻焊膜14的开口14A处形成BGA球12，从而将BGA球12与配线图案15相连接。通过在阻焊膜14的开口14A处形成例如焊料来形成BGA球12。
接着，如图10所示，使密封树脂17残留在各基板16的侧面地沿着切割线21切断密封树脂17及阻焊膜14。通过切割使利用密封树脂17一体化后的多个半导体芯片13单片化。另外，切割线21为各基板16的周围及其下方的密封树脂17上的线。
最后，如图11所示，从支撑薄膜18将被密封树脂17所覆盖的半导体芯片13剥离。从支撑薄膜18剥离而得半导体芯片13的方法例如应用顶出法(突き上げ法)。顶出法是指，利用顶出销22以贯通支撑薄膜18的方式来顶出基板16、从而将半导体芯片13从支撑薄膜18剥离而得的方法。
通过从支撑薄膜18剥离由密封树脂17所覆盖的半导体芯片13，从而形成图1及图2所示的半导体装置11。
如上所述，在基于第1实施例的半导体装置11的制造方法中，事先对基板16进行了单片化。因此，在对包含有半导体芯片13及基板16的多个半导体装置11进行单片化时，不需要切断基板16。因此，能够不降低成品率地统一形成半导体装置11。
并且，通过该方法所制造的半导体装置11的基板16的下表面及侧面由密封树脂17所覆盖。因此，通过在基板16的上表面形成镀层16A，能够抑制基板16的腐蚀。
(第二实施例)
接着，参照图12对基于第2实施例的半导体装置的制造方法进行说明。图12表示由基于第2实施例的半导体装置所制造的半导体装置，是与图2相当的剖视图。从下表面侧看到的该半导体装置的平面图与图1相同。另外，在图12中，在与图2所示的半导体装置11相同的位置上附有相同的符号，省略对其的说明。
如图12所示，半导体装置31与图2所示的半导体装置11相比较，不同点在于，在基板16的侧面没有形成密封树脂32。即，半导体装置31是通过与基板16的下表面相接触的密封树脂32而密封有半导体芯片13的装置。
在半导体装置31中，基板16的上表面及侧面从密封树脂32露出。因此，在基板16由容易腐蚀的材料构成时，优选在基板16的上表面及侧面形成由金等构成的镀层33。
半导体装置31可以按下面的方式形成。即，首先，按照图3至图6所示的工序在支撑薄膜18的下表面形成密封树脂32。
接着，以使基板16的侧面露出的方式(在基板16的侧面不残留密封树脂32)，刻蚀除去密封树脂32的一部分从而形成槽34。该槽34是为了省略图10所示的切断工序而形成的。
图13为从下侧看到的、通过刻蚀将密封树脂32的一部分除去后的密封树脂32的平面图。并且，图14表示将沿图13的点划线C-C’的剖面的一部分扩大后的图。
如图13、图14所示，通过将各基板16的周围及其下方的密封树脂32除去，来形成使基板16的侧面全部露出的槽34。在密封树脂32中形成槽34后，通过按照图7至图11所示的工序，能够形成图12所示的半导体装置31。另外，通过槽34的形成已对多个半导体芯片31进行单片化，因此，不需要图10所示的切断工序。
并且，在图7、图8所示的工序中，成为配线图案15的金属及成为阻焊膜14的材料在密封树脂32的槽34中也形成。在槽34内形成有成为配线图案15及阻焊膜14的材料时，利用形成配线图案15及阻焊膜14时的刻蚀工序，将槽34中所形成的各材料也除去即可。
在基于第2实施例的半导体装置31的制造方法中，不需要将密封树脂32及阻焊膜14切断的工序。因此，基于第2实施例的半导体装置31的制造方法，与基于第1实施例的半导体装置11的制造方法相比，能够更加容易地实现半导体装置31的单片化。
并且，通过该方法所制造的半导体装置31，基板16的下表面通过密封树脂32所覆盖。因此，通过在基板16的上表面及侧面形成镀层33，从而抑制基板16的腐蚀。
另外，在基于第2实施例的半导体装置的制造方法中，如图13所示，形成了使基板16的侧面全部露出的槽34。但是，槽也可以按照使基板16的侧面的一部分露出的方式来形成。图15为从下侧看到的、通过刻蚀将密封树脂41的一部分除去后的密封树脂41的平面图。也可以如图15所示、以使基板16的角部上的密封树脂41残留的方式形成槽42。通过如图15所示地形成槽42，能够稳定地镀生长用于形成配线图案15的金属。
应用在密封树脂41中形成槽42的方法时，则需要图10所示的密封树脂41的切断工序。但是，由于不需要切断基板16，因此能够不使成品率降低地统一形成包含半导体芯片13及基板16的多个半导体装置31。
此外，虽然需要切断密封树脂41的工序，但切断的密封树脂41的量与在第1实施例的半导体装置11的制造方法中被切断的密封树脂17的量相比较少。因此，能够更容易地使半导体装置31单片化。
此外，应用在密封树脂41中形成槽42的方法时，以使一部分密封树脂41残留的方式在密封树脂41中形成槽42。因此，与如图13、图14所示地在密封树脂32中形成槽33的情况相比，能够稳定地镀生长用于形成配线图案15的金属。
另外，即使是应用在密封树脂41中形成槽42的方法所制造出的半导体装置31，也通过在基板16的上表面及侧面形成镀层33来抑制基板16的腐蚀。
(第3实施例)
接着，参照图16对基于第3实施例的半导体装置的制造方法进行说明。由于通过基于第3实施例的半导体装置所制造的半导体装置的构造与图1、图2所示的构造相同，因此省略对其的说明，对与基于第1实施例的半导体装置11的制造方法不同的工序进行说明。
基于第3实施例的半导体装置的制造方法与基于第1实施例的半导体装置11的制造方法相比，不同点在于图10所示的切断工序。图16为沿着图3的点划线B-B’表示基于第3实施例的半导体装置的制造方法的剖视图。如图16所示，在基于第3实施例的半导体装置的制造方法中，不完全切断各基板16的周围以及其下方的密封树脂17，而是以其一部分残留在支撑薄膜51的下表面的方式切断密封树脂17。其结果是，多个基板16的周围及其下方的密封树脂17的一部分成为残留在支撑薄膜51的下表面的状态。另外，通过该制造方法所使用的支撑薄膜51具有能够被顶出销22贯通的开口52，该顶出销22应用于从支撑薄膜51对被密封树脂17覆盖的半导体芯片13进行剥离的工序。
使密封树脂17的一部分残留在支撑薄膜51的下表面地切断密封树脂17后，通过顶出法将被密封树脂17所覆盖的半导体芯片13从支撑薄膜51剥离。当从支撑薄膜51将半导体芯片13剥离时，需要以使支撑薄膜51的下表面所残留的密封树脂17被扯断的程度来通过顶出销22将基板16向上方顶出。通过上述方法，能够形成与图1、图2相同的半导体装置11。
即使是基于上面所示的第3实施例的半导体装置的制造方法也不需要切断基板16。因此，能够不使成品率降低地统一形成包含有半导体芯片13及基板16的多个半导体装置11。
另外，根据基于第3实施例的半导体装置的制造方法，在切断密封树脂17的工序中，以密封树脂17的一部分残留在支撑薄膜51的下表面的方式来切断密封树脂17。因此，能够抑制在切断密封树脂17时支撑薄膜51发生损伤。并且，顶出销22穿过事先设置的开口52并顶出基板16。因此，通过顶出销22也能够抑制支撑薄膜51发生损伤。因此，根据基于第3实施例的半导体装置的制造方法，能够使支撑薄膜51实现再利用。
另外，由基于第3实施例的半导体装置的制造方法所制造的半导体装置11与由基于第1实施例的半导体装置的制造方法所制造的半导体装置11是相同的。因此，由基于第3实施例的半导体装置的制造方法所制造的半导体装置11通过在基板16的上表面形成镀层16A从而能够抑制基板16的腐蚀。
虽然已对特定的实施方式进行了说明，但是这些实施方式只是本发明的示例，并不以这些实施方式来限定本发明。实际上，在此说明的这些新的半导体装置、半导体装置的制造方法可以有各种其他形式，并且能够在不脱离本发明的精神的情况下，进行各种半导体装置、半导体装置的制造方法的构成要素的省略、替代以及变更。被所附的要求保护的技术方案及其等同的技术方案所覆盖的上述的方式以及变形落入本发明的范围内。

Claims (20)

1.一种半导体装置的制造方法，其特征在于，具备：
将分别搭载有半导体芯片的多个基板以规定的间隔粘着到支撑体的工序；
将密封树脂形成于所述支撑体、以使得该密封树脂覆盖所述多个基板及多个所述半导体芯片的工序；
将配线图案形成于所述密封树脂、以使得该配线图案与各个所述半导体芯片电连接的工序；
将配线保护膜形成于包含所述配线图案的所述密封树脂、并使得所述配线图案的一部分露出的工序；
形成外部电极、以使得该外部电极与从所述配线保护膜露出的所述配线图案相接触的工序；
切断所述密封树脂及所述配线保护膜的工序；和
将被所述密封树脂覆盖的所述半导体芯片及所述基板从所述支撑体剥离的工序。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
切断所述密封树脂的工序，是使所述密封树脂残留在所述基板的整个侧面地切断所述密封树脂的工序。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于，
所述基板含有不锈钢、铜、陶瓷中的某一种。
4.根据权利要求1所述的半导体装置的制造方法，其特征在于，
在所述基板的上表面形成有镀层。
5.根据权利要求1所述的半导体装置的制造方法，其特征在于，
切断所述密封树脂的工序，是使所述密封树脂的一部分残留在所述支撑体的下表面地切断所述密封树脂的工序。
6.根据权利要求5所述的半导体装置的制造方法，其特征在于，
将所述半导体芯片及所述基板从所述支撑体剥离的工序，是通过利用贯通所述支撑体的顶出销来顶出所述半导体芯片及所述基板、从而将残留在所述支撑体下表面的所述密封树脂切断、并且将所述半导体芯片及所述基板从所述支撑体剥离的工序。
7.根据权利要求5所述的半导体装置的制造方法，其特征在于，
所述支撑体具有所述顶出销能够贯通的开口。
8.根据权利要求5所述的半导体装置的制造方法，其特征在于，
所述基板包含不锈钢、铜、陶瓷中的某一种。
9.根据权利要求8所述的半导体装置的制造方法，其特征在于，
在所述基板的上表面形成有镀层。
10.一种半导体装置的制造方法，其特征在于，具备，
将分别搭载有半导体芯片的多个基板以规定的间隔粘着到支撑体的工序；
将密封树脂形成于所述支撑体、以使得该密封树脂覆盖所述多个基板及多个所述半导体芯片的工序；
在所述密封树脂中形成使所述基板的侧面露出的槽的工序；
将配线图案形成于所述密封树脂、以使得该配线图案与各个所述半导体芯片电连接的工序；
将配线保护膜形成于包含所述配线图案的所述密封树脂、并使得所述配线图案的一部分露出的工序；
形成外部电极、以使得该外部电极与从所述配线保护膜露出的所述配线图案相接触的工序；和
将被所述密封树脂覆盖的所述半导体芯片及所述基板从所述支撑体剥离的工序。
11.根据权利要求10所述的半导体装置的制造方法，其特征在于，
所述基板包含不锈钢、铜、陶瓷中的某一种。
12.根据权利要求10所述的半导体装置的制造方法，其特征在于，
在所述基板的上表面及侧面形成有镀层。
13.根据权利要求10所述的半导体装置的制造方法，其特征在于，
在所述密封树脂中形成使所述基板的侧面露出的槽的工序，是在所述密封树脂中形成使所述基板的侧面的一部分露出的槽的工序，
该半导体装置的制造方法还具有，
在将所述半导体芯片及所述基板从所述支撑体剥离的工序之前切断所述密封树脂的工序。
14.根据权利要求13所述的半导体装置的制造方法，其特征在于，
所述基板包含不锈钢、铜、陶瓷中的某一种。
15.根据权利要求14所述的半导体装置的制造方法，其特征在于，
在所述基板的上表面及侧面形成有镀层。
16.一种半导体装置，其特征在于，具备，
基板，与半导体芯片的上表面相接触；
密封树脂，形成为覆盖所述基板的侧面及下表面、并且覆盖所述半导体芯片；
配线图案，形成在所述密封树脂的下表面，并与所述半导体芯片电连接；
配线保护膜，形成在包含所述配线图案的所述密封树脂的下表面，使所述配线图案的一部分露出；和
外部电极，形成为与从该配线保护膜露出的所述配线图案相接触。
17.根据权利要求16所述的半导体装置，其特征在于，
所述基板包含不锈钢、铜、陶瓷中的某一种。
18.根据权利要求16所述的半导体装置，其特征在于，
在所述基板的上表面形成有镀层。
19.根据权利要求16所述的半导体装置，其特征在于，
所述密封树脂，是以覆盖所述基板的侧面的一部分及下表面、并且覆盖所述半导体芯片的方式形成的密封树脂，
在所述基板的上表面及侧面形成有镀层。
20.根据权利要求19所述的半导体装置，其特征在于，
所述基板包含不锈钢、铜、陶瓷中的某一种。
CN201110052233.2A 2010-03-05 2011-03-04 半导体装置的制造方法及半导体装置 Active CN102194716B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010049348A JP5232185B2 (ja) 2010-03-05 2010-03-05 半導体装置の製造方法
JP049348/2010 2010-03-05

Publications (2)

Publication Number Publication Date
CN102194716A true CN102194716A (zh) 2011-09-21
CN102194716B CN102194716B (zh) 2015-01-28

Family

ID=44530609

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110052233.2A Active CN102194716B (zh) 2010-03-05 2011-03-04 半导体装置的制造方法及半导体装置

Country Status (5)

Country Link
US (1) US8673690B2 (zh)
JP (1) JP5232185B2 (zh)
KR (1) KR20110101068A (zh)
CN (1) CN102194716B (zh)
TW (1) TWI467669B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531514A (zh) * 2012-06-29 2014-01-22 日东电工株式会社 覆有密封层的半导体元件、其制造方法及半导体装置
CN104241145A (zh) * 2013-06-11 2014-12-24 英飞凌科技股份有限公司 用于在使用附着载体的情况下制造半导体模块的方法
CN109545730A (zh) * 2017-09-21 2019-03-29 三星电子株式会社 支撑基板、电子器件制造方法、半导体封装件及制造方法
CN110010587A (zh) * 2013-12-13 2019-07-12 东芝存储器株式会社 半导体装置的制造方法及半导体装置
CN113329676A (zh) * 2019-03-18 2021-08-31 奥林巴斯株式会社 保持框、内窥镜前端构造以及内窥镜

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219489A (ja) * 2009-02-20 2010-09-30 Toshiba Corp 半導体装置およびその製造方法
US9117682B2 (en) 2011-10-11 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of packaging semiconductor devices and structures thereof
JP5810957B2 (ja) 2012-02-17 2015-11-11 富士通株式会社 半導体装置の製造方法及び電子装置の製造方法
JP5810958B2 (ja) * 2012-02-17 2015-11-11 富士通株式会社 半導体装置の製造方法及び電子装置の製造方法
US20160064299A1 (en) * 2014-08-29 2016-03-03 Nishant Lakhera Structure and method to minimize warpage of packaged semiconductor devices
JP6511695B2 (ja) * 2015-01-20 2019-05-15 ローム株式会社 半導体装置およびその製造方法
JP2017162876A (ja) * 2016-03-07 2017-09-14 株式会社ジェイデバイス 半導体パッケージの製造方法
JP6691835B2 (ja) * 2016-06-17 2020-05-13 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージの製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1144016A (zh) * 1994-03-18 1997-02-26 日立化成工业株式会社 半导体组件的制造方法及半导体组件
US6338980B1 (en) * 1999-08-13 2002-01-15 Citizen Watch Co., Ltd. Method for manufacturing chip-scale package and manufacturing IC chip
JP2003347470A (ja) * 2002-05-24 2003-12-05 Fujitsu Ltd 半導体装置の製造方法
JP2004056012A (ja) * 2002-07-23 2004-02-19 Renesas Technology Corp 半導体装置およびその製造方法
CN1624888A (zh) * 2003-12-03 2005-06-08 育霈科技股份有限公司 扩散式晶圆型态封装的结构与其形成方法
CN1691318A (zh) * 2004-04-27 2005-11-02 三洋电机株式会社 半导体装置及其制造方法
JP2006222164A (ja) * 2005-02-08 2006-08-24 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
KR100222299B1 (ko) * 1996-12-16 1999-10-01 윤종용 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법
JP3526731B2 (ja) * 1997-10-08 2004-05-17 沖電気工業株式会社 半導体装置およびその製造方法
JP2000077576A (ja) * 1998-09-02 2000-03-14 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP3813402B2 (ja) * 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
US20040173894A1 (en) * 2001-09-27 2004-09-09 Amkor Technology, Inc. Integrated circuit package including interconnection posts for multiple electrical connections
JP3739375B2 (ja) * 2003-11-28 2006-01-25 沖電気工業株式会社 半導体装置及びその製造方法
SG149743A1 (en) 2007-07-17 2009-02-27 Advanced Chip Eng Tech Inc Semiconductor packaging method by using large panel size
TW201001632A (en) * 2008-06-19 2010-01-01 Chipmos Technologies Inc Chip rearrangement package structure and the method thereof
JP2010219489A (ja) 2009-02-20 2010-09-30 Toshiba Corp 半導体装置およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1144016A (zh) * 1994-03-18 1997-02-26 日立化成工业株式会社 半导体组件的制造方法及半导体组件
US6338980B1 (en) * 1999-08-13 2002-01-15 Citizen Watch Co., Ltd. Method for manufacturing chip-scale package and manufacturing IC chip
JP2003347470A (ja) * 2002-05-24 2003-12-05 Fujitsu Ltd 半導体装置の製造方法
JP2004056012A (ja) * 2002-07-23 2004-02-19 Renesas Technology Corp 半導体装置およびその製造方法
CN1624888A (zh) * 2003-12-03 2005-06-08 育霈科技股份有限公司 扩散式晶圆型态封装的结构与其形成方法
CN1691318A (zh) * 2004-04-27 2005-11-02 三洋电机株式会社 半导体装置及其制造方法
JP2006222164A (ja) * 2005-02-08 2006-08-24 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531514A (zh) * 2012-06-29 2014-01-22 日东电工株式会社 覆有密封层的半导体元件、其制造方法及半导体装置
CN104241145A (zh) * 2013-06-11 2014-12-24 英飞凌科技股份有限公司 用于在使用附着载体的情况下制造半导体模块的方法
CN104241145B (zh) * 2013-06-11 2017-12-08 英飞凌科技股份有限公司 用于在使用附着载体的情况下制造半导体模块的方法
CN110010587A (zh) * 2013-12-13 2019-07-12 东芝存储器株式会社 半导体装置的制造方法及半导体装置
CN109545730A (zh) * 2017-09-21 2019-03-29 三星电子株式会社 支撑基板、电子器件制造方法、半导体封装件及制造方法
US11908727B2 (en) 2017-09-21 2024-02-20 Samsung Electronics Co., Ltd. Support substrates, methods of fabricating semiconductor packages using the same, and methods of fabricating electronic devices using the same
CN113329676A (zh) * 2019-03-18 2021-08-31 奥林巴斯株式会社 保持框、内窥镜前端构造以及内窥镜
CN113329676B (zh) * 2019-03-18 2024-05-24 奥林巴斯株式会社 保持框、内窥镜前端构造以及内窥镜

Also Published As

Publication number Publication date
TWI467669B (zh) 2015-01-01
JP2011187551A (ja) 2011-09-22
JP5232185B2 (ja) 2013-07-10
CN102194716B (zh) 2015-01-28
TW201140709A (en) 2011-11-16
US20110215461A1 (en) 2011-09-08
KR20110101068A (ko) 2011-09-15
US8673690B2 (en) 2014-03-18

Similar Documents

Publication Publication Date Title
CN102194716A (zh) 半导体装置的制造方法及半导体装置
TWI634821B (zh) 形成無核心基材之基材帶及方法
US7622377B2 (en) Microfeature workpiece substrates having through-substrate vias, and associated methods of formation
KR100608186B1 (ko) 반도체 장치의 제조 방법
CN100435332C (zh) 具有高反差标志的金属层的半导体器件及制造方法
CN101728363A (zh) 晶片封装结构及其制作方法
JP2008270810A (ja) ヒートシンクおよびアースシールドの機能を向上させるための半導体デバイスパッケージ
US7825468B2 (en) Semiconductor packages, stacked semiconductor packages, and methods of manufacturing the semiconductor packages and the stacked semiconductor packages
JP2001053110A (ja) 半導体素子の実装方法及び実装装置
US11043409B2 (en) Method of forming contacts to an embedded semiconductor die and related semiconductor packages
CN101228625A (zh) 具有镀金属连接部的半导体封装
EP1906445A3 (en) Manufacturing method of semiconductor device
TWI413210B (zh) 電子裝置封裝及製造方法
CN102034721A (zh) 芯片封装方法
CN106206486A (zh) 电子器件封装
CN101271853A (zh) 制造电子器件、基板和半导体器件的方法
JP2004186688A (ja) 再配線素子を備える集積回路の形成方法及びそれに対応する集積回路
CN104201156A (zh) 基于基板的凸点倒装芯片csp封装件、基板及制造方法
US9685376B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20100148339A1 (en) Process for fabricating a semiconductor component support, support and semiconductor device
CN104347437A (zh) 制造半导体器件的方法
US8102046B2 (en) Semiconductor device and method of manufacturing the same
US20230299027A1 (en) Structure and method for semiconductor packaging
KR20180089886A (ko) 반도체 칩의 제조 방법
CN101373748B (zh) 晶圆级封装结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170728

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Toshiba Corp.

TR01 Transfer of patent right
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Japanese businessman Panjaya Co.,Ltd.

Address after: Tokyo, Japan

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20211231

Address after: Tokyo, Japan

Patentee after: Japanese businessman Panjaya Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right