CN104347437A - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN104347437A
CN104347437A CN201410361182.5A CN201410361182A CN104347437A CN 104347437 A CN104347437 A CN 104347437A CN 201410361182 A CN201410361182 A CN 201410361182A CN 104347437 A CN104347437 A CN 104347437A
Authority
CN
China
Prior art keywords
semiconductor device
welding zone
wiring board
pattern
scribe region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410361182.5A
Other languages
English (en)
Inventor
宫木美典
山田胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to CN201910390443.9A priority Critical patent/CN110223925B/zh
Publication of CN104347437A publication Critical patent/CN104347437A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

目的在于增强组装半导体器件的可靠性。提供有一种布线衬底，该布线衬底包括目标标记，该目标标记不设置在划片区域的延伸线上，而设置在划片区域的延伸线与第一最外外围焊区行的第一虚构延伸线之间以及划片区域的延伸线与第二最外外围焊区行的第二虚构延伸线之间，划片区域设置在第一半导体器件区域和第二半导体器件区域之间。此外，在安装半导体芯片之后，执行接线键合、执行树脂密封和安装焊料球。此后，基于目标标记指定划片区域并且沿着划片区域切割布线衬底。

Description

制造半导体器件的方法
相关申请的相交引用
这里通过引用并入2013年7月26日提交的日本专利申请No.2013-155546的全部公开内容，包括说明书、附图和摘要。
技术领域
本发明涉及制造半导体器件的技术，例如涉及包括布线衬底的半导体器件的组装，在该布线衬底上在其外围部分中形成目标标记。
背景技术
在日本专利公开No.2008-34681(专利文献1)中，描述了一种涉及布线衬底(多层衬底)的技术，在该布线衬底上在其外围部分(定位在多个器件区周围的部分)中的每个划片区域(划线区域、切割区域)的延伸线上形成目标标记(目标图案)(例如参见专利文献1的图16和图18)。
[专利文献]
[专利文献1]日本专利公开No.2008-34681
根据本发明人的研究，例如专利文献1中图18所示，目标标记(目标标记的至少一部分)存在于布线衬底的划片区域的延伸线上。此外，已知当在布线衬底的切割工艺(划片工艺)中使用的划片刀(可旋转切割刀)磨损时，如本申请的图34至图36所示产生由目标标记42的一部分形成的杂质(废物)43。
发明内容
与此同时，由于杂质43的产生是降低半导体器件的可靠性的因素，所以需要抑制杂质43的产生。
根据本说明书的描述和附图，其它目的和新特征将变得清楚。
在根据一个实施例的制造半导体器件的方法中，提供有一种布线衬底，该布线衬底包括：第一器件区域和第二器件区域，设置在下表面上；划片区域，设置在第一器件区域和第二器件区域之间；以及目标标记，未设置在划片区域的延伸线上，而是设置在划片区域的延伸线与第一最外外围凸块焊区行的延伸线之间。此外，在制造半导体器件的方法中，将第一半导体芯片安装在第一上表面侧器件区中，将第二半导体芯片安装在第二上表面侧器件区中，并且此后利用树脂密封第一半导体芯片和第二半导体芯片。此外，在制造半导体器件的方法中，在分别形成多个第一外部端子和多个第二外部端子之后，在第一凸块焊区和第二凸块焊区上，基于目标标记指定划片区域，并且通过使用划片刀沿着划片区域切割布线衬底。
根据上述实施例，可以实现组装半导体器件时可靠性的增强。
附图说明
图1是示出一个实施例的半导体器件的结构示例的平面图；
图2是示出图1的半导体器件的结构示例的后视图；
图3是示出图1的半导体器件的结构示例的截面图；
图4是示出图1的半导体器件的结构示例的侧视图；
图5是透过密封体的示出图1的半导体器件结构的平面图；
图6是示出图1的半导体器件的组装过程示例的流程图；
图7是示出在组装图1的半导体器件时使用的布线衬底的芯片安装表面侧的结构示例的平面图；
图8是示出在组装图1的半导体器件时使用的布线衬底的安装表面侧的结构示例的后视图；
图9是示出图8中的放大方式的A部分的局部放大平面图；
图10是示出图9中衬底区域中的回刻蚀之后的布线图案示例的局部放大平面图；
图11是示出沿着图10的A-A线切割的结构示例的局部截面图；
图12是示出在组装图1的半导体器件1的衬底制备工艺中制备的布线衬底的结构示例的局部放大截面图；
图13是示出在组装图1的半导体器件中的裸片键合之后的结构示例的局部放大截面图；
图14是示出在组装图1的半导体器件中的接线键合之后的结构示例的局部放大截面图；
图15是示出图12所示布线衬底的结构示例的局部放大平面图；
图16是示出在图13所示的裸片键合之后衬底的整个结构的示例的平面图；
图17是示出在图13所示的裸片键合之后的结构示例的局部放大平面图；
图18是示出在图14所示的接线键合之后衬底的整个结构的示例的平面图；
图19是示出在图14所示的接线键合之后的结构示例的局部放大平面图；
图20是示出在组装图1的半导体器件中的模制之后的结构示例的局部放大截面图；
图21是示出在组装图1的半导体器件中的球焊接之后的结构示例的局部放大截面图；
图22是透过密封体的示出在图20所示的模制之后的结构示例的局部放大平面图；
图23是示出在组装图1的半导体器件中的单片化期间结构的示例的局部放大截面图；
图24是示出在组装图1的半导体器件中的单片化之后结构的示例的局部放大截面图；
图25是示出在图23所示的单片化期间结构的示例的局部放大平面图；
图26是示出在图20所示单片化期间安装表面侧的衬底结构(无回刻蚀)的示例的局部放大平面图；
图27是示出在沿着图26的A-A线切割之后的结构示例的截面图；
图28是示出变型5中布线衬底的安装表面侧的结构的局部放大平面图；
图29是示出变型6中目标标记的结构的局部放大平面图；
图30是示出变型6中目标标记的另一结构的局部放大平面图；
图31是示出变型6中目标标记的另一结构的局部放大平面图；
图32是示出变型6中目标标记的另一结构的局部放大平面图；
图33是示出变型6中目标标记的另一结构的局部放大平面图；
图34是示出根据比较示例的切割衬底时的结构的局部截面图；
图35是示出根据比较示例的切割衬底时的结构的局部截面图；以及
图36是示出根据比较示例的切割衬底时的结构的局部截面图。
具体实施方式
在下面的实施例中，除了具体需要时，否则原则上不重复相同或相似部分的说明。
此外，为方便起见，必要时将下列实施例划分成多个部分或实施例地进行说明。除了特别清楚表明的情况外，它们并不是相互不相关，而是一个具有诸如是另一个的一些或全部的修改、细节和补充说明之类的关系。
在下列实施例中，当提及元件等的数目(包括数、数值、数量、范围等)时，除了特别清楚指定它们的情况以及理论上它们清楚地限于特定数目的情况外，它们可以不限于特定数目，而是可以大于或小于该特定数目。
在下列实施例中，无需说，除了特别清晰指出、从理论角度认为明确是必不可少等的情况外，元件(包括要素步骤等)不一定是必不可少的。
在下列实施例中，无需说，当围绕构成组件等提及“由A形成”、“由A制成”、“具有A”、“包含A”时，除了特别明确指出是单独的构成组件的情况外，并不排除其它构成组件。类似地，在下列实施例中，当提及构成组件等的形状、位置关系等时，除了特别明确指出的情况和从理论角度认为明确不正确的情况外，应包括与该形状基本类似或相像的形状。该论述也适用于上述的数值和范围。
以下将基于附图说明本发明的实施例。与此同时，在用于说明实施例的所有附图中，相同的符号附接到具有相同功能的部件，并且省略其重复说明。为了使附图明白易懂，即使是平面图也可以附加阴影。
(实施例)
<半导体器件>
图1是示出实施例的半导体器件的结构示例的平面图，图2是示出图1的半导体器件的结构示例的后视图，图3是示出图1的半导体器件的结构示例的截面图，图4是示出图1的半导体器件的结构示例的侧视图，图5是透过密封体的示出图1的半导体器件结构的平面图。
图1至图5所示的本实施例的半导体器件是其中在布线衬底3上安装(键合、耦合、安装)半导体芯片2的半导体器件(半导体封装)，并且是其中利用密封树脂密封半导体芯片2的半导体器件。
与此同时，在本实施例中，将在采用其中设置在布线衬底3的下表面侧上的多个外部端子是焊料球6的情况作为半导体器件的示例的同时给出说明。也就是，在本实施例中，将在采用BGA(球栅阵列)1作为半导体器件示例的同时给出说明。
此外，本实施例的BGA1是通过一次树脂模制多个器件区域、使之经受球(外部端子)焊接、然后在其组装中经划片将其单片化而组装的。
关于BGA1的配置，其包括半导体芯片2、支撑或安装半导体芯片2的布线衬底3以及将暴露于半导体芯片2的表面(主表面)2b的多个电极2a电耦合到与之对应的布线衬底3的多个耦合端子(键合引线)15的多个键合接线(以下简称为接线)4。
此外，BGA1具有密封体5和多个焊料球6，密封体5覆盖布线衬底3的包括半导体芯片2和接线4的上表面3a，多个焊料球6以区域阵列布局设置在布线衬底3的下表面3b上作为外部端子。
半导体芯片2是通过在半导体衬底(半导体晶片)的主表面上形成各种半导体元件或半导体集成电路并且然后在根据需要执行半导体衬底的背面研磨之后通过划片等将半导体衬底分隔成每个半导体芯片2得到的，该半导体衬底在与其厚度相交的方向上具有规则方形(或可以是矩形)的平面形状并且例如由单晶硅等形成。
此外，半导体芯片2还具有彼此面对的前表面(半导体元件形成侧上的表面、主表面、上表面)2b和后表面(在与半导体元件形成侧相对侧上的表面、安装表面、下表面)2c，半导体芯片2安装(布置)在布线衬底3的上表面(芯片支撑表面)3a之上，使得半导体芯片2的表面2b面朝上，并且使得半导体芯片2的后表面2c经由粘附材料(裸片键合材料、接合材料)8粘附并固定到布线衬底3的上表面3a。
例如，可以使用膜状(裸片键合膜、裸片附接膜)等的粘附材料或者绝缘或导电膏剂材料作为粘附材料8。可以将粘附材料8的厚度设定为例如约20μm到30μm。半导体芯片2具有暴露于其前表面2b的多个电极(键合焊盘、焊盘电极)2a，并且这些电极2a电耦合到形成在半导体芯片2的表面层部分内部或半导体芯片2的表面层部分中的半导体元件或半导体集成电路。
此外，布线衬底3具有作为一个主表面的上表面3a、作为与上表面3a相对表面的下表面3b、形成为暴露于上表面3a的耦合端子15以及形成为暴露于下表面3b的多个焊区(凸块焊区、焊区部分)16。
布线衬底3具有绝缘基础材料层(绝缘衬底、芯材料)11、形成在基础材料层11的上表面侧和下表面侧上的导体层(导体图案、导体膜图案、布线层)12和作为形成为覆盖导体层12的绝缘层(绝缘体层、绝缘膜)的焊料抗蚀剂层(绝缘膜、焊料抗蚀剂层)14。作为另一形式，布线衬底3也可以通过多层布线衬底形成，该多层布线衬底是通过叠置多个绝缘层和多个布线层形成的。
对导体层12进行构图，并形成导体图案用作布线衬底3的端子、布线或布线层。此外，导体层12由导电材料形成并且可以例如通过镀覆方法形成的铜薄膜等形成。
此外，在布线衬底3的上表面侧上形成用于电耦合接线4的多个耦合端子(电极、键合引线、焊盘电极)15。另一方面，在布线衬底3的下表面侧上形成用于连接焊料球6的多个导电焊区(电极、焊盘、端子)16。此外，电耦合基础材料层11的上表面侧上的耦合端子15和基础材料层11的下表面侧上的焊区16。
因此，半导体芯片2的电极2a经由多个接线4电耦合到布线衬底3的耦合端子15，并且经由布线衬底3的导体层12电耦合到布线衬底3的焊区16。
与此同时，接线4由诸如金接线之类的金属细接线形成。
此外，焊料抗蚀剂层14具有如保护导体层12的绝缘层(绝缘膜)这样的功能、由诸如有机树脂材料之类的绝缘体材料形成、并且形成在基础材料层11的上表面侧和下表面侧上使得覆盖导体层12。与此同时，焊料抗蚀剂层14的厚度可以设定为例如约20μm到30μm。此外，经由粘附材料8在布线衬底3的上表面3a侧上的焊料抗蚀剂层14之上安装半导体芯片2。
此外，形成焊区16使得暴露于布线衬底3的下表面3b并且布置成阵列形状，并且焊料球(球电极、突出电极、电极、外部端子、用于外部耦合的端子)6耦合(形成)到每个焊区16。因此，多个焊料球6以阵列形状布置在布线衬底3的下表面3b上。
此外，焊料球6可以用作BGA1的外部端子(用于外部耦合的端子)。因此，本实施例的BGA1具有布线衬底3的下表面3b的、分别形成在焊区16之上的、用于外部耦合的多个端子(这里为焊料球6)。因此，半导体芯片2的电极2a经由接线4电耦合到布线衬底3的耦合端子15，并且经由布线衬底3的导体层12电耦合到布线衬底3的焊区16和连接到焊区16的焊料球6。
与此同时，这同样适用于具有导体焊区的LGA(焊区栅格阵列)结构的半导体器件的情况，该导体焊区作为用于外部耦合的端子不连接到作为外部耦合端子的焊料球。
此外，接线4耦合到暴露于在布线衬底3的上表面侧上形成的焊料抗蚀剂层14的开口的耦合端子15，并且为了使接线4到耦合端子15的耦合容易或可靠，在耦合端子15的上表面(接线4的耦合表面)上，形成金镀层(或镍镀层(下层侧)和金镀层(上层侧)的叠层膜)等。
而且，密封体(密封树脂、密封树脂部分、密封部分)5由诸如热固化树脂材料之类的树脂材料形成，并且也可以包含填料等。例如，密封体5也可以使用包含填料的环氧树脂等来形成。密封体5形成在布线衬底3的上表面3a之上，使得覆盖半导体芯片2和接线4。也就是，密封体5形成在布线衬底3的上表面3a之上并且密封和保护半导体芯片2和接线4。
<制造半导体器件的方法>
图6是示出图1的半导体器件的组装过程的示例的流程图。
沿着图6的流程图将说明制造本实施例的半导体器件的方法。
1、提供衬底的工艺
图7是示出在组装图1的半导体器件时使用的布线衬底的芯片安装表面侧的结构示例的平面图，图8是示出在组装图1的半导体器件时使用的布线衬底的安装表面侧的结构示例的后视图，图9是示出图8中的放大方式的A部分的局部放大平面图，图10是示出图9中衬底区域中的回刻蚀之后的布线图案示例的局部放大平面图，图11是示出沿着图10的A-A线切割的结构示例的局部截面图。
首先，提供图7和图8所示的布线衬底(布线衬底母体)31(图6中的步骤S1)。通过使用布线衬底(布线衬底母体)31将给出实施例的说明，在该实施例中，如图7和图8所示提供多个半导体器件区域(器件区域、衬底区域、单元衬底区域)31b和32b以及设置在半导体器件区域31b和32b中的相邻半导体器件区域之间的划片区域(划线区域、切割区域)。
这里，本实施例的布线衬底31是在图3至图5的每一个中所示的布线衬底3的母体。换言之，包括在半导体器件中的布线衬底3是布线衬底(布线衬底母体)31的一部分。因此，包括在半导体器件中的布线衬底3对应于在稍后将提及的切割工艺(单片化工艺)中通过切割布线衬底31分隔开的半导体器件区域31b。
与此同时，在本实施例中，将对在平面图中以矩阵形状(格栅形状)提供将在布线衬底(布线衬底母体)31上设置的半导体器件区域31b给出说明，但该形状并不限于此，可以按行设置该区域。
此外，在说明组装工艺的细节时，将对如下这样的实施例给出说明，其中在布置成矩阵形状的半导体器件区域31b中采用例如定位在半导体器件区域31ba附近的半导体器件区域31ba(参见图7和图8)和半导体器件区域31bb作为代表。
布线衬底31包括上表面(芯片安装表面)31a和在与上表面31a相对侧上的下表面(安装表面)32a。在上表面31a上，如图7所示，设置有半导体器件区域(上表面侧器件区域)31ba和设置在半导体器件区域31ba附近的半导体器件区域(上表面侧器件区域)31bb。
此外，如稍后将提及的图9和图12所示，在半导体器件区域31ba和半导体器件区域31bb之间设置划片区域(上表面侧划片区域)31c。
而且，在半导体器件区域31ba中，如图7所示，设置多个耦合端子(键合引线、电极)15a。而且，在半导体器件区域31bb中，设置多个耦合端子(键合引线、电极)15b。此外，在上表面31a侧上，形成焊料抗蚀剂层(绝缘膜)14(参见图3)，使得露出耦合端子15(15a和15b)。
另一方面，如图8所示，下表面32a具有设置在图7中重叠半导体器件区域31ba的位置中的半导体器件区域(器件区域)32ba和设置在图7中重叠半导体器件区域31bb的位置中的半导体器件区域(器件区域)32bb。与此同时，在平面图中，半导体器件区域(器件区域)32bb设置在半导体器件区域(器件区域)32ba附近。
此外，在下表面32a上，如图9所示，在半导体器件区域32ba和半导体器件区域32bb之间设置划片区域(划线区域、切割区域)32c。
本实施例的划片区域32c是设计成将利用在稍后将提及的切割工艺(参见稍后提及的图23)中使用的划片刀9切割(去除)的区域。因此，在本实施例中，划片区域32c的宽度对应于划片刀9的宽度，也就是图9所示的刀宽度(切割宽度)32h。
然而，在一些情况下，由于布线衬底31的制造工艺中产生的绝缘膜(图11所示的焊料抗蚀剂层14)的位置移位、将使用的划片刀9的松散等，可以在从设计的划片区域32c偏移一定程度的位置中执行切割。
此外，在本实施例的布线衬底31的下表面32a上，如图8和图9所示，围绕半导体器件区域32ba和32bb以及划片区域32c设置外围部分(框架部分)32d。此外，在外围部分(框架部分)32d中，设置目标标记(目标图案)32e，该目标标记32e不设置在划片区域32c的延长线L0上。
与此同时，在另一表达中，外围部分(框架部分)32d是在平面图中设置在半导体器件区域(器件区)32ba、半导体器件区域(器件区)32bb和划片区域(划线区域、切割区域)32c周围的框架部分。换言之，外围部分(框架部分)32d是平面图中围绕半导体器件区域(器件区)32ba、半导体器件区域(器件区)32bb和划片区域32c的部分。
这里，目标标记32e是用于得到划片线(切割部分)的指示符(标记)，在上述切割工工艺中上述划片刀9沿着该划片线行进，并且相应地，响应于将得到的每个划片线并且在彼此面对的部分中，将成对的目标标记32e设置在划片线的两端处。
因此，在切割工艺中，通过图像识别方法等识别目标标记32e来得到划片线，并且基于识别结果，通过划片刀9沿着划片线的旋转和行进执行切割。
此外，如图8所示，在下表面32a上的半导体器件区域32ba和32bb的每一个中，形成焊区(凸块焊区、电极)16。具体地，如图9所示，在下表面32a上，形成以矩阵形状设置在半导体器件区域32ba中的多个焊区(凸块焊区、电极)16a、以矩阵形状设置在半导体器件区域32bb中的多个焊区(凸块焊区、电极)16b和图11所示的形成在下表面32a侧上使得露出焊区16a和16b的焊料抗蚀剂层(绝缘膜)14。
也就是，如图8所示，在布线衬底31的下表面32a上，半导体器件区域32ba和32bb中的每一个在平面图中是四边形的，并且在半导体器件区域32ba和32bb中的每一个中，以矩阵形状(格栅形状)布置用于外部端子的焊区16。
在布线衬底31的下表面32a上的外围部分32d中，设置有在半导体器件的组装工艺中在制造衬底时使用的对准图案32g、在传送期间使用的定位孔33和导向孔34等。然而，可以不设置对准图案32g。
另一方面，如图7所示，在布线衬底31的上表面31a上的半导体器件区域31ba和31bb的每一个中，形成多个耦合端子15。具体地，在布线衬底31的上表面31a上，半导体器件区域31ba和31bb中的每一个在平面图中是矩形的，并且沿着半导体器件区域31ba和31bb中的每一个的外围部分(沿着四个边)设置耦合端子15。
接下来，将详细说明在布线衬底31的下表面32a上形成的目标标记32e。
如图9所示，目标标记32e由导电部件(金属)形成并且从布线衬底31的焊料抗蚀剂层14(参见图11)的开口32露出，使得可以识别图像。也就是，目标标记32e是从焊料抗蚀剂层14的开口32露出的部分，并且本实施例的目标标记32e由包含例如铜(Cu)作为主要组分的材料形成。
此外，布线衬底31的焊区16a具有布置在焊区16a中最外外围行中的最外外围焊区行(最外外围凸块焊区行)16c。与此同时，在图9中，对最外外围焊区行16c中的焊区16a附加阴影，并且最外外围焊区行16c是最靠近划片区域32c定位的焊区行。类似地，焊区16b具有布置在焊区16b中最外外围行中的最外外围焊区行(最外外围凸块焊区行)16d。与此同时，也对最外外围焊区行16d中的焊区16b附加阴影，并且最外外围焊区行16d也是最靠近划片区域32c定位的焊区行。
此外，在平面图中，本实施例的目标标记32e设置在划片区域32c的延伸线L0与最外外围焊区行16c的虚构延伸线L1之间以及划片区域32c的延伸线L0与最外外围焊区行16d的虚构延伸线L2之间。
也就是，目标标记32e不设置在划片区域32c的延伸线L0上，而设置在划片区域32c的延伸线L0外部且在最外外围焊区行16c和16d的虚构延伸线L1和L2内部。
这里，本实施例中的虚构延伸线L1是指接触最靠近半导体器件区域32ba的焊区16a中最外外围焊区行16c的焊区16a的划片区域32c的部分的切线延伸上的虚构线。类似地，本实施例中的虚构延伸线L2是指接触最靠近半导体器件区域32bb的焊区16b中最外外围焊区行16d的焊区16b的划片区域32c的部分的切线延伸上的虚构线。
本实施例的目标标记32e包括第一图案32ea和第二图案32eb，第二图案32eb设置在第一图案32ea附近并且与第一图案32ea间隔开(分开)。
也就是，第一图案32ea和第二图案32eb彼此分开设置，使得划片刀9在切割期间行进通过第一图案32ea和第二图案32eb之间的区域。因此，第一图案32ea和第二图案32eb之间的空间(分开距离)大于划片区域32c的宽度(与图案的延伸方向相交的方向上的长度或彼此相邻的半导体器件区域之间的空间)。
因此，由于在切割期间划片刀9不在目标标记32e上通过，所以划片刀9从不切割划片区域32c中的导电部件(金属)，并且可以抑制图36所示的杂质43的产生。
此外，当使用另一表达时，构成目标标记32e的第二图案32eb和第一图案32ea之间的空间小于最外外围焊区行16c的虚构延伸线L1与最外外围焊区行16d的虚构延伸线L2之间的空间。
因此，在本实施例的目标标记32e中，其在第一图案32ea中的主要部分在平面图中设置在划片区域32c的延伸线L0与最外外围焊区行16c的虚构延伸线L1之间。另一方面，目标标记32e在第二图案32eb中的主要部分在平面图中设置在划片区域32c的延伸线L0与最外外围焊区行16d的虚构延伸线L2之间。
与此同时，当针对目标标记32e采用电镀方法时，图10所示的用于镀覆的馈线32i连接到目标标记32e并进行绘制。在这种情况下，当指定划片区域32c时，通过主要部分执行识别。这里，第一图案32ea和第二图案32eb中的主要部分是指至少对于图案的识别而言所必需的部分。
也就是，目标标记32e的第一图案32ea和第二图案32eb是从布线衬底31的下表面32a侧上形成的图11中的焊料抗蚀剂层14的开口32f露出的部分，但当图10所示的用于镀覆的馈线32i连接到目标标记32e时，不是暴露于开口32f的所有图案都必需是目标标记32e。也就是，在暴露于焊料抗蚀剂层14的开口32f的图案中，识别所必需的最小图案部分可以被定义为目标标记32e。
例如，目标标记32e的第一图案32ea和第二图案32eb中的每一个的主要部分的平面形状优选地由矩形形成，该矩形具有在沿着划片区域32c的延伸线L0的方向上延伸的长边。
然而，在本实施例中，例如通过刻蚀形成目标标记32e，并且因而使目标标记32e的图案的相应拐角圆化，但也在将形状考虑为矩形的同时给出说明。
这里，在图9所示的示例中，在平面图中在划片区域32c的延伸线L0与最外外围焊区行16c的虚构延伸线L1之间设置第一图案32ea，而在平面图中在划片区域32c的延伸线L0与最外外围焊区行16d的虚构延伸线L2之间设置第二图案32eb。
此外，本实施例的目标标记32e的第一图案32ea由沿着划片区域32c的延伸方向延伸的第一延伸部分32eaa和与第一延伸部分32eaa相交的第二延伸部分32eab构成。也就是，第一图案32ea具有通过图案的彼此相交得到的相交部分32eac。
另一方面，目标标记32e的第二图案32eb也由沿着划片区域32c的延伸方向延伸的第一延伸部分32eba和与第一延伸部分32eba相交的第二延伸部分32ebb以及通过第一延伸部分32eba和第二延伸部分32ebb的相交得到的相交部分32ebc构成。也就是，第二图案32eb也具有通过图案的彼此相交得到的相交部分32ebc。
如上所述，在本实施例的目标标记32e中，其第一图案32ea和第二图案32eb二者分别具有相交部分32eac和32ebc。也就是，本实施例的目标标记32e具有包括相交部分32eac和32ebc的平面形状。例如，目标标记具有十字形状、H字母形状、T字母形状等。
目标标记32e具有包括上述相交部分32eac和32ebc的形状，并且在切割工艺中，当将识别目标标记32e时，识别相交部分32eac和32ebc，并且因而可以高精度地执行对布线衬底31的θ移位的确定。此外，可以更高精度地执行对将利用划片刀9切割的位置(线)的识别。
与此同时，目标标记32e中的相交部分并不必然设置在第一图案32ea和第二图案32eb二者中，而可以设置在至少一个图案中，或者第一图案32ea和第二图案32eb二者可以不具有相交部分。
此外，如图10和图11所示，关于在本实施例中使用的布线衬底31，在其划片区域32c中，通过刻蚀等去除用于镀覆的馈线32i。具体地，在焊区16的每个表面上形成镀膜，并且在形成镀膜的工艺中，使用在划片区域32c中形成的馈线32i形成镀膜。与此同时，在形成上述镀膜的工艺中，在布线衬底31的上表面之上形成焊料抗蚀剂层14。此外，在形成上述镀膜之后，通过刻蚀等去除馈线32i和覆盖馈线32i的焊料抗蚀剂层14。也就是，在组装半导体器件时使用的布线衬底31中，先前已经去除设置在其划片区域32c中的用于镀覆的馈线32i。因此，如图11所示，划片区域32c处于其中露出基础材料层(绝缘层)11的表面的状态中，该基础材料层11定位于布线衬底31的上表面侧上形成的焊料抗蚀剂层(绝缘膜、保护膜)14的下层(内部层)中。
<从裸片键合工艺到切割工艺>
图12是示出在组装图1的半导体器件1的衬底制备工艺中制备的布线衬底的结构示例的局部放大截面图，图13是示出在组装图1的半导体器件中的裸片键合之后的结构示例的局部放大截面图，图14是示出在组装图1的半导体器件中的接线键合之后的结构示例的局部放大截面图，图15是示出图12所示布线衬底的结构示例的局部放大平面图。此外，图16是示出在图13所示的裸片键合之后衬底的整个结构的示例的平面图，图17是示出在图13所示的裸片键合之后的结构示例的局部放大平面图，图18是示出在图14所示的接线键合之后衬底的整个结构的示例的平面图，图19是示出在图14所示的接线键合之后的结构示例的局部放大平面图。
此外，图20是示出在组装图1的半导体器件中的模制之后的结构示例的局部放大截面图，图21是示出在组装图1的半导体器件中的球焊接之后的结构示例的局部放大截面图。而且，图22是透过密封体的示出在图20所示的模制之后的结构示例的局部放大平面图，图23是示出在组装图1的半导体器件中的单片化期间结构的示例的局部放大截面图，图24是示出在组装图1的半导体器件中的单片化之后结构的示例的局部放大截面图，图25是示出在图23所示的单片化期间结构的示例的局部放大平面图。
与此同时，在图12至图14、图20、图21、图23和图24中，示出有同一区域(跨两个半导体器件区域31ba(32ba)和31bb(32bb)延伸的区域)的相应工艺步骤中的截面，其中虽然是截面图，但为了使附图明白易懂省略阴影。
2.裸片键合工艺
在图6的步骤S1中制备布线衬底(参见图12和图15)31之后，通过执行裸片键合工艺，经由如图13、图16和图17所示的粘附材料8，在布线衬底31的上表面31a的半导体器件区域31ba之上安装和键合半导体芯片2(裸片键合、芯片安装)(图6中的步骤S2)。此外，经由粘附材料8在布线衬底31的半导体器件区域31bb之上安装和键合半导体芯片7。
与此同时，作为粘附材料8，可以使用膏体状粘附材料、膜状粘附材料等。
3.接线键合工艺
如图14、图18和图19所示，通过执行接线键合，经由接线4将半导体芯片2的每个电极2a电耦合到与此对应形成在布线衬底31上的耦合端子15(图6中的步骤S3)。也就是，布线衬底31的上表面31a上的半导体器件区域31ba中的多个耦合端子15经由接线4电耦合到在其半导体器件区域31ba上键合的半导体芯片2的电极2a。类似地，耦合端子15经由接线4电耦合到在半导体器件区域31bb之上键合的半导体芯片7的电极7a。
4.密封工艺
接下来，如图20和图22所示，执行模制工艺(树脂模制工艺，例如转移模制工艺)。在本工艺中，形成有公共密封体(密封树脂、密封部分、公共密封部分)13，该公共密封体13密封安装在布线衬底31之上的多个半导体芯片2和7(图6中的步骤S4)。也就是，本实施例的模制工艺采用MAP(模制阵列封装)系统。
在步骤S4的模制工艺中，执行公共密封(公共模制)，其中利用密封树脂公共地密封在布线衬底31的上表面31a上的半导体器件区域31ba和半导体器件区域31bb。也就是，在布线衬底31的上表面31a上的半导体器件区域31ba和半导体器件区域31bb的整个之上，形成公共密封体13以便覆盖半导体器件区域31ba和31bb中的半导体芯片2和7以及接线4。
因此，形成公共密封体13以便覆盖布线衬底31的上表面31a上的半导体器件区域31ba和31bb。形成公共密封体13的密封树脂由诸如热固化树脂材料等的树脂材料形成，并且也可以包含填料等。例如，公共密封体13可以通过使用包含填料的环氧树脂形成。
与此同时，通过布线衬底31之上的布线衬底31和公共密封体13(也包括密封在公共密封体13中的半导体芯片2和7以及接线4)，形成图20所示的密封结构体(组装体)17。也就是，将其中在多层布线衬底31之上形成公共密封体13的结构体称为密封结构体17。
此外，通过本模制工艺的树脂密封，在布线衬底31的上表面31a上，也利用公共密封体13密封其划片区域31c的上侧。
5.外部端子的形成工艺
如图21所示，焊料球(外部端子、焊料材料、镀膜)6作为导电部件连接到布线衬底31的下表面32a上的焊区(参见图20)16(图6中的步骤S5)。在步骤S5中的焊料球6的连接工艺中，例如使布线衬底31的下表面32a面朝上，将焊料球6a布置(安装)在布线衬底31的下表面32a上的半导体器件区域32ba中的每个焊区16a之上，并利用焊剂等暂时固定，并且此外，将焊料球6b布置(安装)在半导体器件区域32bb中的每个焊区16b之上并且利用焊剂等暂时固定。
然后，执行回流处理(焊料回流处理、热处理)以使焊料熔融，并且因而可以将焊料球6a和6b分别与布线衬底31的下表面32a上的焊区16a和16b键合。此后，根据需要，也可以通过清洗工艺去除粘附到焊料球6表面的焊剂等。因而，键合(形成)焊料球6作为半导体器件的外部端子(用于外部耦合的端子)。
与此同时，在本实施例中，说明了其中键合焊料球6作为半导体器件的外部端子的情况，但情况并不限于此。例如，也可以代替焊料球6通过印制方法在焊区16之上供给焊料来形成由焊料构成的半导体器件的外部端子(凸块电极、焊料凸块)。在这种情况下，通过在布线衬底31的下表面32a之上的半导体器件区域32ba和32bb中的每个焊区16a和16b之上供给焊料，并且然后执行焊料回流处理，可以在每个焊区16之上形成由焊料构成的外部端子(凸块电极、焊料凸块)。
此外，关于半导体器件的外部端子(这里为焊料球6)的材料，可以使用含铅焊料或不包含铅的无铅焊料，并且也可以通过镀覆形成半导体器件的外部端子(凸块电极)。
与此同时，当将使用焊料时，优选地使用基本不含铅(Pb)的无铅焊料，这也可以应对环境污染问题。这里，无铅焊料是指其中铅(Pb)含量为0.1wt％或更低并且该含量被定义为RoHS(有害物质禁用指令)指令标准的焊料。
接下来，根据需要，执行标记处理以将诸如产品号之类的标记附接在公共密封体13的上表面(表面)上(图6中的步骤S6)。在步骤S6中，例如可应用通过激光器执行标记处理的激光标记，并且也可应用利用油墨执行标记处理的油墨标记。
6.切割工艺
首先，将使用图23至图25说明整个切割工艺。也就是，通过使用划片刀(切割机、刀片)9等，沿着布线衬底31的下表面32a上的半导体器件区域32ba和半导体器件区域32bb之间的划片区域(划片线、相应半导体器件区域的边界部分)32c，从布线衬底31的下表面32a侧执行划片(切割、修整)。因此，切割(分开)形成在划片区域之上的公共密封体13和布线衬底31的一部分(对应于划片区域的部分)(图6中的步骤S7)。
例如，在步骤S7中，如图23所示，可以在公共密封体13的上表面至固定带(用于固定的带、划片带)10的粘贴固定公共密封体13的状态下执行通过划片刀9的划片工艺。
因此，沿着划片区域32c切割公共密封体13和布线衬底31，并且将每个半导体器件区域切割和分隔成单独(单片化)的半导体器件(BGA1)(单片化)。也就是，将公共密封体13和布线衬底31切割和分隔成相应的半导体器件区域，并且由半导体器件区域中的每一个形成BGA1。
可以通过上述的切割/单片化制造如图1至图5所示的BGA 1。
接下来将说明切割工艺的细节。
在布线衬底31的切割工艺(划片工艺)中，基于图9所示的目标标记(目标图案)32e指定每个划片区域32c，并且此后沿着划片区域32c切割布线衬底31。这里，在本切割工艺中，使用图25所示的划片刀(可旋转切割刀)9切割布线衬底31。
首先，利用图像识别部分(诸如相机)检查图8所示的彼此面对的成对目标标记32e，并且基于检查的目标标记32e识别划片区域32c。此后，基于得到的划片区域(划片线)32c切割布线衬底31。此时，通过使用图25所示的划片刀(可旋转切割刀)9，使划片刀9从一个目标标记32e向另一目标标记32e行进。也就是，通过使划片刀9沿着划片区域32c行进，切割布线衬底31。
这里，划片刀9具有作为图9所示的刀宽度32h的划片区域32c的宽度(第一宽度)。
本实施例提及的“使划片刀9行进”是指，通过将划片刀(可旋转切割刀)9固定在预定位置中并移动未图示的用于支撑(固定)布线衬底31的切割设备台，将可旋转切割刀插入到布线衬底31中并且因而执行布线衬底31的切割。在这种情况下，在本实施例中，由于公共密封安装在布线衬底31之上的半导体芯片，所以不仅切割(去除)布线衬底31而且切割(去除)公共密封体13内待去除的重叠布线衬底31的划片区域32c的部分。
与此同时，在本实施例中，检查布线衬底31的所有目标标记32e并在指定相应划片区域32c之后执行划片，但方法并不限于此。指定划片区域32c的一些部分并且然后在切割划片区域32c之后指定后续的划片区域32c也是可以的。
接下来将详细说明本发明人发现的问题。
通过在切割工艺中重复划片工艺，如图34所示，划片刀44的边缘44a磨损(由虚线所示的部分)。此外，当划片刀44磨损时，在划片刀44的中心部分与形成在布线衬底41上的目标标记42的中心部分接触之后，划片刀44的边缘44a与目标标记42的外围部分接触。
因此，如图35所示，目标标记42的一部分被移出(drive out)到其外周。此外，如图36所示，当划片刀44进一步进入布线衬底41时，已经移出的目标标记42的一部分与目标标记42分开，由此成为杂质(金属碎屑，金属片)43。此后，产生的杂质43散布或粘附到划片刀44的表面。
与此同时，同样在杂质43粘附到划片刀44的表面的情况下，当划片刀44定位在彼此相邻的器件区域(也就是，在划片区域32c中)之间时杂质43可能从划片刀44的表面剥离。此外，当杂质43在相应器件区(半导体器件区域)中的电极之间或外部端子之间延伸通过时，产生短路。而且，当如本实施例的情况那样，杂质43是由铜(Cu)形成的金属碎屑时，在后续清洗工艺中可能无法去除电极或外部端子之间粘附的金属杂质(杂质43)。
然而，由于在本实施例的制造半导体器件的方法中无目标标记42设置在布线衬底31的划片区域32c和其延伸线L0之上，所以当在切割工艺中使用划片刀9执行切割时，划片刀9从不在目标标记32e之上通过。
也就是，由于在切割工艺中划片刀9从不切割未覆盖有绝缘膜等的目标标记32e，所以即使划片刀9的边缘部分磨损时，目标标记32e(导电部件)也从不被移出，并且可以抑制由图36所示的导电部件产生杂质43。
因此，由于在组装BGA1时可以抑制短路等的产生，所以可以实现组装BGA(半导体器件)1的可靠性的增强。
此外，如图9所示，目标标记32e设置在最外外围焊区行16c的虚构延伸线L1与最外外围焊区行16d的虚构延伸线L2之间。因此，当检查目标标记32e时可以使图像识别区域变窄，并且作为结果，可以高精度(高分辨率)地执行当将识别目标标记32e时的图像处理。
也就是，如果目标标记32e与半导体器件区域(或划片区域32c)隔开太多，则需要当将检查目标标记32e时的图像识别区域宽，这使得图像处理的识别精度(分辨率)为低。然而，在本实施例的制造半导体器件的方法中，可以如上所述高识别精度(高分辨率)地执行图像处理。
因此，可以高精度地执行布线衬底31的定位和划片刀9的行进。
此外，如图9所示，目标标记32e的第一图案32ea和第二图案32eb分别具有相交部分32eac和32ebc，并且因而当在切割工艺中识别目标标记32e时，可以识别相交部分32eac和32ebc的拐角部分。
也就是，由于变得可以识别第一图案32ea和第二图案32eb中的X方向和与之相交的Y方向的相交点，所以可以更高精度地执行对布线衬底31的θ移位的确定和对将利用划片刀9切割的位置(线、划片线)的识别。
此外，在目标标记32e中，由于第一图案32ea和第二图案32eb彼此分开并且分开的距离大于划片刀9的宽度(刀宽度32h)，并且因而在切割中，划片刀9可以在第一图案32ea和第二图案32eb之间穿过。也就是，如果不产生划片刀9的移位，则划片刀9既不与第一图案32ea接触也不与第二图案32eb接触。
因此，可以容易地执行切割之后的故障分析。也就是，工作人员可以利用眼睛容易地检查划片刀9是否根据设计在作为彼此面对的两个图案的第一图案32ea和第二图案32eb之间行进。
作为结果，在切割工艺中，变得可以通过给出对工作的快速反馈来响应异常值等的产生。
<变型>
以上尽管已经基于本发明的实施例具体地说明了本发明人实现的本发明，但无需说，本发明并不限于至此描述的实施例，而是可以在不偏离其宗旨的范围内进行各种改变。
(变型1)
在上述实施例中，作为制造半导体器件的方法，说明了采用MAP系统的组装，但半导体器件的组装并不限于MAP系统。也可以采用单独模制系统的组装，其中单独地树脂模制布线衬底中的单独半导体器件区域，并且此后通过划片的切割获取单独的半导体器件。
(变型2)
在上述实施例中，作为半导体器件的示例，说明了具有焊料球6的BGA的情况，但半导体器件并不限于BGA的情况。上述半导体器件可以是LGA(焊区栅格阵列)，其中代替诸如焊料球6的突出形状的导电部件，在焊区的表面上形成诸如镀膜的导电部件，或者焊区的表面不覆盖有导电部件。
(变型3)
在上述实施例中，说明了其中在衬底制备工艺中制备的布线衬底31是其中在其划片区域32c中通过刻蚀等预先去除用于镀覆的馈线的衬底的情况，但可以在制备其中用于镀覆的馈线设置在划片区域32c中的状态的布线衬底之后，通过刻蚀等去除划片区域32c中的用于镀覆的馈线。
(变型4)
图26是示出在图20所示单片化期间安装表面侧的衬底结构(无回刻蚀)的示例的局部放大平面图，图27是示出在沿着图26的A-A线切割之后的结构示例的截面图。
在上述实施例中，说明了其中在衬底制备工艺中制备的布线衬底31是其中在其划片区域32c中预先去除用于镀覆的馈线的衬底的情况，但如图26和图27所示，设置在划片区域32c中的用于镀覆的馈线32i可以保留而不去除。
然而，在该情况中，必需利用焊料抗蚀剂层(绝缘膜、保护膜)14覆盖设置在划片区域32c中的用于镀覆的馈线32i。因此，与上述实施例中不同，如图27所示，焊料抗蚀剂层(绝缘膜、保护膜)14不仅存在于相应器件区(相应半导体器件区域)之上，而且存在于划片区域32c之上。
此外，由于设置在划片区域32c中的用于镀覆的馈线32i覆盖有焊料抗蚀剂层14，也就是，被焊料抗蚀剂层14压住，所以即使在切割工艺中通过使用具有磨损边缘的划片刀9切割布线衬底31，馈线也不置于移出状态，并且作为结果，不产生图36所示的杂质43。
(变型5)
图28是示出变型5中布线衬底的安装表面侧的结构的局部放大平面图。
在上述实施例中，说明了以下情况，其中目标标记32e不设置在划片区域32c的延伸线L0上，而是在平面图中被设置在划片区域32c的延伸线L0与最外外围焊区行16c的虚构延伸线L1之间以及被设置在划片区域32c的延伸线L0与最外外围焊区行16d的虚构延伸线L2之间。
然而，在划片区域32c的延伸线L0与最外外围焊区行16c的虚构延伸线L1之间以及在延伸线L0与虚构延伸线L2之间，仅需要布置至少识别构成目标标记32e的图案所必需的主要部分便已足够。
例如，当用于镀覆的馈线32i耦合到目标标记32e时，如图28所示的目标标记32e中与第一延伸部分(主要部分)32eaa相交的第二延伸部分32eab的一部分和与第一延伸部分(主要部分)32eba相交的第二延伸部分32ebb的一部分中的每一个可以跨虚构延伸线L1和L2在远离延伸线L0的方向上延伸。
(变型6)
图29至图33是示出变型6中的目标标记结构的局部放大平面图。
在上述实施例中，目标标记32e的第一图案32ea和第二图案32eb中的每一个分开地布置在划片区域32c的延伸线L0的两侧上，而在图29所示的示例中，第一图案32ea和第二图案32eb中的每一个仅设置在划片区域32c的延伸线L0的一侧上。
例如，在图29所示的示例中，目标标记32e的第二图案32eb设置在划片区域32c的延伸线L0与图28的最外外围焊区行16d的虚构延伸线L2之间，并且第二图案32eb包括第一延伸部分32eba和第二延伸部分32ebb。
因此，第二图案32eb设置有相交部分32ebc。
即使在目标标记32e仅设置在划片区域32c的延伸线L0的一侧上的情况中，由于具有相交部分32ebc，也可以识别目标标记32e。
图30所示的示例对应于如下情况：其中目标标记32e仅是沿着与划片区域32c的延伸线L0相同的方向的第一延伸部分32eba。也就是，示例对应于其中目标标记32e是仅在一个方向延伸的第一延伸部分32eba的图案的情况。
在该情况中，优选的是在焊料抗蚀剂层14的开口32f的区域中布置第一延伸部分32eba的所有外围部分(侧)。该侧或拐角的直立部分的识别使得目标标记32e的识别成为可能。
与此同时，在其中目标标记32e的所有外围部分(侧)布置在焊料抗蚀剂层14的开口32f区域中的图案的情况中，将通过非电镀系统形成镀覆。
图31所示的示例对应于如下情况，其中目标标记32e设置在划片区域32c的延伸线L0的两侧上并且由设置在一侧上的第一图案32ea和设置在另一侧上的第二图案32eb构成，其中这些图案的尺寸彼此不同。
也就是，第一图案32ea的尺寸和第二图案32eb的尺寸可以彼此不同。在图31所示的示例中，第一图案32ea和第二图案32eb二者分别设置有相交部分32eac和32ebc，并且通过识别第一延伸部分32eaa和32eba或相交部分32eac和32ebc的每个长边，可以更高精度地不仅识别目标标记32e，而且指定划片线。
图32所示的示例对应于如下情况，其中在目标标记32e的第一图案32ea和第二图案32eb中的第一图案32ea设置有相交部分32eac，并且第二图案32eb大于第一图案32ea，并且仅第二图案32eb的一侧布置在焊料抗蚀剂层14的开口32f中。
同样在目标标记32e的情况中，通过对第二图案32eb的一侧(长边)的直立部分和第一图案32ea的相交部分32eac的识别等，可以高精度地识别目标标记32e。
图33所示的示例对应于如下情况，其中仅第二图案32eb设置为目标标记32e并且仅第二图案32eb的一侧(长边)暴露于焊料抗蚀剂层14的开口32f。
同样在该情况中，通过对第二图案32eb的一侧(长边)的直立部分的识别，可以可靠地识别目标标记32e。
(变型7)
此外，在不偏离上述实施例中说明的技术构思的宗旨的范围内可以组合和应用每种变型。

Claims (7)

1.一种制造半导体器件的方法，包括以下步骤：
(a)提供布线衬底，所述布线衬底包括上表面、与所述上表面相对的下表面、设置在所述下表面上的第一器件区域、设置在所述下表面上且设置在所述第一器件区域附近的第二器件区域、设置在所述第一器件区域和所述第二器件区域之间的划片区域、设置在所述下表面上并且设置在所述第一器件区域、所述第二器件区域和所述划片区域周围的外围部分、设置在所述外围部分中并且不设置在所述划片区域的延伸线上的目标标记、以矩阵形状设置在所述第一器件区域中的多个第一凸块焊区、以矩阵形状设置在所述第二器件区域中的多个第二凸块焊区、以及形成在所述下表面之上使得露出所述第一凸块焊区和所述第二凸块焊区的绝缘膜；其中：
所述第一凸块焊区具有第一最外外围凸块焊区行，所述第一最外外围凸块焊区行布置在所述第一凸块焊区中的最外外围行中并且最靠近所述划片区域，
所述第二凸块焊区具有第二最外外围凸块焊区行，所述第二最外外围凸块焊区行布置在所述第二凸块焊区中的最外外围行中并且最靠近所述划片区域，以及
所述目标标记在平面图中被设置在所述划片区域的延伸线与所述第一最外外围凸块焊区行和所述第二最外外围凸块焊区行的延伸线中的每个延伸线之间，
(b)在所述步骤(a)之后，将第一半导体芯片和第二半导体芯片中的每一个安装在所述布线衬底的上表面上；
(c)在所述步骤(b)之后，利用树脂密封所述第一半导体芯片和所述第二半导体芯片；
(d)在所述步骤(c)之后，分别在所述第一凸块焊区和所述第二凸块焊区上形成多个第一外部端子和多个第二外部端子；以及
(e)在所述步骤(d)之后，基于所述目标标记指定所述划片区域，并且沿着所述划片区域切割所述布线衬底，其中
在所述步骤(e)中，使用划片刀切割所述布线衬底。
2.根据权利要求1所述的制造半导体器件的方法，
其中在所述布线衬底的上表面之上形成绝缘膜；
其中在所述第一凸块焊区和所述第二凸块焊区的表面中的每个表面上形成镀膜；
其中在形成所述镀膜的步骤中，通过使用在所述划片区域中形成的馈线来形成所述镀膜；以及
其中在形成所述镀膜之后，去除在所述布线衬底的所述划片区域中形成的所述馈线和覆盖所述馈线的所述绝缘膜。
3.根据权利要求1所述的制造半导体器件的方法，
其中在所述布线衬底的划片区域中，设置用于镀覆以电连接到所述第一凸块焊区中的每一个和所述第二凸块焊区中的每一个的馈线；以及
其中所述馈线覆盖有所述绝缘膜。
4.根据权利要求1所述的制造半导体器件的方法，
其中所述目标标记包括第一图案和第二图案，所述第二图案设置在所述第一图案附近并且与所述第一图案分开。
5.根据权利要求4所述的制造半导体器件的方法，
其中所述第一图案和所述第二图案的尺寸彼此不同。
6.根据权利要求4所述的制造半导体器件的方法，
其中所述第一图案和所述第二图案中的任一个具有第一延伸部分和第二延伸部分，所述第一延伸部分沿着所述划片区域的延伸方向延伸，所述第二延伸部分与所述第一延伸部分相交。
7.根据权利要求4所述的制造半导体器件的方法，
其中所述第一图案和所述第二图案中的每一个具有第一延伸部分和第二延伸部分，所述第一延伸部分沿着所述划片区域的延伸方向延伸，所述第二延伸部分与所述第一延伸部分相交。
CN201410361182.5A 2013-07-26 2014-07-25 制造半导体器件的方法 Pending CN104347437A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910390443.9A CN110223925B (zh) 2013-07-26 2014-07-25 制造半导体器件的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-155546 2013-07-26
JP2013155546A JP6193665B2 (ja) 2013-07-26 2013-07-26 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201910390443.9A Division CN110223925B (zh) 2013-07-26 2014-07-25 制造半导体器件的方法

Publications (1)

Publication Number Publication Date
CN104347437A true CN104347437A (zh) 2015-02-11

Family

ID=52390845

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910390443.9A Active CN110223925B (zh) 2013-07-26 2014-07-25 制造半导体器件的方法
CN201410361182.5A Pending CN104347437A (zh) 2013-07-26 2014-07-25 制造半导体器件的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201910390443.9A Active CN110223925B (zh) 2013-07-26 2014-07-25 制造半导体器件的方法

Country Status (3)

Country Link
US (2) US10032745B2 (zh)
JP (1) JP6193665B2 (zh)
CN (2) CN110223925B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106670735A (zh) * 2016-08-31 2017-05-17 北京时代民芯科技有限公司 一种高精度焊片切割方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017183511A (ja) 2016-03-30 2017-10-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN109003968A (zh) * 2018-08-08 2018-12-14 佛山市国星光电股份有限公司 支架阵列、led器件和led器件的制造方法
JP7342889B2 (ja) * 2019-02-13 2023-09-12 住友電気工業株式会社 半導体装置
CN110494969B (zh) 2019-06-27 2020-08-25 长江存储科技有限责任公司 在形成三维存储器器件的阶梯结构中的标记图案

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186439A (ja) * 1997-12-22 1999-07-09 Citizen Watch Co Ltd 半導体パッケージ用基板及びその製造方法
JP2003101187A (ja) * 2001-09-20 2003-04-04 Matsushita Electric Works Ltd 内層用回路板の製造方法
CN1577798A (zh) * 2003-07-10 2005-02-09 株式会社瑞萨科技 制造半导体器件的方法和使用该方法的半导体器件制造装置
JP2006134902A (ja) * 2004-11-02 2006-05-25 Matsushita Electric Ind Co Ltd 半導体装置用実装基板および半導体装置用実装基板の製造方法ならびに半導体装置の製造方法
JP2008034681A (ja) * 2006-07-31 2008-02-14 Renesas Technology Corp 半導体装置の製造方法
JP2011211159A (ja) * 2010-03-10 2011-10-20 Renesas Electronics Corp 半導体装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0242466U (zh) * 1988-09-19 1990-03-23
TW421980B (en) 1997-12-22 2001-02-11 Citizen Watch Co Ltd Electronic component device, its manufacturing process, and collective circuits
JP3536728B2 (ja) * 1998-07-31 2004-06-14 セイコーエプソン株式会社 半導体装置及びテープキャリア並びにそれらの製造方法、回路基板、電子機器並びにテープキャリア製造装置
JP3065309B1 (ja) * 1999-03-11 2000-07-17 沖電気工業株式会社 半導体装置の製造方法
JP3521325B2 (ja) * 1999-07-30 2004-04-19 シャープ株式会社 樹脂封止型半導体装置の製造方法
US6638831B1 (en) * 2000-08-31 2003-10-28 Micron Technology, Inc. Use of a reference fiducial on a semiconductor package to monitor and control a singulation method
JP2002118201A (ja) * 2000-10-05 2002-04-19 Hitachi Ltd 半導体装置およびその製造方法
US20020114507A1 (en) * 2001-02-21 2002-08-22 Mark Lynch Saw alignment technique for array device singulation
TWI222186B (en) * 2003-09-04 2004-10-11 Advanced Semiconductor Eng Method for manufacturing package substrate strip and structure from the same
JP4753170B2 (ja) * 2004-03-05 2011-08-24 三洋電機株式会社 半導体装置及びその製造方法
JP4941307B2 (ja) * 2005-12-12 2012-05-30 株式会社村田製作所 位置合わせ装置、接合装置及び位置合わせ方法
JP2007311378A (ja) * 2006-05-16 2007-11-29 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP4870584B2 (ja) * 2007-01-19 2012-02-08 ルネサスエレクトロニクス株式会社 半導体装置
JP5466820B2 (ja) * 2007-10-18 2014-04-09 ピーエスフォー ルクスコ エスエイアールエル 半導体基板、及び半導体装置の製造方法
JP5173525B2 (ja) * 2008-03-28 2013-04-03 ルネサスエレクトロニクス株式会社 半導体ウエハ、半導体チップ、半導体装置、及び半導体装置の製造方法
JP2010093109A (ja) * 2008-10-09 2010-04-22 Renesas Technology Corp 半導体装置、半導体装置の製造方法および半導体モジュールの製造方法
JP5543125B2 (ja) * 2009-04-08 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置および半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186439A (ja) * 1997-12-22 1999-07-09 Citizen Watch Co Ltd 半導体パッケージ用基板及びその製造方法
JP2003101187A (ja) * 2001-09-20 2003-04-04 Matsushita Electric Works Ltd 内層用回路板の製造方法
CN1577798A (zh) * 2003-07-10 2005-02-09 株式会社瑞萨科技 制造半导体器件的方法和使用该方法的半导体器件制造装置
JP2006134902A (ja) * 2004-11-02 2006-05-25 Matsushita Electric Ind Co Ltd 半導体装置用実装基板および半導体装置用実装基板の製造方法ならびに半導体装置の製造方法
JP2008034681A (ja) * 2006-07-31 2008-02-14 Renesas Technology Corp 半導体装置の製造方法
JP2011211159A (ja) * 2010-03-10 2011-10-20 Renesas Electronics Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106670735A (zh) * 2016-08-31 2017-05-17 北京时代民芯科技有限公司 一种高精度焊片切割方法
CN106670735B (zh) * 2016-08-31 2019-02-01 北京时代民芯科技有限公司 一种高精度焊片切割方法

Also Published As

Publication number Publication date
JP6193665B2 (ja) 2017-09-06
US10192851B2 (en) 2019-01-29
US20150031191A1 (en) 2015-01-29
US20180323168A1 (en) 2018-11-08
JP2015026719A (ja) 2015-02-05
CN110223925A (zh) 2019-09-10
CN110223925B (zh) 2022-12-23
US10032745B2 (en) 2018-07-24

Similar Documents

Publication Publication Date Title
CN100479135C (zh) 半导体器件及其制造方法
US8673690B2 (en) Method for manufacturing a semiconductor device and a semiconductor device
CN104347437A (zh) 制造半导体器件的方法
US20110180317A1 (en) Electronic component package, method for producing the same and interposer
CN102386106A (zh) 部分图案化的引线框以及在半导体封装中制造和使用其的方法
CN106057688A (zh) 具有屏蔽件的集成电路封装系统及其制造方法
JP2003338587A5 (zh)
US8436456B2 (en) Wiring board, semiconductor device and method for manufacturing semiconductor device
US20100252921A1 (en) Semiconductor device and manufacturing method of the same
CN101388374A (zh) 芯片封装载板及其凸块焊盘结构
JP3093960B2 (ja) 半導体回路素子搭載基板フレームの製造方法
CN102054714A (zh) 封装结构的制法
US8102046B2 (en) Semiconductor device and method of manufacturing the same
KR100346899B1 (ko) 반도체장치 및 그 제조방법
CN103247580A (zh) 电子器件模块以及制造方法
JPH11176885A (ja) 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器
JP5426567B2 (ja) プリント回路基板及びその製造方法並びにプリント回路基板製造用のパネル
KR20010033602A (ko) 반도체 장치와 그 제조 방법 및 반도체 장치의 설치 구조및 설치 방법
KR100658120B1 (ko) 필름 기판을 사용한 반도체 장치 제조 방법
CN105244327A (zh) 电子装置模块及其制造方法
CN112913036A (zh) Led封装
CN110120353B (zh) 垂直式晶片与水平式晶片的嵌入型封装结构及其制造方法
JP2008147228A (ja) 配線基板及びその製造方法
KR20150115346A (ko) 인쇄회로기판 및 이의 제조 방법
JP2018125508A (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
CB02 Change of applicant information

Address after: Tokyo, Japan, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150211