CN103247580A - 电子器件模块以及制造方法 - Google Patents

电子器件模块以及制造方法 Download PDF

Info

Publication number
CN103247580A
CN103247580A CN2013100489600A CN201310048960A CN103247580A CN 103247580 A CN103247580 A CN 103247580A CN 2013100489600 A CN2013100489600 A CN 2013100489600A CN 201310048960 A CN201310048960 A CN 201310048960A CN 103247580 A CN103247580 A CN 103247580A
Authority
CN
China
Prior art keywords
mentioned
electronic
lead frame
component module
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100489600A
Other languages
English (en)
Other versions
CN103247580B (zh
Inventor
大塚贵之
古川富士夫
和田隆一
北爪诚
小宫山俊树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Publication of CN103247580A publication Critical patent/CN103247580A/zh
Application granted granted Critical
Publication of CN103247580B publication Critical patent/CN103247580B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供能够实现轻薄化、小型化电子器件模块及其制造方法。本发明的电子器件模块是利用绝缘性树脂对安装于双面安装基板的表面和背面的器件进行封固的电子器件模块，上述双面安装基板的背面以接合于上述背面的引线框从上述绝缘性树脂露出的方式进行封固，对安装于上述双面安装基板的上述背面的器件进行封固的上述绝缘性树脂的厚度为上述引线框的厚度以下。

Description

电子器件模块以及制造方法
技术领域
本发明涉及将安装于双面安装基板的表面与背面的器件用绝缘性树脂进行封固的电子器件模块以及制造方法。
背景技术
在现有的半导体集成电路等电子器件中，存在通过设置在安装有器件的布线基板上的引线框来固定于主体基板的电子器件。
以下，对记载于专利文献1的电子器件进行说明。图1是表示现有的电子器件的一个例子的图。图1的电子器件在电路基板1上安装有电路器件9，电路器件9的端子与引线框4连接，利用绝缘树脂进行封固。电子器件通过引线框4而固定于主体基板。此外，在专利文献2中，记载有在布线基板的下表面形成引线框的电子装置。
现有技术文献
专利文献
专利文献1：日本特开平6－310623号公报
专利文献2：日本特开2011－40602号公报
在专利文献1记载的电子器件中，引线框突出于绝缘树脂的侧面以及下表面，所以妨碍了电子器件的小型化、轻薄化。在专利文献2记载的电子装置中，主体基板与引线框的接合面比布线基板与引线框的接合面更向外侧突出，所以妨碍了电子装置的小型化。
发明内容
本发明鉴于上述情况并为了解决上述情况而完成的，其目的在于提供能够实现轻薄化、小型化的电子器件模块以及制造方法。
本发明为了实现上述目的采用了如下的结构。
本发明是利用绝缘性树脂130、140对安装于双面安装基板110的表面110A和背面110B的器件进行封固的电子器件模块100，
上述双面安装基板110的背面110B以接合于上述背面110B的引线框120从上述绝缘性树脂140露出的方式进行封固，
对安装于上述双面安装基板110的上述背面110B的器件116进行封固的上述绝缘性树脂140的厚度a为上述引线框120的厚度b以下。
此外，在本发明的电子器件模块中，上述引线框120以如下方式形成：与上述背面110B接合的接合面121和与安装该电子器件模块100的主体基板200接合的接合面122在垂直方向上重合。
此外，在本发明的电子器件模块中，上述引线框120具有：
用于将安装于上述背面110B的器件连接至上述主体基板200的引线部125；
与上述引线部125一体形成的框架124；以及
形成于上述框架124内的散热部127。
此外，本发明的电子器件模块在该电子器件模块100D的端面，在上述双面安装基板110与上述主体基板200之间设置有由上述绝缘性树脂150形成的绝缘性树脂层、以及由上述引线框120B构成的导电体材料层。
本发明的制造方法是制造利用绝缘性树脂130、140对安装于双面安装基板110的表面110A和背面110B的器件进行封固而成的电子器件模块100的制造方法，具有以下工序：
在包含多个上述双面安装基板110的片状的印刷布线基板117中，在多个上述双面安装基板110的表面110A和背面110B安装上述器件的工序；
形成包含多个引线框120的引线框片材118的工序；
以上述引线框120接合于上述双面安装基板110的上述背面110B的方式将上述印刷布线基板117与上述引线框片材118接合的工序；
利用上述绝缘性树脂130、140对安装于上述双面安装基板110的上述表面110A的器件111～115和安装于上述双面安装基板110的背面110B的器件116进行封固的工序；以及
对接合后的上述印刷布线基板117和上述引线框片材118进行单片化的工序，
在形成上述引线框片材118的工序中，以如下方式形成上述引线框片材118：上述引线框片材118的厚度为将安装于上述双面安装基板110的上述背面110B的器件进行封固的上述绝缘性树脂140的厚度以上，在利用上述绝缘性树脂130、140进行封固的工序中，以接合于上述背面110B的引线框120从上述绝缘性树脂140露出的方式对上述双面安装基板110的背面110B进行封固。
此外，上述的参照符号是为了容易理解而标注的符号，仅仅是一个例子，并不是限定于图示的方式。
本发明的效果如下。
根据本发明，能够提供能够实现轻薄化、小型化的电子器件模块以及制造方法。
附图说明
图1是表示现有的电子器件的一个例子的图。
图2是对第一实施方式的电子器件模块进行说明的图。
图3是第一实施方式的电子器件模块的剖视图。
图4是对第一实施方式的引线框进行说明的图。
图5是对第一实施方式的印刷布线基板进行说明的图。
图6是对第一实施方式的片状的引线框进行说明的图。
图7是表示第一实施方式的印刷布线基板与片材接合后的状态的图。
图8是对第二实施方式的电子器件模块进行说明的图。
图9是第二实施方式的电子器件模块的剖视图。
图10是对第二实施方式的印刷布线基板进行说明的图。
图11是对第二实施方式的片状的引线框进行说明的图。
图12是表示第二实施方式的印刷布线基板与片材接合后的状态的图。
图13是对第二实施方式的第一变形例进行说明的图。
图14是对第二实施方式的第一变形例进行说明的另一个图。
图15是对第二实施方式的第二变形进行说明的图。
图16是对第三实施方式的电子器件模块进行说明的第一图。
图17是对第三实施方式的电子器件模块进行说明的第二图。
图18是对第四实施方式的电子器件模块进行说明的第一图。
图19是表示第四实施方式的电子器件模块的仰视图的例子的图。
图20是对第四实施方式的电子器件模块进行说明的第二图。
图21是对第五实施方式的电子器件模块进行说明的图。
图22是对第五实施方式的电子器件模块的制造工序进行说明的图。
图23是表示在保护膜进行了标记后的状态的图。
图24是表示在槽中形成了锥形面的例子的图。
图25是对第六实施方式的电子器件模块进行说明的图。
图26是对第六实施方式的电子器件模块的制造工序进行说明的图。
图27是对第七实施方式的电子器件模块的制造工序进行说明的图。
图中：
100、100A、100B、100C、100D—电子器件模块，110—布线基板，111、112、113、114、300—集成电路，120、120A、120B—引线框，130、140、150—绝缘层树脂，200—主体基板。
具体实施方式
在本实施方式中，使主体基板与引线框的接合面，和布线基板与引线框的接合面在垂直方向上重合。
（第一实施方式）
以下，参照附图对本发明的第一实施方式进行说明。图2是对第一实施方式的电子器件模块进行说明的图。图2（A）是电子器件模块100的俯视图，图2（B）是电子器件模块100的仰视图。另外，图2所示的俯视图与仰视图表示进行利用绝缘性树脂的封固之前的状态。
本实施方式的电子器件模块100在作为双面安装基板的布线基板110的表面110A与背面110B上安装有电子器件。在本实施方式中，在表面110A安装有例如IC（Integrated Circuit）等集成电路111、112、113、114、115等，在背面110B安装有包括片式电容、片式电阻等的器件116。
此外，在本实施方式中，在布线基板110的背面110B形成有引线框120。引线框120将安装于布线基板110的集成电路111～115、器件116等与搭载有电子器件模块100的装置主体的主体基板连接。具体而言引线框120通过与例如形成在布线基板110的背面110B的端子接合来与集成电路111～115连接。在本实施方式中，通过将引线框120与后述的主体基板200接合，集成电路111～115与安装于主体基板200的电路连接。
在本实施方式中，优选在表面110A安装IC等的面积大的器件，在背面110B安装片式电阻等面积小的器件。
图3是第一实施方式的电子器件模块的剖视图。图3（A）是图2所示的电子器件模块100的A1－A1剖视图，图3（B）表示电子器件模块100接合于主体基板200的状态的A1－A1剖视图。
在本实施方式的电子器件模块100中，安装于布线基板110的表面110A的集成电路111～115被绝缘性树脂130封固。此外，在本实施方式中，安装于背面110B的器件116等以收纳于由引线框120与布线基板110形成的空间内的方式安装。而且被安装的器件116等被绝缘性树脂140封固。
本实施方式的电子器件模块100以绝缘性树脂140的厚度为引线框120的厚度以下的方式形成。在本实施方式中，使绝缘性树脂140的厚度比引线框120的厚度薄。因此在本实施方式中，如图3（B）所示，电子器件模块100被安装于主体基板200时，在绝缘性树脂140与主体基板200之间形成空间S1。
此外，在本实施方式中，引线框120以在将引线框120与布线基板110的接合面设为面121，将引线框120与主体基板200的接合面设为面122时，面121与面122在垂直方向（Y1－Y2方向）重合的方式形成。另外，在本实施方式中，优选面121与面122的整个区域在垂直方向上重合。
此外，在本实施方式中，优选在表面110A安装IC等面积大的器件，在背面110B安装片式电阻等面积小的器件。
图4是对第一实施方式的引线框进行说明的图。图4是图3所示的电子器件模块100的剖视图的引线框部分的放大图。
本实施方式的电子器件模块100以将绝缘性树脂140的厚度设为厚度a，将引线框120的厚度设为厚度b时，满足a≤b的方式形成。即本实施方式的引线框120的厚度b取决于布线基板110的背面110B所安装的器件的厚度。在图4的例子中，设为a＜b。此外，厚度a是绝缘性树脂140中的最大厚度。
本实施方式的引线框120形成为，将厚度b与厚度a的差分设为差分H1时，差分H1为0.05mm。具体而言，例如，安装于背面110B的器件中，最厚的器件的厚度为0.15mm的片式电阻的情况下，封固0.15mm的器件的绝缘性树脂140的厚度a、具体而言a为覆盖0.15mm的片式电阻上表面的0.05mm的绝缘层树脂的厚度、以及将片式电阻安装于布线基板时的焊锡层的厚度0.02mm的厚度合计，为0.22mm，引线框120的厚度b设定为比a还厚H1的0.05mm，作为各厚度的偏差余量设为0.03mm，厚度形成为0.3mm。
本实施方式的电子器件模块100若通过引线框120接合到主体基板200，则绝缘性树脂140与主体基板200之间形成高度为差分H1的空间S1。在本实施方式中，例如在主体基板200不是完全平坦的情况下，空间S1吸收了主体基板200的凹凸，所以能够适当地维持电子器件模块100与主体基板200的接合强度。
另外，在本实施方式中，在主体基板200为平坦的情况下，满足a≤b即可。
在本实施方式中，这样将引线框120从布线基板110向主体基板200沿垂直方向形成，安装于背面110B的器件收纳于由引线框120与布线基板110的背面110B形成的空间S2中。
在本实施方式中，根据该结构，引线框120不会突出于绝缘性树脂140的侧面以及下表面。因此，在本实施方式中，能够实现电子器件模块100的轻型化。此外，在本实施方式中，主体基板200与引线框120的接合面122不会比布线基板110与引线框120的接合面121更向外侧突出。因此，在本实施方式中，能够减小电子器件模块100的尺寸。
以下，参照图5、图6对本实施方式的电子器件模块100的制造方法进行说明。
图5是对第一实施方式的印刷布线基板进行说明的图。图5（A）表示在布线基板110的表面110A安装了器件的状态，图5（B）表示在布线基板110的背面110B安装了器件的状态。
本实施方式的印刷布线基板117是布线基板110的母体（布线基板母体），切断印刷布线基板117而使各布线基板110单片化。本实施方式的印刷布线基板117呈片状。
在本实施方式中，印刷布线基板117的表面117A如图5（A）所示，分割为多个区域。分割的多个区域分别成为表面110A，用于安装集成电路111～115等。
此外，如图5（B）所示，在印刷布线基板117的背面117B，按照分割的各个区域分别安装在背面110B安装的器件116。此外，在背面117B，按照区域（按照每个背面110B）形成与集成电路111～115等器件连接的端子119。在本实施方式中，通过将端子119与引线框120接合，安装于表面110A的集成电路111～115等器件与引线框120连接。
图6是对第一实施方式的片状的引线框进行说明的图。
本实施方式的导电体材料的引线框片材118是引线框120的母体，引线框片材118接合至印刷布线基板117后，与印刷布线基板117一同被切断。另外，导电体材料可以为例如铜、铜合金等。
以下，对本实施方式的引线框120的形状进行说明。本实施方式的引线框120具有引线框框架124、以及与引线框框架124一体形成的多个引线部125。此外，在引线框框架124的四角具有与引线框框架124一体形成的角部126。在本实施方式中，通过在四角形成角部126，能够增大布线基板110与主体基板200的接合强度。
此外，本实施方式的引线部125形成为：将引线部125的宽度设为W，厚度设为H时，满足H/W≥1。另外，引线部125的厚度H与引线框120的厚度b相同。
本实施方式的引线框片材118以引线部125与背面110B的端子119重合的方式与印刷布线基板117接合。
图7是表示第一实施方式的印刷布线基板与片材接合后的状态的图。图7是印刷布线基板117与引线框片材118接合后的状态下的电子器件模块100的A1－A1剖视图。
在本实施方式中，印刷布线基板117与引线框片材118通过例如导电性粘接剂等接合。另外，印刷布线基板117与引线框片材118的接合也可以通过银膏、焊锡来进行。
在本实施方式中，若印刷布线基板117与引线框片材118接合，则安装于表面117A的集成电路等器件被绝缘性树脂等封固。此外，安装于背面117B的器件也被绝缘性树脂等封固。在本实施方式中，也可以通过例如压缩成型、传递模塑法等来实现利用绝缘性树脂的封固。
在本实施方式中，在通过绝缘性树脂140来封固安装于背面117B的器件时，与引线框120的主体基板200接合的面122露出于绝缘性树脂140。
此外，在本实施方式中，进行封固之后，通过切割，在图7的接合部71的规定位置72将印刷布线基板117与引线框片材118一起切断，从而将印刷布线基板117单片化为布线基板110。
以下，返回图5，对本实施方式的单片化进行说明。
在本实施方式的印刷布线基板117的表面117A的边缘部与背面117B的边缘部分别形成决定切割线的对准标记Ｍ1、Ｍ2。切割线是连结相对的对准标记的假想的线。本实施方式的对准标记Ｍ1、Ｍ2形成于决定布线基板110的大小的位置。在本实施方式中，在印刷布线基板117沿着切割线切断印刷布线基板117，从而能够将印刷布线基板117单片化为布线基板110。
在本实施方式中，通过上述那样制造电子器件模块100，能够使得电子器件模块100轻薄化以及小型化。
另外，本实施方式的电子器件模块100的结构能够应用于进行例如无线通信的高频模块等。将本实施方式的结构应用于高频模块的情况下，无需使用器件内置型的基板等，便能够以简易的结构来使高频模块轻薄化。此外，通过应用本实施方式，能够除去例如使用器件内置型的基板时可能产生的因基板内部的布线引起的噪声。
（第二实施方式）
以下，参照附图对本发明的第二实施方式进行说明。本发明的第二实施方式的引线框的形状与第一实施方式不同。因此，在如下的本发明的第二实施方式的说明中，仅说明与第一实施方式不同的点，对具有与第一实施方式相同的功能构成的器件标注与第一实施方式的说明所使用的附图标记，省略其说明。
图8是对第二实施方式的电子器件模块进行说明的图。图8（A）是电子器件模块100A的俯视图，图8（B）是电子器件模块100A的仰视图。另外，图8所示的俯视图和仰视图表示利用绝缘性树脂进行封固的之前的状态。
图8（A）所示的本实施方式的电子器件模块100A的俯视图与第一实施方式相同，所以省略其说明。
在本实施方式的电子器件模块100A中，如图8（B）所示，在布线基板110的背面110B形成有引线框120A。本实施方式的引线框120A具备：将集成电路111～115的端子与主体基板200接合的引线部125；以及散热部127。散热部127将在安装于布线基板110的表面110A的集成电路111～115中产生的热量散发至主体基板200。
图9是第二实施方式的电子器件模块的剖视图。图9（A）是图8所示的电子器件模块100A的A2-A2剖视图，图9（B）是电子器件模块100A接合至主体基板200的状态的A2-A2剖视图。
在本实施方式中，安装于背面110C的器件116等以收纳于由引线框120A与布线基板110形成的空间中的方式进行安装，利用绝缘性树脂140封固。
本实施方式的引线框120A形成为，将厚度设为a时，满足a＜b。此外，本实施方式的引线框120A以作为与引线部125的布线基板110的接合面的面121A和作为与主体基板200的接合面的面122A在垂直方向上重合的方式形成。此外，引线框120A的散热部127的作为与布线基板110的接合面的面127A和作为与主体基板200的接合面的面127B在垂直方向上重合的方式形成。
在本实施方式中，电子器件模块100A安装于主体基板200时，散热部127的面127B与主体基板200接合，所以从安装于布线基板110的表面110A的器件产生的热量朝向主体基板200散热。
因此，在本实施方式中，能够使在布线基板110产生的热量高效地向主体基板200散热。此外，在本实施方式中，散热部127的面127B与主体基板200接合，从而能够增加电子器件模块100A与主体基板200的接合强度增大。
图10是对第二实施方式的印刷布线基板进行说明的图。图10表示在布线基板110的背面110C安装有器件的状态。
本实施方式的印刷布线基板191是片状的布线基板，是布线基板110的母体（布线基板母体）。在本实施方式中切断印刷布线基板191从而单片化为布线基板110。
在印刷布线基板191的背面191B，按照分割的各区域分别安装应安装于背面110C的器件116。此外，在背面191B，按照各区域，形成与引线框120A的引线部125接合的端子119、以及与引线框120A的散热部127接合的散热区域180。在本实施方式中，通过端子119与引线部125接合，安装于表面110A的集成电路111～115等器件与引线框120A连接。此外，在本实施方式中，通过散热区域180与散热部127接合，从而在表面110A产生的热量主要向主体基板200散热。
图11是对第二实施方式的片状的引线框进行说明的图。
本实施方式的导电体材料的引线框片材193是引线框120A的母体。引线框片材193与印刷布线基板191接合后，与印刷布线基板191一起被切断而单片化。
本实施方式的引线框120A具有框架124、以及与框架124一体形成的多个引线部125。此外，在引线框框架124的四角具有与引线框框架124一体形成的角部126。此外，在本实施方式中，具有与引线部125一体形成的散热部127。
在本实施方式中，散热部127形成在框架124内的大致中央，但并不限定于此。本实施方式的散热部127设置在框架124内的任意位置即可。
特别是优选本实施方式的散热部127以位于例如安装在表面110A的集成电路111～115中发热量最大的集成电路的背侧的方式形成。此外，本实施方式的散热部127的面积基于发热量最大的集成电路的大小、表面110A的器件安装的布局等决定即可。
图12是表示第二实施方式的印刷布线基板与片材接合的状态的图。图12是印刷布线基板191与引线框片材193接合的状态的电子器件模块100A的A2－A2剖视图。
在本实施方式中，印刷布线基板191与引线框片材193通过例如导电性粘接剂等接合。另外，印刷布线基板191与引线框片材193的接合也可以通过例如银膏、焊锡等来进行。
在本实施方式中，若印刷布线基板191与引线框片材193接合，则安装于印刷布线基板191的表面的集成电路等器件被绝缘性树脂等封固。此外，安装于背面191C的器件也被绝缘性树脂等封固。
在本实施方式中，将安装于背面191C的器件用绝缘性树脂140进行封固之时，引线框120A的与主体基板200接合的面122A从绝缘性树脂140露出。
此外，在本实施方式中，进行封固之后，通过切割来将印刷布线基板191和引线框片材193一起切断，从而对布线基板110进行单片化。
图13是对第二实施方式的第一变形例进行说明的图。在图13所示的第一变形例中，表示了形成于引线框片材193的多个引线框120A与印刷布线基板191接合之前进行单片化的例子。
在本实施方式中，引线框120A进行了单片化之后，通过芯片插装机等安装机等吸引散热部127的中央部分的区域128，将引线框120A接合至印刷布线基板191的各表面110A。根据该变形例，在将引线框120A与布线基板110接合之时，能够提高接合的精度。
图14是说明第二实施方式的第一变形例的另一个图。在图14中表示了在印刷布线基板191上接合有单片化后的引线框120A的状态的A2－A2剖面。
在图14所示的例子中，在包含对印刷布线基板191进行单片化时的切断面的位置75，引线框120A不连续。因此，可知引线框120A在单片化后再与印刷布线基板191接合。
另外，在本实施方式中，列举了对具有散热部127的引线框120A先进行单片化的例子，但并不限定于此。例如在本实施方式中，即使是未形成散热部127的引线框120，也可以先对引线框120进行单片化再利用安装机吸引角部126，按照印刷布线基板191的多个表面110A分别接合引线框120。
图15是对第二实施方式的第二变形进行说明的图。
图15所示的引线框120B以框架124内的面积比电子器件模块100A的布线基板110的面积大的方式形成。此外，引线框120B的引线部125具有与电子器件模块100A的布线基板110的背面110B接合的内部引线129、以及与内部引线129连续的外部引线131。
在图15的例子中，片材上形成多个引线框120B，仅对内部引线129的部分进行单片化。而且，进行了单片化的内部引线129与印刷布线基板191的背面110B接合。按照该顺序，若接合内部引线129，则在印刷布线基板191上形成多个布线基板110之时，无需考虑外部引线131的空间也可。因此，在印刷布线基板191上能够高密度地形成多个布线基板110。
（第三实施方式）
以下，参照附图对本发明的第三实施方式进行说明。在本发明的第三实施方式中，在布线基板的背面安装集成电路等器件这一点与第一实施方式不同。在以下的本发明的第三实施方式的说明中，仅对与第一实施方式不同的点进行说明，对具有与第一实施方式相同的功能结构的构成标注与在第一实施方式的说明中使用的附图标记相同的附图标记，省略其说明。
图16是对第三实施方式的电子器件模块进行说明的第一图。图16是本实施方式的电子器件模块100B的剖视图。
在本实施方式的电子器件模块100B中，在布线基板110的背面110B通过锪孔加工形成凹部，在该凹部安装集成电路300。
在本实施方式中，将集成电路300的厚度设为T1，锪孔深度设为T2时，以T1－T2满足T1－T2≤b（b为引线框120的厚度）的方式加工布线基板110。
在本实施方式中，这样加工布线基板110，则能够在例如布线基板110的背面110B安装厚度比引线框120的厚度b厚的集成电路。
另外，在本实施方式中，也可以以例如在将集成电路300中的与主体基板200对置的面310与主体基板200的距离设为T3，将绝缘性树脂140中的与主体基板200对置的面140A与主体基板200的距离设为T4时，T3＝T4的方式来调整锪孔深度T2。
图17是对第三实施方式的电子器件模块进行说明的第二图。图17是本实施方式的电子器件模块100C的剖视图。
在本实施方式的电子器件模块100C中，在布线基板110的背面110B安装了发热的器件350。发热的器件350例如是集成电路等器件。优选器件350是安装于电子器件模块100C的器件中发热量最大的器件。
此外，在本实施方式中，优选以在将器件350的厚度设为c时c＝b的方式形成引线框120。在本实施方式中，如果这样形成引线框120，则将电子器件模块100C安装于主体基板200时，器件360的面350与主体基板200接触。在本实施方式中，通过面360与主体基板200接触，器件350中产生的热量散热至主体基板200。
另外，在本实施方式中，为了高效地对由器件350产生的热量进行散热，也可以在面360形成例如导热性的片材、薄膜等。该情况下，考虑形成于面360的片材、薄膜等的厚度，引线框120也可以以c＜b的方式形成。
（第四实施方式）
以下，参照附图对本发明的第四实施方式进行说明。在本发明的第四实施方式中，在引线框的一部分被绝缘性树脂覆盖这一点与第一实施方式不同。在以下的本发明的第四实施方式中，仅对于第一实施方式不同的点进行说明，对具有与第一实施方式相同的功能结构的构成标注与在第一实施方式的说明中使用的附图标记相同的附图标记，省略其说明。
图18是对第四实施方式的电子器件模块进行说明的第一图。图18是本实施方式的电子器件模块100D的剖视图。图18所示的电子器件模块100D是在布线基板110上安装有器件并被绝缘性树脂封固的状态，是进行单片化前的状态。
在本实施方式中，用绝缘性树脂对安装于布线基板110的背面110B的器件进行封固之时，用绝缘性树脂封固引线框120B的框架124以及角部126和引线部125的一部分。在图18中，在作为引线框120B的框架124以及角部126和引线部125的一部分的部分170，用绝缘性树脂150覆盖引线框120B。而且在本实施方式中，例如切断引线框120B被绝缘性树脂150覆盖的位置77，对电子器件模块100D进行单片化。
图19是表示第四实施方式的电子器件模块的仰视图的例子的图。本实施方式的电子器件模块100D将器件安装于由布线基板110的背面110B和引线框120B形成的空间中，用绝缘性树脂140进行封固。此外，在本实施方式中，框架124以及角部126和引线部125的一部分被绝缘性树脂150覆盖。在本实施方式中，通过进行半蚀刻，能够以保留引线部125的一部分的方式用绝缘性树脂150覆盖引线框120B。
图20是对第四实施方式的电子器件模块进行说明的第二图。图20表示单片化后的电子器件模块100D。
在本实施方式的电子器件模块100D中，在对电子器件模块100D进行单片化时的切断面，在布线基板110与主体基板200之间，包含由绝缘性树脂150形成的绝缘性树脂层、以及由引线框120B构成的导电体材料层。
对电子器件模块100D进行单片化时的切断面即为电子器件模块100D的端面。在本实施方式的电子器件模块100D的端面包含有布线基板110的端面110a、由绝缘性树脂150形成的绝缘性树脂层的端面、以及由引线框120B构成的导电体材料层的端面。
在本实施方式中，通过这样用绝缘性树脂150覆盖引线框120B的一部分，能够提高引线框120B与布线基板110的接合强度。
（第五实施方式）
以下，参照附图对本发明的第五实施方式进行说明。本发明的第五实施方式在对电子器件模块进行单片化的顺序、以及在电子器件模块设置有成为屏蔽层的金属薄膜和保护金属薄膜的保护膜这两点上与第一实施方式不同。在以下的本发明的第五实施方式的说明中，仅对于第一实施方式不同的点进行说明，对具有与第一实施方式相同的功能结构的构成标注与在第一实施方式的说明中使用的附图标记相同的附图标记，省略其说明。
图21是对第五实施方式的电子器件模块进行说明的图。图21（A）是电子器件模块100E的剖视图，图21（B）是电子器件模块100E的俯视图。
本实施方式的电子器件模块100E具有覆盖第一实施方式的电子器件模块100的绝缘层树脂130的金属薄膜300。该金属薄膜300作为屏蔽层发挥功能。此外，本实施方式的电子器件模块100E具有形成于屏蔽层300上的保护膜310。本实施方式的屏蔽层300以与形成于布线基板110的表层或者内层的接地图案G接触的方式形成。此外，在本实施方式的电子器件模块100E中，在保护膜310上作为标记形成有用于电子器件模块100E的识别等的信息。
以下，参照图22对本实施方式的电子器件模块100E的制造工序进行说明。图22是说明第五实施方式的电子器件模块的制造工序的图。另外，在图22中，简略地表示了各电子器件模块100E的结构，但是图22所示的各电子器件模块100E的结构与图21相同。
图22（A）表示了在成为布线基板110的母体的印刷布线基板117的表面安装了器件的状态。在本实施方式中，对印刷布线基板117进行单片化后成为布线基板110。本实施方式的印刷布线基板117的接地图案G形成在表层或者内层。在本实施方式中，形成于表层或者内层的接地图案G例如与安装于布线基板110的器件连接。此外，在本实施方式中，以对印刷布线基板117进行单片化时，露出于布线基板110的端面110a的方式形成。
另外，在本实施方式中，虽未图示，但也可以在图22（A）的工序与后述的图22（B）的工序之间，将引线框片材118接合于印刷布线基板117的背面。
图22（B）表示将在印刷布线基板117的表面安装的器件用绝缘性树脂130覆盖的状态。在本实施方式中，在印刷布线基板117，若按照布线基板110分别安装器件，则用绝缘性树脂130覆盖印刷布线基板117。
接着，在本实施方式中，对被绝缘性树脂130覆盖的印刷布线基板117进行半切而形成槽S。
在图22（C）中，表示了形成有槽S的状态。在本实施方式中，对印刷布线基板117进行半切直至接地图案G露出在布线基板110的端面110a的深度而形成槽S。即本实施方式的槽S的深度D为，从绝缘性树脂130的上表面至少到形成于布线基板110的内层的接地图案G的端面Ga全部露出。另外，槽S的深度D也可以比接地图案G的端面Ga全部露出的深度更深。
接着，在本实施方式中，以覆盖绝缘性树脂130的上表面以及侧面和布线基板110的端面110a的方式形成金属薄膜300。
图22（D）表示形成有金属薄膜300的状态。本实施方式的金属薄膜300也可以通过例如真空蒸镀（包括离子电镀）、溅射等形成。此外，本实施方式的金属薄膜300包括铝、铜、金、镍、铁中的任何一种。并且，本实施方式的金属薄膜300优选蒸发温度低、容易进行蒸镀、比电阻低、屏蔽特性优良、导热率高、散热特性优良的金属薄膜。例如本实施方式的金属薄膜300优选例如镍等磁性体膜。
本实施方式的金属薄膜300以覆盖布线基板110的端面110a的方式形成，金属薄膜300与接地图案G的端面Ga连接。接着，在本实施方式中，在金属薄膜300的上表面形成保护膜。
图22（E）表示了形成有保护膜310的状态。本实施方式的保护膜310是绝缘膜，使用例如暗褐色的抗蚀材料。此外，本实施方式的保护膜310通过印刷形成。
形成保护膜310后，在保护膜310的上表面标记用于电子器件模块100E的识别等的信息（标记）。图23是表示在保护膜形成了标记的状态的图。
在本实施方式中，通过将保护膜310设为暗褐色，从而能够良好地保证标记于保护膜310的标记的可视性。
此外，本实施方式的标记也可以通过例如丝印、胶版印刷等用油墨进行印刷。此外，本实施方式的标记也可以通过用激光除去保护膜310的一部分来形成。在这种情况下，在形成标记时，以不贯通保护膜310的方式除去保护膜310的一部分。若以不贯通保护膜310的方式形成标记，则能够以不损伤金属薄膜300的方式形成标记。此外，本实施方式的标记中也可以包含例如表示1个引脚的位置的单引脚标记、电子器件模块100E的产品编号、批次编号、符号（例如二维条形码等）等。
返回图22，进行对保护膜310的标记后，对印刷布线基板117进行单片化。
图22（F）表示印刷布线基板117单片化后的状态。
在本实施方式中，对保护膜310标记后，通过在印刷布线基板117上以贯通槽S的方式形成槽H，来按照布线基板110对印刷布线基板117进行单片化。
在本实施方式中，将槽S的宽度设为宽度W1、将槽H的宽度设为宽度W2时，满足W1＞W2。具体而言，例如，优选宽度W1与宽度W2之差为50μm～200μm左右。在本实施方式中，若将宽度W1与宽度W2的关系设为如上述那样，则能够以不损伤金属薄膜300的侧面的方式形成槽H。
另外，在本实施方式中，也可以在形成槽S时从绝缘性树脂130的上表面一侧形成，在形成槽H时从印刷布线基板117的下表面一侧形成。在本实施方式中，若从印刷布线基板117的下表面一侧形成槽H，则能够沿根据形成于印刷布线基板117的背面117B的对准标记Ｍ2决定的切割线容易地高精度地进行槽H的定位。
此外，若从印刷布线基板117的背面117形成槽H，则形成槽H时产生的切屑等不会与金属薄膜300、保护膜310接触，能够以不损伤金属薄膜300、保护膜310的方式对印刷布线基板117进行单片化。
另外，本实施方式的槽H也可以从槽S的底面朝向印刷布线基板117的下表面一侧形成。
在本实施方式中，如以上那样制造具有利用金属薄膜300的屏蔽效果的电子器件模块100E。
在本实施方式中，由于金属薄膜300与形成于布线基板110的表层或者内层的接地图案G连接，所以能够强化接地效果。此外，由于本实施方式的金属薄膜300与接地图案G连接，所以具有优良的屏蔽效果，并且能够高效地对电子器件模块100E内的热量进行散热。
此外，在本实施方式中，在形成例如金属薄膜300前的阶段，也可以在槽S中形成锥形面。图24是表示在槽中形成有锥形面的例子。
在本实施方式中，也可以在进行例如图22（C）所示的半切时，在槽S形成锥形面T。
通过这样形成锥形面T，能够形成在绝缘性树脂130的侧面金属薄膜300的覆盖性优良的电子器件模块。
如上所述，在本实施方式中，在制造电子器件模块100E时，到保护膜310的形成以及在保护膜310进行标记为止的工序都在进行单片化之前进行。因此，根据本实施方式，与在制造工序的早期阶段进行单片化的方法相比，能够使制造工序更加简单。此外，根据本实施方式，能够提高电子器件模块100E的组装的成品率。
（第六实施方式）
以下，参照附图对本发明的第六实施方式进行说明。在本发明的第六实施方式中，仅在用保护膜将金属薄膜覆盖至侧面这一点上与第五实施方式不同。因此，在本发明的第六实施方式中，仅说明与第五实施方式不同的点，对具有与第五实施方式相同的功能结构的构成标注与在第五实施方式的说明中使用的附图标记相同的附图标记，省略其说明。
图25是对第六实施方式的电子器件模块进行说明的图。图25（A）是电子器件模块100F的剖视图，图25（B）是电子器件模块100F的俯视图。
在本实施方式的电子器件模块100F中，金属薄膜300被保护膜310A覆盖至侧面。在本实施方式中，如图25（B）所示，在覆盖金属薄膜300的保护膜310A的上表面形成有标记。
图26是对第六实施方式的电子器件模块的制造工序进行说明的图。本实施方式的电子器件模块100F的制造工序替代图22（E）中的工序，进行图26中说明的工序。
在本实施方式中，通过图22（D）的工序形成金属薄膜之后，用保护膜310A覆盖印刷布线基板117，填充通过半切形成的槽S。
在本实施方式中，也可以在以覆盖形成有槽S的印刷布线基板117的方式形成保护膜310A时，通过即使是台阶部也能形成均匀的厚度的真空印刷等来形成保护膜310A。
在本实施方式中，通过沿着例如由在背面117B形成的对准标记而获得的切割线来切断印刷布线基板117，来对印刷布线基板117进行单片化。
在本实施方式中，由于保护膜310A覆盖至金属薄膜300的侧面，所以能够以不损伤金属薄膜300的侧面的方式进行单片化。
（第七实施方式）
以下，参照附图对本发明的第七实施方式进行说明。本发明的第七实施方式在形成保护膜的顺序上与第五实施方式不同。因此在本发明的第七实施方式中，仅对与第五实施方式不同的点进行说明，对具有与第五实施方式相同的功能结构的构成标注与在第五实施方式的说明中使用的附图标记相同的附图标记，省略其说明。
在本实施方式中，在通过半切形成槽S之后对印刷布线基板117进行单片化，之后再形成保护膜310，进行标记。
图27是对第七实施方式的电子器件模块的制造工序进行说明的图。在本实施方式中，在图22（D）之后，如图27（A）所示，从印刷布线基板117的背面117B形成槽H并使槽S的底贯通，对印刷布线基板117进行单片化。在本实施方式中，接着如图27（B）所示，在进行单片化之后在金属薄膜300的上表面形成保护膜310。
利用本实施方式制造的电子器件模块成为与第五实施方式相同的形状。
以上，基于各实施方式对本发明进行了说明，但本发明并不限定于上述实施方式所示的要件。对于这些的点，能够在不损害本发明的主旨的范围内进行变更，能够根据其应用形态适当地设定。

Claims (8)

1.一种电子器件模块，是利用绝缘性树脂对安装于双面安装基板的表面和背面的器件进行封固而成的电子器件模块，
上述电子器件模块的特征在于，
上述双面安装基板的背面以接合于上述背面的引线框从上述绝缘性树脂露出的方式进行封固，
对安装于上述双面安装基板的上述背面的器件进行封固的上述绝缘性树脂的厚度为上述引线框的厚度以下。
2.根据权利要求1所述的电子器件模块，其特征在于，
上述引线框以如下方式形成：与上述背面接合的接合面和与安装该电子器件模块的主体基板接合的接合面在垂直方向上重合。
3.根据权利要求1或2所述的电子器件模块，其特征在于，
上述引线框具有：
用于将安装于上述背面的器件连接至上述主体基板的引线部；
与上述引线部一体形成的框架；以及
形成于上述框架内的散热部。
4.根据权利要求2或3所述的电子器件模块，其特征在于，
在该电子器件模块的端面，在上述双面安装基板与上述主体基板之间设置有由上述绝缘性树脂形成的绝缘性树脂层、以及由上述引线框构成的导电体材料层。
5.一种制造方法，是制造利用绝缘性树脂对安装于双面安装基板的表面和背面的器件进行封固而成的电子器件模块的制造方法，
上述电子器件模块的制造方法具有以下工序：
在包含多个上述双面安装基板的片状印刷布线基板中，在多个上述双面安装基板的表面和背面安装上述器件的安装工序；
形成包含多个引线框的引线框片材的形成工序；
以上述引线框接合于上述双面安装基板的上述背面的方式将上述印刷布线基板与上述引线框片材接合的接合工序；
利用上述绝缘性树脂对安装于上述双面安装基板的上述表面的器件和安装于上述双面安装基板的背面的器件进行封固的封固工序；以及
对接合后的上述印刷布线基板和上述引线框片材进行单片化的单片化工序，
在上述形成工序中，以如下方式形成上述引线框片材：
上述引线框片材的厚度为对安装于上述双面安装基板的上述背面的器件进行封固的上述绝缘性树脂的厚度以上，
在上述封固工序中，上述双面安装基板的背面以接合于上述背面的引线框从上述绝缘性树脂露出的方式进行封固。
6.根据权利要求5所述的制造方法，其特征在于，
在上述封固工序与单片化工序之间，包含如下工序：
在对安装于上述双面安装基板的上述表面的器件进行封固的上述绝缘性树脂上，沿切割线形成到达设置于上述双面安装基板上的接地图案的第一宽度的槽的槽形成工序；以及
在上述绝缘性树脂的表面形成金属膜的金属膜形成工序，
在上述单片化工序中，
通过沿上述切割线形成比上述第一宽度窄的第二宽度的槽来单片化为各个电子器件模块。
7.根据权利要求5所述的制造方法，其特征在于，
在上述封固工序与单片化工序之间，包含如下工序：
在对安装于上述双面安装基板的上述表面的器件进行封固的上述绝缘性树脂上，沿切割线形成到达设置于上述双面安装基板上的接地图案的第一宽度的槽的槽形成工序；
在上述绝缘性树脂的表面形成金属膜的金属膜形成工序；以及
在上述金属膜上形成保护膜的保护膜形成工序，
在上述单片化工序中，
在形成上述保护膜后，通过沿上述切割线形成比上述第一宽度窄的第二宽度的槽来单片化为各个电子器件模块。
8.根据权利要求5所述的制造方法，其特征在于，
在上述封固工序与单片化工序之间，具有如下工序：
在对安装于上述双面安装基板的上述表面的器件进行封固的上述绝缘性树脂上，沿切割线形成到达设置于上述双面安装基板上的接地图案的第一宽度的槽的槽形成工序；
在上述绝缘性树脂的表面形成金属膜的金属膜形成工序；
在上述金属膜上形成保护膜的保护膜形成工序；以及
在上述保护膜形成标记的标记形成工序，
在形成上述标记后，通过沿上述切割线形成比上述第一宽度窄的第二宽度的槽来单片化为各个电子器件模块。
CN201310048960.0A 2012-02-08 2013-02-07 电子器件模块以及制造方法 Expired - Fee Related CN103247580B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012025124 2012-02-08
JP2012-025124 2012-02-08
JP2012-126238 2012-06-01
JP2012126238A JP5974642B2 (ja) 2012-02-08 2012-06-01 電子部品モジュール及び製造方法

Publications (2)

Publication Number Publication Date
CN103247580A true CN103247580A (zh) 2013-08-14
CN103247580B CN103247580B (zh) 2016-12-28

Family

ID=48902200

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310048960.0A Expired - Fee Related CN103247580B (zh) 2012-02-08 2013-02-07 电子器件模块以及制造方法

Country Status (3)

Country Link
US (1) US8847371B2 (zh)
JP (1) JP5974642B2 (zh)
CN (1) CN103247580B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109392280A (zh) * 2017-08-04 2019-02-26 罗德施瓦兹两合股份有限公司 模块化设备架构
CN110752197A (zh) * 2019-09-30 2020-02-04 华为技术有限公司 引线框架、封装集成电路板、电源芯片及电路板的封装方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6098467B2 (ja) * 2013-10-08 2017-03-22 株式会社デンソー 電子装置の製造方法
JP2015135849A (ja) * 2014-01-16 2015-07-27 ミツミ電機株式会社 電子部品モジュール及びその製造方法
WO2020196752A1 (ja) * 2019-03-28 2020-10-01 株式会社村田製作所 モジュール

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796164A (en) * 1993-05-11 1998-08-18 Micromodule Systems, Inc. Packaging and interconnect system for integrated circuits
CN1922943A (zh) * 2004-02-26 2007-02-28 三井金属矿业株式会社 多层层压电路板
JP2007142620A (ja) * 2005-11-16 2007-06-07 Matsushita Electric Ind Co Ltd モジュールとその製造方法
US20110037170A1 (en) * 2009-08-12 2011-02-17 Renesas Electronics Corporation Electronic device and manufacturing method therefor

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2705408B2 (ja) * 1991-11-20 1998-01-28 日本電気株式会社 混成集積回路装置
JPH06310623A (ja) 1993-04-20 1994-11-04 Oki Electric Ind Co Ltd モールドパッケージ型ハイブリッドｉｃ
JPH09232477A (ja) * 1996-02-22 1997-09-05 Nitto Denko Corp 半導体装置およびその製造方法並びにそれに用いる金属−樹脂積層体
JP3947292B2 (ja) * 1998-02-10 2007-07-18 大日本印刷株式会社 樹脂封止型半導体装置の製造方法
JP3766312B2 (ja) * 2001-10-26 2006-04-12 株式会社日立製作所 半導体装置及びその製造方法
JP4662324B2 (ja) * 2002-11-18 2011-03-30 太陽誘電株式会社 回路モジュール
JP4020874B2 (ja) * 2003-03-13 2007-12-12 三洋電機株式会社 半導体装置およびその製造方法
JP4614278B2 (ja) 2005-05-25 2011-01-19 アルプス電気株式会社 電子回路ユニット、及びその製造方法
JP5003202B2 (ja) 2007-02-26 2012-08-15 パナソニック株式会社 熱伝導基板とその製造方法及び回路モジュール
JP2008288610A (ja) 2008-07-17 2008-11-27 Taiyo Yuden Co Ltd 回路モジュールの製造方法
US8604600B2 (en) * 2011-12-30 2013-12-10 Deca Technologies Inc. Fully molded fan-out

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796164A (en) * 1993-05-11 1998-08-18 Micromodule Systems, Inc. Packaging and interconnect system for integrated circuits
CN1922943A (zh) * 2004-02-26 2007-02-28 三井金属矿业株式会社 多层层压电路板
JP2007142620A (ja) * 2005-11-16 2007-06-07 Matsushita Electric Ind Co Ltd モジュールとその製造方法
US20110037170A1 (en) * 2009-08-12 2011-02-17 Renesas Electronics Corporation Electronic device and manufacturing method therefor

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109392280A (zh) * 2017-08-04 2019-02-26 罗德施瓦兹两合股份有限公司 模块化设备架构
US10921348B2 (en) 2017-08-04 2021-02-16 Rohde & Schwarz Gmbh & Co. Kg Modular device architecture
CN109392280B (zh) * 2017-08-04 2021-07-09 罗德施瓦兹两合股份有限公司 模块化设备架构
CN110752197A (zh) * 2019-09-30 2020-02-04 华为技术有限公司 引线框架、封装集成电路板、电源芯片及电路板的封装方法
CN110752197B (zh) * 2019-09-30 2022-09-16 华为技术有限公司 引线框架、封装集成电路板、电源芯片及电路板的封装方法
US11887918B2 (en) 2019-09-30 2024-01-30 Huawei Technologies Co., Ltd. Lead frame, packaged integrated circuit board, power chip, and circuit board packaging method

Also Published As

Publication number Publication date
JP5974642B2 (ja) 2016-08-23
CN103247580B (zh) 2016-12-28
US20130200504A1 (en) 2013-08-08
JP2013179246A (ja) 2013-09-09
US8847371B2 (en) 2014-09-30

Similar Documents

Publication Publication Date Title
CN105321933A (zh) 具有顺形电磁屏蔽结构的半导体封装件及其制造方法
CN102074552A (zh) 半导体元件封装及其制作方法
CN103247580A (zh) 电子器件模块以及制造方法
CN108885709B (zh) 制造芯片卡和芯片卡天线支撑件的方法
CN100359682C (zh) 电子标签及其制造方法
US10440825B2 (en) Chip card module and method for producing a chip card module
CN102970819B (zh) 多层板
JP2014135389A (ja) 金属基材フィルムを用いたフレキシブルプリント配線基板、及びそれを用いた非接触型ｉｃカード。
CN105336629A (zh) 电子封装模块的制造方法以及电子封装模块
CN103426869B (zh) 层叠封装件及其制造方法
JP2010250467A (ja) デュアルインターフェイスｉｃカードの製造方法及びアンテナ内蔵カード
US20190026621A1 (en) Method for Manufacturing a Smart Card Module and a Smart Card
CN110993777A (zh) 一种显示驱动板及其制备方法和显示装置
JP4935320B2 (ja) 部品内蔵多層配線基板装置及びその製造方法
CN104347437A (zh) 制造半导体器件的方法
JP2012165329A (ja) 通信モジュール
CN105304580A (zh) 半导体装置及其制造方法
JP2007511811A5 (zh)
US20180145397A1 (en) High-frequency module
CN102804937A (zh) 发光器件
US9704812B1 (en) Double-sided electronic package
KR20220008932A (ko) 통신 모듈
US20080048310A1 (en) Carrier Board Structure Embedded with Semiconductor Component and Method for Fabricating the Carrier Board Structure
CN105684000B (zh) Ic模块以及ic卡、ic模块基板
CN101800214B (zh) 具有抗电磁干扰电子模块的构装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161228