JP6098467B2 - 電子装置の製造方法 - Google Patents
電子装置の製造方法 Download PDFInfo
- Publication number
- JP6098467B2 JP6098467B2 JP2013211310A JP2013211310A JP6098467B2 JP 6098467 B2 JP6098467 B2 JP 6098467B2 JP 2013211310 A JP2013211310 A JP 2013211310A JP 2013211310 A JP2013211310 A JP 2013211310A JP 6098467 B2 JP6098467 B2 JP 6098467B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- resin
- mold
- clamp
- upper mold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Moulds For Moulding Plastics Or The Like (AREA)
- Casting Or Compression Moulding Of Plastics Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
本発明の第1実施形態について図面を参照しつつ説明する。なお、本実施形態の電子装置は、例えば、自動車等の車両に搭載され、車両用の各装置を駆動するための装置として適用されると好適である
図1に示されるように、電子装置は、基板10、電子部品20、30、第1、第2樹脂40、50等を有する構成とされている。
本発明の第2実施形態について説明する。本実施形態は、第1実施形態に対して基板10の他面12に搭載された電子部品20、30も第1樹脂40で封止したものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。
本発明の第3実施形態について説明する。本実施形態は、第2実施形態に対して枠部60を備えないものであり、その他に関しては第2実施形態と同様であるため、ここでは説明を省略する。
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
11 一面
12 他面
20、30 電子部品
40、50 樹脂(第1、第2樹脂)
Claims (1)
- 一面(11)および前記一面と反対側の他面(12)を有する基板(10)と、
前記基板の一面に搭載された電子部品(20、30)と、
前記基板の他面に搭載された電子部品(20、30)と、
前記基板の一面に搭載された前記電子部品を封止する樹脂(40)と、
前記基板の他面に搭載された前記電子部品を封止する樹脂(40)と、を備える電子装置の製造方法において、
前記一面と前記他面との間を貫通する貫通孔(13)が形成された前記基板を用意する工程と、
前記基板の一面および他面に前記電子部品を搭載する工程と、
前記基板の他面に、前記他面に搭載された電子部品を囲む枠部(60)を形成する工程と、
前記基板の一面および他面に搭載された電子部品を封止する前記樹脂を形成する工程と、を行い、
前記樹脂を形成する工程では、平坦な一面(110a)を有する上型(110)と、端部を有する筒状とされ、前記端部が前記基板に当接するクランプ型(130)と、前記クランプ型内に配置され、前記上型に対して上下方向に可動可能とされた下型(120)とを有する金型(100)を用意する工程と、前記上型の一面に前記枠部を当接させつつ前記基板を固定する工程と、前記基板の一面のうち前記電子部品が搭載される領域よりも外縁部であって、前記枠部と対向する部分に前記クランプ型の端部を当接させる工程と、前記下型および前記クランプ型で囲まれる空間に前記樹脂を構成する樹脂材料(40a)を配置する工程と、前記下型を前記上型に向かって可動させることにより、前記樹脂材料を前記上型の一面と前記基板との間の空間にも前記貫通孔を介して周り込ませる工程と、前記樹脂材料に成形圧力を印加しつつ硬化することで前記樹脂を形成する工程と、を行うことを特徴とする電子装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013211310A JP6098467B2 (ja) | 2013-10-08 | 2013-10-08 | 電子装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013211310A JP6098467B2 (ja) | 2013-10-08 | 2013-10-08 | 電子装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015076484A JP2015076484A (ja) | 2015-04-20 |
JP6098467B2 true JP6098467B2 (ja) | 2017-03-22 |
Family
ID=53001119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013211310A Expired - Fee Related JP6098467B2 (ja) | 2013-10-08 | 2013-10-08 | 電子装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6098467B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6610460B2 (ja) * | 2016-07-26 | 2019-11-27 | 株式会社デンソー | 電子装置、及び、電子装置の製造方法 |
US10833024B2 (en) | 2016-10-18 | 2020-11-10 | Advanced Semiconductor Engineering, Inc. | Substrate structure, packaging method and semiconductor package structure |
CN110268518B (zh) * | 2017-02-10 | 2023-01-06 | 三菱电机株式会社 | 半导体装置及电力转换装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2988232B2 (ja) * | 1993-12-22 | 1999-12-13 | トヨタ自動車株式会社 | 電子回路装置及びその製造方法 |
US20040178514A1 (en) * | 2003-03-12 | 2004-09-16 | Lee Sang-Hyeop | Method of encapsulating semiconductor devices on a printed circuit board, and a printed circuit board for use in the method |
JP5146382B2 (ja) * | 2009-03-25 | 2013-02-20 | 株式会社デンソー | 電子装置の製造方法 |
JP5343939B2 (ja) * | 2010-07-08 | 2013-11-13 | 富士電機株式会社 | 半導体装置の製造方法 |
JP2012028487A (ja) * | 2010-07-22 | 2012-02-09 | Panasonic Corp | 樹脂封止基板装置と、それらの製造方法 |
EP2565913B1 (en) * | 2011-06-22 | 2019-03-20 | Huawei Device Co., Ltd. | Method for encapsulating of a semiconductor |
JP5794156B2 (ja) * | 2012-01-24 | 2015-10-14 | 株式会社デンソー | モールドパッケージの製造方法 |
JP5974642B2 (ja) * | 2012-02-08 | 2016-08-23 | ミツミ電機株式会社 | 電子部品モジュール及び製造方法 |
JP2013197573A (ja) * | 2012-03-23 | 2013-09-30 | Mitsubishi Electric Corp | 半導体装置 |
-
2013
- 2013-10-08 JP JP2013211310A patent/JP6098467B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015076484A (ja) | 2015-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6370243B2 (ja) | 電子回路装置 | |
WO2013065474A1 (ja) | 半導体装置 | |
JP4804497B2 (ja) | 半導体装置 | |
JP6098467B2 (ja) | 電子装置の製造方法 | |
JP4845090B2 (ja) | 回路装置の製造方法 | |
JP2007073583A (ja) | 半導体装置の製造方法 | |
JP2015026820A (ja) | 電子装置 | |
JP2019091922A (ja) | 半導体装置 | |
JP6488938B2 (ja) | 電子装置の製造方法 | |
JP4334335B2 (ja) | 混成集積回路装置の製造方法 | |
JP2009038196A (ja) | 電子装置およびワイヤボンディング方法 | |
JP2005191147A (ja) | 混成集積回路装置の製造方法 | |
JP6111832B2 (ja) | 多層基板およびこれを用いた電子装置、電子装置の製造方法 | |
JP5239736B2 (ja) | 電子装置 | |
JP2015002245A (ja) | モールドパッケージを備えた電子装置 | |
JP2015076547A (ja) | 電子装置およびその製造方法 | |
JP3215254B2 (ja) | 大電力用半導体装置 | |
JP5972158B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP7059765B2 (ja) | 半導体装置 | |
JP2010010569A (ja) | 回路装置およびその製造方法 | |
JP6536356B2 (ja) | 電子装置の製造方法 | |
JP6593630B2 (ja) | 半導体モジュールと、これを備えた駆動装置、電動パワーステアリング装置および車両 | |
JP2002319654A (ja) | 半導体装置 | |
JP2015012161A (ja) | 電子装置 | |
JP5067151B2 (ja) | モールドパッケージの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170206 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6098467 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |