JP6098467B2 - 電子装置の製造方法 - Google Patents

電子装置の製造方法 Download PDF

Info

Publication number
JP6098467B2
JP6098467B2 JP2013211310A JP2013211310A JP6098467B2 JP 6098467 B2 JP6098467 B2 JP 6098467B2 JP 2013211310 A JP2013211310 A JP 2013211310A JP 2013211310 A JP2013211310 A JP 2013211310A JP 6098467 B2 JP6098467 B2 JP 6098467B2
Authority
JP
Japan
Prior art keywords
substrate
resin
mold
clamp
upper mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013211310A
Other languages
English (en)
Other versions
JP2015076484A (ja
Inventor
竹中 正幸
正幸 竹中
典久 今泉
典久 今泉
篤志 柏崎
篤志 柏崎
祐紀 眞田
祐紀 眞田
慎也 内堀
慎也 内堀
正英 辰己
正英 辰己
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013211310A priority Critical patent/JP6098467B2/ja
Publication of JP2015076484A publication Critical patent/JP2015076484A/ja
Application granted granted Critical
Publication of JP6098467B2 publication Critical patent/JP6098467B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Moulds For Moulding Plastics Or The Like (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、基板の一面および当該一面と反対側の他面に電子部品が搭載され、各面に搭載された電子部品が樹脂で封止された電子装置の製造方法に関するものである。
従来より、この種の電子装置として、例えば、特許文献1には、次のようなものが提案されている。
すなわち、この電子装置では、基板には、一面に電子部品としてのメモリ素子が搭載されていると共に、一面と反対側の他面に電子部品としてのCPU素子等が搭載されている。そして、メモリ素子は、モールド成形によって形成されたモールド樹脂によって封止されていると共に、CPU素子はポッティングによって形成されたポッティング樹脂によって封止されている。
このような電子装置は、例えば、次のように製造される。すなわち、まず、基板の一面および他面に電子部品を搭載する。次に、基板の他面に搭載された電子部品が封止されるように、ポッティング樹脂を形成する。その後、基板の一面に搭載された電子部品が封止されるように、金型を用いてモールド樹脂を形成する。
特開平11−74421号公報
しかしながら、このような電子装置は、上型、下型、クランプ型を有する金型を用いて図8に示されるようにモールド樹脂を形成すると、ポッティング樹脂J40が破壊されて電子部品J20、30が露出する可能性がある。
すなわち、図8(a)に示されるように、上型J110は平坦な一面J110aを有していると共に、真空吸着用の孔J111が形成され、当該孔J111からの吸着力によって基板J10(ポッティング樹脂J40)を固定するようになっている。また、下型J120およびクランプ型J130は、上型J110に対して上下方向に可動可能とされている。
そして、上型J110の一面J110aに、ポッティング樹脂J40のうち基板J10側と反対側の部分を当接させつつ、基板J10を固定する。また、基板J10の一面J11のうち電子部品J20、J30が搭載される領域よりも外縁部であって、ポッティング樹脂J40と対向する部分よりも外縁部にクランプ型J130を当接する。そして、下型J120とクランプ型J130とで囲まれる空間に、モールド樹脂を構成する樹脂材料J50aを配置する。
次に、図8(b)に示されるように、下型J120を上型J110に向かって可動し、樹脂材料J50aに成形圧力を印加する。そして、樹脂材料J50aに成形圧力を印加したまま硬化することにより、モールド樹脂J50を形成する。
この場合、通常、ポッティング樹脂J40の表面は平坦とならずに凹凸が形成されている。このため、このようなポッティング樹脂J40を上型J110の一面J110aに当接させた状態でモールド成形を行うと、モールド成形時にポッティング樹脂J40に印加される応力がばらつく。したがって、応力が集中する部分ではポッティング樹脂J40が破壊され、電子部品J20、J30が露出してしまう可能性がある。
本発明は上記点に鑑みて、基板の一面および他面に電子部品が搭載され、各電子部品が樹脂で封止された電子装置の製造方法において、電子部品が露出することを抑制できる電子装置の製造方法を提供することを目的とする。
上記目的を達成するため、請求項に記載の発明では、一面と他面との間を貫通する貫通孔(13)が形成された基板を用意する工程と、基板の一面および他面に電子部品を搭載する工程と、基板の他面に、他面に搭載された電子部品を囲む枠部(60)を形成する工程と、基板の一面および他面に搭載された電子部品を封止する樹脂を形成する工程と、を行い、以下の点を特徴としている。
すなわち、樹脂を形成する工程では、平坦な一面(110a)を有する上型(110)と、端部を有する筒状とされ、端部が基板に当接するクランプ型(130)と、クランプ型内に配置され、上型に対して上下方向に可動可能とされた下型(120)とを有する金型(100)を用意する工程と、上型の一面に枠部を当接させつつ基板を固定する工程と、基板の一面のうち電子部品が搭載される領域よりも外縁部であって、枠部と対向する部分にクランプ型の端部を当接させる工程と、下型およびクランプ型で囲まれる空間に樹脂を構成する樹脂材料(40a)を配置する工程と、下型を上型に向かって可動させることにより、樹脂材料を上型の一面と基板との間の空間にも貫通孔を介して周り込ませる工程と、樹脂材料に成形圧力を印加しつつ硬化することで樹脂を形成する工程と、を行うことを特徴としている。
これによれば、基板の一面のうち、電子部品が搭載される領域よりも外縁部であって、枠部と対向する部分にクランプ型を当接させている。このため、樹脂を形成する際、クランプ型から基板に印加される押圧力によって基板が曲がることを抑制できる。
また、基板の一面および他面に配置される樹脂を同時に形成することができるため、製造工程の簡略化を図ることもできる。そして、基板の一面および他面に配置される樹脂は同時に形成されるため、金型と接触する部分の一部に応力が集中することを抑制できる。したがって、電子部品が露出することを抑制できる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第1実施形態における電子装置の断面図である。 図1に示す電子装置の製造工程を示す断面図である。 図2(c)の工程を示す断面図である。 本発明の第2実施形態における電子装置の断面図である。 図4に示す樹脂を形成する際の断面図である。 本発明の第3実施形態における電子装置の断面図である。 図6に示す樹脂を形成する際の断面図である。 樹脂を形成する際の課題を説明するための断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
(第1実施形態)
本発明の第1実施形態について図面を参照しつつ説明する。なお、本実施形態の電子装置は、例えば、自動車等の車両に搭載され、車両用の各装置を駆動するための装置として適用されると好適である
図1に示されるように、電子装置は、基板10、電子部品20、30、第1、第2樹脂40、50等を有する構成とされている。
基板10は、エポキシモールド樹脂等のモールド樹脂をベースとした貫通基板やビルドアップ基板等の配線基板によって構成され、一面11と、この一面11の反対面となる他面12とを有する板状部材とされている。本実施形態では平面形状が紙面左右方向に長手方向を有する矩形状とされている。
そして、基板10には、内層配線もしくは表層配線等によって構成される図示しない配線パターンおよびランドが形成されている。なお、ランドは、配線パターンと接続されているか、もしくは配線パターンの一部によって構成されている。
また、基板10のうちの長手方向(図1中左右方向)の両側には、配線パターンに繋がる金属メッキ等を有するスルーホール電極(図示せず)が形成されている。つまり、このスルーホール電極を介して、配線パターンと基板外部との電気的な接続が行えるようになっている。
電子部品20、30は、基板10に実装されることで配線パターンに電気的に接続されるものであり、表面実装部品やスルーホール実装部品等が用いられる。本実施形態では、電子部品20、30として、半導体素子20および受動素子30を例に挙げてある。
半導体素子20としては、マイコンや制御素子もしくはIGBT(Insulated Gate Bipolar Transistor)やMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)等のパワー素子等が挙げられる。そして、この半導体素子20は、はんだ等のダイボンド材21や図示しないボンディングワイヤにより、基板10の一面11および他面12に形成されたランドに接続されている。
また、受動素子30としては、チップ抵抗、チップコンデンサ、水晶振動子等が挙げられる。そして、この受動素子30は、はんだ等のダイボンド材31により、基板10の一面11および他面12に形成されたランドに接続されている。
このようにして、電子部品20、30は、それぞれランドを介して基板10に形成された配線パターンに電気的に接続されている。なお、図1では、基板10の一面11および他面12にそれぞれ電子部品20、30が搭載されているが、例えば、基板10の一面11に電子部品20のみが搭載され、基板10の他面12に電子部品30のみが搭載されていてもよい。
第1樹脂40は、基板10の一面11および当該一面11に搭載された電子部品20、30を封止するものである。このような第1樹脂40は、金型を用いたトランスファーモールド法やコンプレッションモールド法により形成され、エポキシ樹脂等の熱硬化性モールド樹脂等より構成されている。
第2樹脂50は、基板10の他面12および当該他面12に搭載された電子部品20、30を封止するものである。この第2樹脂50は、例えば、エポキシ樹脂等をポッティングすることにより形成されるものであるが、基板10側と反対側の部分が平坦化されている。
また、第1、第2樹脂40、50は、第1、第2樹脂40、50を基板10の一面11に投影したとき、第1樹脂40の投影領域が第2樹脂50の投影領域の内側に位置するように形成されている。言い換えると、第2樹脂50は、基板10の平面方向の大きさが第1樹脂40より大きくされ、基板10の一面11に対する法線方向から基板10を視たとき、外縁部が第1樹脂40から突出するように形成されている。
なお、本実施形態では、第2樹脂50のうち第1樹脂40と対向する部分よりも外縁部に位置する部分が本発明の補強部材に相当する。また、第1、第2樹脂40、50は、基板10に形成されたスルーホール電極がこれら第1、第2樹脂40、50から露出するように形成されている。
以上が本実施形態における電子装置の構成である。次に、このような電子装置の製造方法について図2および図3を参照しつつ説明する。
まず、図2(a)に示されるように、基板10の一面11および他面12にダイボンド材21、31やボンディングワイヤ等を介して電子部品20、30を搭載する。
次に、図2(b)に示されるように、基板10の他面12に、当該他面12に搭載された電子部品20、30が封止され、かつ基板10側と反対側の部分が平坦となる第2樹脂50を形成する。本実施形態では、まず、基板10の他面12に搭載された電子部品20、30が封止されるようにポッティングを行って第2樹脂50を形成する。そして、第2樹脂50のうち基板10側と反対側の部分を研磨等して平坦化する。
続いて、図2(c)に示されるように、基板10の一面11に、当該一面11に搭載された電子部品20、30が封止される第1樹脂40を形成する。この工程について、図3を参照しつつ、具体的に説明する。
まず、図3(a)に示されるように、第2樹脂50が形成された基板10を固定支持する上型110と、上型110に対して上下方向に可動可能とされた下型120およびクランプ型130とを備える金型100を用意する。
上型110は、平坦な一面110aを有すると共に、真空吸着用の孔111が形成されている。そして、当該孔111からの吸着力によって一面110aに基板10(第2樹脂50)を固定するようになっている。なお、基板10(第2樹脂50)の固定は、孔111の代わりに機械的な機構で行ってもよい。
クランプ型130は、端部を有する筒状とされ、下型120は、クランプ型130内に配置されている、そして、下型120およびクランプ型130は、アクチュエータ等により駆動されることで上型110に対して上下方向に可動可能とされている。
なお、ここでは、下型120とクランプ型130とが別体であるものを例示しているが、下型120とクランプ型130とは一体化され、上型110に対して上下方向に一体的に可動可能とされていてもよい。以上が本実施形態における金型100の構成である。
そして、第2樹脂50の平坦化された部分を上型110の一面110aに当接させつつ、基板10を固定する。また、基板10の一面11のうち、各電子部品20、30が搭載されている領域よりも外縁部であって、第2樹脂50と対向する部分に、クランプ型130の端部を当接させる。このとき、第2樹脂50は上型110の一面110aと当接しているため、クランプ型130の押圧力によって基板10が曲がることを抑制できる。そして、下型120とクランプ型130とで囲まれる空間に、第1樹脂40を構成する樹脂材料40aを配置する。
続いて、図3(b)に示されるように、下型120を上型110に向かって可動し、樹脂材料40aに成形圧力を印加する。そして、樹脂材料40aに成形圧力を印加したまま硬化することにより、第1樹脂40を形成する。以上のようにして、図1に示す電子装置が製造される。
なお、ここでは、図3(a)の工程においてクランプ型130を基板10に当接させる例について説明したが、図3(b)の工程において、クランプ型130を下型120と同時に可動して基板10に当接させるようにしてもよい。
以上説明したように、本実施形態では、第2樹脂50のうち基板10側と反対側の部分を平坦化し、この部分を上型110の一面110aに当接させて固定させている。このため、第1樹脂40を形成する際、第2樹脂50に印加される応力がばらつくことを抑制でき、第2樹脂50が破壊されることを抑制できる。したがって、基板10の他面12に搭載された電子部品20、30が露出することを抑制できる。
さらに、本実施形態では、第1樹脂(モールド樹脂)40を形成する際、基板が曲がることを抑制できる。すなわち、図8に示されるようにモールド樹脂J50を形成する場合には、基板J10の外縁部にクランプ型J130から押圧力が印加され、当該押圧力によって基板J10が曲がり易い。これに対し、本実施形態では、基板10の一面11のうち、電子部品20、30が搭載される領域よりも外縁部であって、第2樹脂50と対向する部分にクランプ型130を当接させている。また、第2樹脂50は、上型110の一面110aに当接している。このため、第1樹脂(モールド樹脂)40を形成する際、クランプ型130から基板10に印加される押圧力によって基板10が曲がることを抑制できる。
(第2実施形態)
本発明の第2実施形態について説明する。本実施形態は、第1実施形態に対して基板10の他面12に搭載された電子部品20、30も第1樹脂40で封止したものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。
図4に示されるように、本実施形態の電子装置は、基板10には、基板10の一面11と他面12との間の貫通する貫通孔13が形成されている。そして、基板10の一面11および他面12に搭載された各電子部品20、30は、それぞれ第1樹脂40にて封止されている。なお、貫通孔13にも第1樹脂40が配置されている。
また、一面11に配置された第1樹脂40および他面12に配置された第1樹脂40は、基板10の一面11に投影したとき、他面12に配置された第1樹脂40の投影領域が一面11に配置された第1樹脂40の投影領域の内側に位置するように形成されている。
そして、基板10の他面12には、基板10の他面12に配置された第1樹脂40を囲む枠部60が形成されている。具体的には、枠部60は、基板10の一面11に配置された第1樹脂40を基板10の他面12に投影したとき、この投影領域を囲むように形成されている。言い換えると、枠部60は、枠部60および基板10の一面11に配置された第1樹脂40を基板10の他面12に投影したとき、一面11に配置された第1樹脂40の投影領域が枠部60の投影領域の内側に位置するように形成されている。
なお、本実施形態では、枠部60が本発明の補強部材に相当している。また、枠部60は、銅等の金属で構成され、基板10側と反対側の部分が平坦化されている。
以上が本実施形態における電子装置の構成である。次に、このような電子装置の製造方法について説明する。
このような電子装置は、まず、貫通孔13が形成された基板10を用意する。そして、基板10の一面11および他面12に電子部品20、30を搭載すると共に、基板10の他面12に枠部60を形成する。
次に、上記金型100を用いて第1樹脂40を形成する。具体的には、図5(a)に示されるように、枠部60を一面110aに当接させつつ、上型110の一面110aに基板10を固定する。そして、基板10の一面11のうち、電子部品20、30が搭載されている部分よりも外縁部であって、枠部60と対向する部分にクランプ型130を当接させる。また、下型120とクランプ型130とで囲まれる空間に、第1樹脂40を構成する樹脂材料40aを配置する。
続いて、図5(b)に示されるように、下型120を上型110に向かって可動する。このとき、樹脂材料40aは、貫通孔13を介して上型110と基板10との間の空間にも周り込む。そして、樹脂材料40aに成形圧力を印加したまま硬化することにより、第1樹脂40を形成する。以上のようにして、図4に示す電子装置が製造される。
このように、枠部60を形成し、基板10の一面11のうち枠部60と対向する部分にクランプ型130を当接させるようにしても、上記第1実施形態と同様の効果を得ることができる。
また、本実施形態では、基板10に貫通孔13を形成し、基板10の一面11および他面12に搭載された電子部品20、30を同時に封止している。このため、製造工程の簡略化を図ることもできる。
さらに、枠部60を金属で構成しているため、枠部60をヒートシンクとして機能させることもできる。このため、電子部品20として発熱素子を有する半導体素子を用いる場合には、枠部60を介して電子部品20で発生した熱を放出でき、当該熱によって電子部品20が誤作動することを抑制できる。なお、このように枠部60をヒートシンクして機能させる場合には、電子部品20を枠部60の近傍に配置することが好ましい。
(第3実施形態)
本発明の第3実施形態について説明する。本実施形態は、第2実施形態に対して枠部60を備えないものであり、その他に関しては第2実施形態と同様であるため、ここでは説明を省略する。
図7に示されるように、本実施形態の電子装置では、基板10の他面12には、枠部60が形成されていない。次に、このような電子装置の製造方法について説明する。
このような電子装置は、上記第2実施形態と同様に、貫通孔13が形成された基板10を用意した後、基板10の一面11および他面12に電子部品20、30を搭載する。
次に、金型100を用いて第1樹脂40を形成する。具体的には、図7(a)に示されるように、上型110には、基板10の他面12に搭載された電子部品20、30を収容する凹部110bが形成されている。そして、基板10の他面12に搭載された電子部品20、30が凹部110bに収容されるように、基板10の他面12のうち電子部品20、30が搭載される領域よりも外縁部を上型110の一面110aに当接させつつ、基板10を一面110aに固定する。また、下型120とクランプ型130とで囲まれる空間に、第1樹脂40を構成する樹脂材料40aを配置する。
その後は、図7(b)に示されるように、上記図5と同様に、下型120を上型110に向かって可動して第1樹脂40を形成することにより、図6に示す電子装置が製造される。
このように、上型110に凹部110bを形成し、基板10の一面11のうち上型110の一面110aと対向する部分にクランプ型130を当接させるようにしても、上記第1実施形態と同様の効果を得ることができる。
(他の実施形態)
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
例えば、上記第1実施形態において、第2樹脂50を樹脂シートで構成してもよい。この場合は、平坦な一面を有する治具の当該一面上に樹脂シートを配置し、治具を適宜移動させて樹脂シートを基板10の他面12に圧着することにより、基板10と反対側の部分が平坦化された第2樹脂50を形成することができる。
また、上記第1実施形態において、第1、第2樹脂40、50は、第1、第2樹脂40、50を基板10の一面11に投影したとき、第2樹脂50の投影領域が第1樹脂40の投影領域の内側に位置するように形成されていてもよい。このような電子装置としても、第2樹脂50のうち基板10側と反対側の部分が平坦化されていることにより、第1樹脂(モールド樹脂)40を形成する際に第2樹脂50が破壊されることを抑制できる。
さらに、上記各実施形態を組み合わせることもできる。例えば、上記第1、第2実施形態を組み合わせ、基板10の他面12に搭載された電子部品20、30が第2樹脂50で封止され、基板10に貫通孔13が形成されていなくてもよい。このような構成としても、基板10の一面11のうち枠部60と対向する部分にクランプ型130を当接させることにより、基板10が曲がることを抑制できる。
10 基板
11 一面
12 他面
20、30 電子部品
40、50 樹脂(第1、第2樹脂)

Claims (1)

  1. 一面(11)および前記一面と反対側の他面(12)を有する基板(10)と、
    前記基板の一面に搭載された電子部品(20、30)と、
    前記基板の他面に搭載された電子部品(20、30)と、
    前記基板の一面に搭載された前記電子部品を封止する樹脂(40)と、
    前記基板の他面に搭載された前記電子部品を封止する樹脂(40)と、を備える電子装置の製造方法において、
    前記一面と前記他面との間を貫通する貫通孔(13)が形成された前記基板を用意する工程と、
    前記基板の一面および他面に前記電子部品を搭載する工程と、
    前記基板の他面に、前記他面に搭載された電子部品を囲む枠部(60)を形成する工程と、
    前記基板の一面および他面に搭載された電子部品を封止する前記樹脂を形成する工程と、を行い、
    前記樹脂を形成する工程では、平坦な一面(110a)を有する上型(110)と、端部を有する筒状とされ、前記端部が前記基板に当接するクランプ型(130)と、前記クランプ型内に配置され、前記上型に対して上下方向に可動可能とされた下型(120)とを有する金型(100)を用意する工程と、前記上型の一面に前記枠部を当接させつつ前記基板を固定する工程と、前記基板の一面のうち前記電子部品が搭載される領域よりも外縁部であって、前記枠部と対向する部分に前記クランプ型の端部を当接させる工程と、前記下型および前記クランプ型で囲まれる空間に前記樹脂を構成する樹脂材料(40a)を配置する工程と、前記下型を前記上型に向かって可動させることにより、前記樹脂材料を前記上型の一面と前記基板との間の空間にも前記貫通孔を介して周り込ませる工程と、前記樹脂材料に成形圧力を印加しつつ硬化することで前記樹脂を形成する工程と、を行うことを特徴とする電子装置の製造方法。
JP2013211310A 2013-10-08 2013-10-08 電子装置の製造方法 Expired - Fee Related JP6098467B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013211310A JP6098467B2 (ja) 2013-10-08 2013-10-08 電子装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013211310A JP6098467B2 (ja) 2013-10-08 2013-10-08 電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015076484A JP2015076484A (ja) 2015-04-20
JP6098467B2 true JP6098467B2 (ja) 2017-03-22

Family

ID=53001119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013211310A Expired - Fee Related JP6098467B2 (ja) 2013-10-08 2013-10-08 電子装置の製造方法

Country Status (1)

Country Link
JP (1) JP6098467B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6610460B2 (ja) * 2016-07-26 2019-11-27 株式会社デンソー 電子装置、及び、電子装置の製造方法
US10833024B2 (en) 2016-10-18 2020-11-10 Advanced Semiconductor Engineering, Inc. Substrate structure, packaging method and semiconductor package structure
CN110268518B (zh) * 2017-02-10 2023-01-06 三菱电机株式会社 半导体装置及电力转换装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2988232B2 (ja) * 1993-12-22 1999-12-13 トヨタ自動車株式会社 電子回路装置及びその製造方法
US20040178514A1 (en) * 2003-03-12 2004-09-16 Lee Sang-Hyeop Method of encapsulating semiconductor devices on a printed circuit board, and a printed circuit board for use in the method
JP5146382B2 (ja) * 2009-03-25 2013-02-20 株式会社デンソー 電子装置の製造方法
JP5343939B2 (ja) * 2010-07-08 2013-11-13 富士電機株式会社 半導体装置の製造方法
JP2012028487A (ja) * 2010-07-22 2012-02-09 Panasonic Corp 樹脂封止基板装置と、それらの製造方法
EP2565913B1 (en) * 2011-06-22 2019-03-20 Huawei Device Co., Ltd. Method for encapsulating of a semiconductor
JP5794156B2 (ja) * 2012-01-24 2015-10-14 株式会社デンソー モールドパッケージの製造方法
JP5974642B2 (ja) * 2012-02-08 2016-08-23 ミツミ電機株式会社 電子部品モジュール及び製造方法
JP2013197573A (ja) * 2012-03-23 2013-09-30 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
JP2015076484A (ja) 2015-04-20

Similar Documents

Publication Publication Date Title
JP6370243B2 (ja) 電子回路装置
WO2013065474A1 (ja) 半導体装置
JP4804497B2 (ja) 半導体装置
JP6098467B2 (ja) 電子装置の製造方法
JP4845090B2 (ja) 回路装置の製造方法
JP2007073583A (ja) 半導体装置の製造方法
JP2015026820A (ja) 電子装置
JP2019091922A (ja) 半導体装置
JP6488938B2 (ja) 電子装置の製造方法
JP4334335B2 (ja) 混成集積回路装置の製造方法
JP2009038196A (ja) 電子装置およびワイヤボンディング方法
JP2005191147A (ja) 混成集積回路装置の製造方法
JP6111832B2 (ja) 多層基板およびこれを用いた電子装置、電子装置の製造方法
JP5239736B2 (ja) 電子装置
JP2015002245A (ja) モールドパッケージを備えた電子装置
JP2015076547A (ja) 電子装置およびその製造方法
JP3215254B2 (ja) 大電力用半導体装置
JP5972158B2 (ja) 半導体装置および半導体装置の製造方法
JP7059765B2 (ja) 半導体装置
JP2010010569A (ja) 回路装置およびその製造方法
JP6536356B2 (ja) 電子装置の製造方法
JP6593630B2 (ja) 半導体モジュールと、これを備えた駆動装置、電動パワーステアリング装置および車両
JP2002319654A (ja) 半導体装置
JP2015012161A (ja) 電子装置
JP5067151B2 (ja) モールドパッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170206

R151 Written notification of patent or utility model registration

Ref document number: 6098467

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees