JP5146382B2 - 電子装置の製造方法 - Google Patents

電子装置の製造方法 Download PDF

Info

Publication number
JP5146382B2
JP5146382B2 JP2009075026A JP2009075026A JP5146382B2 JP 5146382 B2 JP5146382 B2 JP 5146382B2 JP 2009075026 A JP2009075026 A JP 2009075026A JP 2009075026 A JP2009075026 A JP 2009075026A JP 5146382 B2 JP5146382 B2 JP 5146382B2
Authority
JP
Japan
Prior art keywords
casing
circuit board
mold
molding
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009075026A
Other languages
English (en)
Other versions
JP2010232209A (ja
Inventor
圭一 杉本
中川  充
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2009075026A priority Critical patent/JP5146382B2/ja
Priority to US12/661,497 priority patent/US8020289B2/en
Publication of JP2010232209A publication Critical patent/JP2010232209A/ja
Application granted granted Critical
Publication of JP5146382B2 publication Critical patent/JP5146382B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3415Surface mounted components on both sides of the substrate or combined with lead-in-hole components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305Moulding and encapsulation
    • H05K2203/1316Moulded encapsulation of mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1572Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49131Assembling to base an electrical component, e.g., capacitor, etc. by utilizing optical sighting device
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、電子部品が実装された回路基板を、熱硬化性樹脂からなるケーシングにて封止してなる電子装置の製造方法に関するものである。
従来、電子部品が実装された回路基板を、支持ピンなどにより金型のキャビティ内に中空保持し、この保持状態で、キャビティ内に熱硬化性樹脂を充填して固化させることで、コネクタ端子などの外部接続端子の一部を除く回路基板全体を、熱硬化性樹脂からなるケーシングにて封止(樹脂モールド)してなる電子装置が知られている。
ところで、回路基板の表面と裏面とでは、一般に、回路パターン(例えば電子部品の実装位置)が異なっている。したがって、外部接続端子の一部を除く回路基板全体が熱硬化性樹脂にて封止される構成では、表面と裏面との互いに相対する部位(対向部位)であっても、回路基板の厚み方向における樹脂厚の異なる部位が存在する。
このように樹脂厚が異なると、表面上に位置する熱硬化性樹脂と、裏面上に位置する熱硬化性樹脂とで、例えば硬化の進み具合(硬化進度)に差が生じることとなる。すなわち、表裏面上に位置する熱硬化性樹脂の一方が他方よりも早く硬くなる。したがって、上記したように、回路基板を中空保持してケーシングを成形する構成では、硬化進度差などに基づく熱硬化性樹脂からの圧力により、回路基板が大きく変形する恐れがある。また、上記圧力により、回路基板に対する電子部品の接続信頼性が低下したり、電子部品自身が故障する恐れもある。
さらに、回路基板を中空保持するための支持ピンを必要とするため、金型の構造が複雑化するとともに、成形後に、支持ピン跡がケーシングに残って見栄えが悪くなるという問題がある。
一方、例えば特許文献1には、片面のみに電子部品が実装された回路基板を、その非実装面が内壁面に密着するように金型のキャビティ内に保持し、この状態で、キャビティ内に熱硬化性樹脂を充填して固化させることで、回路基板の非実装面が外表面の一部をなすようにケーシングを成形してなる電子装置(電子回路装置)が示されている。
特開2006−303327号公報
特許文献1に示される製造方法によれば、回路基板の非実装面を内壁面に密着させた状態で、キャビティ内に熱硬化性樹脂を充填して固化させるので、ケーシングを形成する際の熱硬化性樹脂からの圧力が回路基板の片面(実装面)のみに作用し、回路基板の変形や電子部品の接続信頼性低下などを抑制することができる。また、支持ピンが不要であるので、金型の構造を簡素化するとともに、見栄えを向上することができる。
しかしながら、特許文献1に示される製造方法では、電子部品を回路基板の片面のみに実装するため、回路基板の両面に電子部品が実装される構成に比べて、回路基板の厚み方向に垂直な方向における回路基板の体格(表面及び裏面の面積)、ひいては電子装置の体格が大型化してしまう。
本発明は上記問題点に鑑み、回路基板の変形や電子部品の実装信頼性低下を抑制し、且つ、回路基板の厚み方向に垂直な方向の体格を小型化することのできる電子装置の製造方法を提供することを目的とする。
上記目的を達成する為に請求項1に記載の発明は、表裏面に電子部品が実装された回路基板を、熱硬化性樹脂からなるケーシングにて封止してなる電子装置の製造方法であって、表面のみに電子部品が実装された回路基板を、裏面が内面に密着するように金型のキャビティ内に保持した状態で、キャビティ内に熱硬化性樹脂を充填して固化させ、回路基板の裏面が外表面の一部をなすように、回路基板の表面及び該表面に実装された電子部品を封止する第1ケーシングを成形する第1成形工程と、第1成形工程後、回路基板の裏面に電子部品を実装する実装工程と、実装工程後、第1ケーシングの外表面が内面に密着するように回路基板を金型のキャビティ内に保持した状態で、キャビティ内に熱硬化性樹脂を充填して固化させ、第1ケーシングに密着して第1ケーシングとともにケーシングをなすように、回路基板の裏面及び該裏面に実装された電子部品を封止する第2ケーシングを成形する第2成形工程と、を備え、第2ケーシングの線膨張係数が、第1ケーシングの線膨張係数よりも小さいことを特徴とする。
本発明では、ケーシングを、回路基板の主として表面側を被覆する第1ケーシングの成形と、回路基板の主として裏面側を被覆する第2ケーシングの成形の、2段階の成形にて形成する。第1ケーシングを成形する際には、表面のみに電子部品が実装された回路基板の裏面を金型の内面に密着させた状態で、キャビティ内に熱硬化性樹脂を充填して固化させる。したがって、熱硬化性樹脂からの圧力は、回路基板の両面のうちの表面のみに作用し、これにより回路基板は金型に押し付けられる。しかしながら、回路基板は、その裏面全面が内面に密着して金型に支持されているため、回路基板の変形や電子部品の接続信頼性低下などを抑制することができる。
一方、第2ケーシングを形成する際には、第1ケーシングの外表面を金型の内面に密着させた状態で、キャビティ内に熱硬化性樹脂を充填して固化させる。したがって、熱硬化性樹脂からの圧力は、回路基板の両面のうちの裏面のみに作用し、これにより回路基板は金型に押し付けられる。しかしながら、回路基板は、第1ケーシングを介して金型に支持されているため、回路基板の変形や電子部品の接続信頼性低下などを抑制することができる。
また、本発明では、第1ケーシングの成形後、第1ケーシングから露出する回路基板の裏面に電子部品を実装し、次いで第2ケーシングを成形する。このように、回路基板の両面に電子部品を実装することができるので、回路基板の厚み方向に垂直な方向(以下、単に垂直方向と示す)において、回路基板、ひいては電子装置の体格を小型化することができる。
以上から、本発明によれば、回路基板の両面が、熱硬化性樹脂からなるケーシングにて封止される構成でありながら、回路基板の変形や電子部品の実装信頼性低下を抑制することができ、且つ、垂直方向において体格を小型化することができる。
なお、本発明では、外部接続端子の一部を除く回路基板の全体を、ケーシングが内包(封止)するので、回路基板とケーシングとの境界の端部が外部に露出する構成に比べて、回路基板(電子部品を含む)の封止の信頼性を向上することもできる。また、第2ケーシングは、第2成形工程のみを経るため、先に第1成形工程を経た第1ケーシングに比べて、熱硬化性樹脂の重合(硬化)の度合いが遅れている。したがって、本発明のように、第2ケーシングの線膨張係数を、第1ケーシングの線膨張係数よりも小さいものとすると、第2ケーシングの収縮量を小さくし、第1ケーシングと第2ケーシングとの境界(密着部位)にて剥離などが生じるのを抑制することができる。すなわち、回路基板の封止の信頼性を向上することができる。
また、回路基板全体が、ケーシングに内包される構造でありながら、支持ピンを不要とすることができるので、見栄えを向上することも可能である。
上記した製造方法は、請求項2に記載のように、第1成形工程及び第2成形工程として、トランスファ成形法を用いる場合に好適である。
半導体パッケージ(ICパッケージ)の封止法として知られているトランスファ成形法の場合、回路基板のサイズの大型化にともない金型が大型化すると、ゲート(プランジャ)から遠い部位に熱硬化性樹脂が充填される前に、ゲートに近い部位では熱硬化性樹脂の硬化が始まり、キャビティ内への熱硬化性樹脂の流入が不均一となってボイドなどが生じる恐れがある。また、ゲートから遠い部位では、硬化が始まることで熱硬化性樹脂の流動性が低下し、電子部品などにダメージを与える恐れがある。
これに対し、本発明では、垂直方向において回路基板の体格を小型化し、ひいては金型も小型化することができるので、これらの不具合が生じるのを抑制することができる。すなわち、トランスファ成形法に好適である。
請求項3に記載のように、上記した発明は、ケーシングの形状がカード状の電子装置の製造に好適である。ケーシングがカード状のもの、換言すれば薄い平板状のものは、ケーシングに内包される回路基板の厚さも薄いため、回路基板を中空保持した状態で1回の成形工程でケーシングを成形すると、表裏面の熱硬化性樹脂の硬化進度差などに基づく熱硬化性樹脂からの圧力により、回路基板が大きく変形する恐れがある。しかしながら、上記した発明によれば、このような形状の電子装置であっても、回路基板の変形などを抑制することができる。
第1実施形態に係る電子キーの概略構成を示す断面図である。 電子キーのうち、回路基板の概略構成を示す平面図である。 電子キーの製造工程のうち、第1成形工程の前段を示す断面図である。 電子キーの製造工程のうち、第1成形工程の後段を示す断面図である。 電子キーの製造工程のうち、実装工程を示す断面図である。 電子キーの製造工程のうち、第2成形工程を示す断面図である。
(第1実施形態)
図1は、第1実施形態に係る電子キーの概略構成を示す断面図である。図2は、電子キーのうち、回路基板の概略構成を示す平面図である。図3〜図6は、電子キーの製造工程を示す断面図であり、そのうち、図3及び図4は第1成形工程を、図5は実装工程を、図6は第2成形工程を示している。
以下においては、電子装置の一例として、自動車等の車両に用いられる電子キーシステム、具体的にはスマートエントリシステム、で用いられる携帯機(送受信機)である電子キーを示す。なお、回路基板(プリント基板)の厚み方向を単に厚み方向とし、該厚み方向に垂直な方向(回路基板の表裏面に沿う方向)を単に垂直方向とする。
図1及び図2に示すように、本実施形態に係る電子キー10は、要部として、表面11a及び裏面11bに電子部品21が実装された回路基板11と、外部接続端子としてのターミナル23,24の一部を除く回路基板11全体を樹脂封止するケーシング12と、を有している。
回路基板11は、図2に示すように、配線基板20、該配線基板20に実装された電子部品21、及びターミナル23,24を備えている。配線基板20は、絶縁基材に配線パターンを配置してなるものであり、本実施形態では、ガラスエポキシ樹脂(ガラス繊維強化エポキシ樹脂)からなる絶縁基材に、銅箔からなる配線パターンが配置されて構成されている。なお、絶縁基材の構成材料としては、上記したガラスエポキシ樹脂に限定されるものではなく、その他の合成樹脂材料やセラミックなどを採用することができる。また、絶縁基材に配置される配線パターンの層数も特に限定されるものではない。
この配線基板20の表面11a及び裏面11bには、配線パターンの一部としてランド(図示略)がそれぞれ形成されており、各ランドに、電子部品21がはんだ付けされている。すなわち、本実施形態では、回路基板11の両面11a,11bに、電子部品21が実装されている。この電子部品21としては、例えば、抵抗、コンデンサ、ダイオード、トランジスタ、IC、アンテナなどがある。
また、本実施形態では、配線基板20に切欠き部22が設けられて電池収容空間が形成されるとともに、給電源としてのボタン型電池のプラス極に接触するプラス極側ターミナル23と、ボタン型電池のマイナス極に接触するマイナス極側ターミナル24とが、配線基板20に実装されている。より詳しくは、図2に示すように、垂直方向に沿う配線基板20の平面形状が、長方形の一方の短手辺の中央部位から、他方の短手辺に向けて幅一定で除去されてなる平面略コの字状となっている。そして、その除去部位が両面11a,11bを貫通する電池収容空間となっており、除去部位の縁部が平面略コの字状の切欠き部22となっている。また、両ターミナル23,24は、電池収容空間に臨み、且つ、平面略コの字状の切欠き部22における対向部位間を橋渡し(架橋)するように配置され、その両端において、上記したランドにはんだ付けされている。
ケーシング12は、外部接続端子としてのターミナル23,24の一部を除く回路基板11全体、換言すれば、電子部品21の実装された配線基板20の全体、及び、ターミナル23,24の一部、を封止している。すなわち、ケーシング12は、電子キー10の外表面を成している。このケーシング12は、金型のキャビティ内に熱硬化性樹脂を充填して固化(硬化)させることで成形されている。
本実施形態では、一例として、ケーシング12が、半導体パッケージの封止にて周知であるトランスファ成形法を用いて成形されている。熱硬化性樹脂は、溶融状態での粘度が一般に熱可塑性樹脂よりも低いため、トランスファ成形時の充填圧力を、熱可塑性樹脂の射出成形の充填圧力に比べて低くすることができる。また、熱硬化性樹脂を硬化させるための硬化反応温度は、熱可塑性樹脂の射出成形において、熱可塑性樹脂の溶融温度よりも低い。したがって、本実施形態に示すような、電子部品21などがはんだ付けされた回路基板11の封止に好適である。
また、ケーシング12は、トランスファ成形してなる第1ケーシング30と、トランスファ成形してなる第2ケーシング31とを、互いに密着させて構成されている。ケーシング12のうち、第1ケーシング30は、主として、回路基板11の表面11a側を封止する部位であり、本実施形態では、電子部品21を含む表面11aの全面とともに、側面全面も封止している。一方、第2ケーシング31は、主として、回路基板11の裏面11b側を封止する部位であり、本実施形態では、電子部品21を含む裏面11bの全面を封止している。そして、第1ケーシング30と第2ケーシング31との密着部位(境界)が、回路基板11(配線基板20)の裏面11bと面一となっている。
これらケーシング30,31からなるケーシング12は、その外形形状が、図1に示すように、略カード状、たとえば通常のクレジットカードとして用いられているID−1型カードとほぼ同等の寸法、となっている。
ケーシング12を構成する材料としては、電子部品21などの実装に用いられるはんだの融点(T1)と、ケーシング12の構成材料の硬化反応温度(T2)とが、少なくともT1>T2の関係を満たし、好ましくはT2がT1よりも充分に低い熱硬化性樹脂を採用することができる。本実施形態では、両ケーシング30,31の構成材料として、硬化反応温度が170℃のエポキシ樹脂(同一材料)を含む樹脂材料を採用しており、電子部品21などの実装に用いられるはんだの融点240℃よりも硬化反応温度が充分に低いため、成形時におけるはんだの溶融を抑制することができる。
ケーシング12の構成材料であるエポキシ樹脂は、耐熱性及び機械強度に優れる性質を有している。一方、電子キー10は、常時運転者に携帯されるので、ケーシング12をエポキシ樹脂により形成することで電子キー10の信頼性を高めることができる。
なお、本実施形態における電子キー10では、ケーシング12を構成する熱硬化性樹脂としてエポキシ樹脂を用いているが、これに限定されるものではなく、他の種類の熱硬化性樹脂、例えばフェノール樹脂や不飽和ポリエステル樹脂等を用いることもできる。その場合も、上記したT1,T2の関係を成立させれば良い。
次に、上記した電子キー10の製造方法について説明する。まず、図3に示すように、両面11a,11bのうち、表面11aのみに電子部品21が実装された回路基板11を準備する。本実施形態では、ターミナル23,24も、表面11aに実装されている。そして、この回路基板11を、裏面11bが金型100のキャビティ103を構成する内面の一部に密着するように保持する。なお、以下に示す上下方向は、厚み方向と一致する。
金型100は、大きく分けて、上型101、下型102、及びスライドコア(図示略)を備えている。スライドコアは、上記した両ターミナル23,24の中央部を覆い電池収容空間を形成するためのものである。上型101、下型102は、それぞれ固定盤若しくは可動盤(いずれも図示略)を有しており、成形機のプラテンに固定されている。
上型101には、ゲート104からキャビティ103内へ充填される樹脂の供給通路としてのスプルー(ランナ)105が形成されており、スプルー105の上流側には樹脂を投入するための上下方向(厚み方向)に延びるポット106が設けられている。そして、ポット106の上方には、プラテン(図示略)の貫通孔を介してポット106内に進退可能なプランジャ(ピストン)107が配設されている。
一方、下型102には、キャビティ103内にセットされた回路基板11を負圧により吸引して保持するための吸引孔108が形成されている。この吸引孔108は、配管(図示略)を介して外部の真空ポンプ(図示略)に接続されており、必要に応じて吸引孔108内の圧力が負圧に制御される。
表面11aのみに電子部品21が実装された回路基板11は、上型101と下型102が離間した状態において、下型102の表面(型締めした際にキャビティ103の内面となる下型102の上面)102aに、電子部品21が実装されていない裏面11bの全面が接するように所定位置に配設され、型締めされる。このとき、吸引孔108内を負圧にすることにより、回路基板11には図示下方へ向かう力が作用し、回路基板11は下型102の表面102aに完全に密着する。
図3に示すように、金型100を型締めしてキャビティ103内に回路基板11を保持したら、ポット106の上端開口部から、トランスファ成形用の樹脂材料からなるタブレット30aを投入する。
この樹脂材料としては、熱硬化性樹脂、本実施形態ではエポキシ樹脂、を用いる。詳しくは、エポキシ樹脂に、シリカなどのフィラーや硬化剤に加え、触媒(硬化促進剤)や離型剤などを適宜配合してなるものを用いる。そして、予め、Bステージ状の粉末のエポキシ樹脂を押し固めてタブレット30aとしている。このように、ポット106に投入される樹脂材料をタブレット30aとすることで、作業性が良好となるとともに、成形樹脂中に空気が混入することを抑制することができる。タブレット30aは、必要に応じて予熱してから、ポット106に投入される。
このとき、金型100の温度は、熱硬化性樹脂の硬化反応に適した温度とする必要がある。キャビティ103内に配設され、インサート成形される回路基板11には、電子部品21やターミナル23,24がはんだ実装されているため、成形時におけるはんだの溶融を防ぐために、金型100の温度は、熱硬化性樹脂を硬化させつつ、はんだの融点よりも充分に低い温度に設定される。本実施形態では、上記したように、融点が240℃のはんだと、硬化反応温度が170℃のエポキシ樹脂を用いている。
上記したタブレット30aを金型100のポット106内に投入したら、図4に示すように、ポット106内にプランジャ107を下降させ、タブレット30aを軟化させて液状とし、スプルー105を介してゲート104からキャビティ103内に充填する。キャビティ103内に充填された液状のエポキシ樹脂は、金型100から受熱して重合し、硬化(固化)する。これにより、第1ケーシング30が成形される。以上が、第1成形工程である。
次いで、金型100の上型101と下型102とを型開きし、図示しないエジェクタ機構を作動して、回路基板11がインサート成形された第1ケーシング30を離型する。離型された第1ケーシング30には、スプルー(ランナ)105内で固化した樹脂(スプルー部(ランナ部))、及び、ポット106内で固化した樹脂(カル)が一体となっているので、ゲート部で切断してカルおよびランナ部を除去する。
キャビティ103内で成形された第1ケーシング30は、回路基板11の表面11aに実装された電子部品21の全体と、回路基板11の表面11a及び側面と、両ターミナル23,24の一部、つまり図2に示す回路基板11への接続部及びその近傍とを、樹脂材料により封止して形成されている。すなわち、回路基板11の裏面11bは、第1ケーシング30の表面に露出している。詳しくは、第1ケーシング30の外表面の一部と回路基板11の裏面11bとは互いに滑らかに連続して同一面を形成している。
第1ケーシング30の成形が完了すると、次いで図5に示すように、第1ケーシング30から露出する回路基板11の裏面11b上に、電子部品21をリフローはんだ付けする。これにより、回路基板11は、その両面11a,11bに電子部品21が実装された両面実装基板となる。以上が、実装工程である。
裏面11bへの電子部品21の実装が完了すると、次いで図6に示すように、回路基板11を、第1ケーシング30の外表面の一部が金型110のキャビティ113の内面の一部に密着するように保持する。
金型110は、上記した金型100同様の構成となっている。すなわち、大きく分けて、上型111、下型112、及びスライドコア(図示略)を備えている。スライドコアは、上記した両ターミナル23,24の中央部を覆い電池収容空間を形成するためのものである。上型111、下型112は、それぞれ固定盤若しくは可動盤(いずれも図示略)を有しており、成形機のプラテンに固定されている。
上型111には、ゲート114からキャビティ113内へ充填される樹脂の供給通路としてのスプルー(ランナ)115が形成されており、スプルー115の上流側には樹脂を投入するための上下方向に延びるポット116が設けられている。そして、ポット116の上方には、プラテン(図示略)の貫通孔を介してポット116内に進退可能なプランジャ(ピストン)117が配設されている。
両面11a,11bに電子部品21が実装された回路基板11は、上型111と下型112が離間した状態において、下型112の表面(型締めした際にキャビティ113の内面となる下型112の上面)112aに、第1ケーシング30の外表面における、回路基板11の裏面11bと面一の部位を除く部位の全体が接するように所定位置に配設され、型締めされる。このとき、下型112の凹内に第1ケーシング30が位置決め配置されるため、本実施形態では、下型112に吸引孔を設けていない。
そして、上記した第1ケーシング30の成形同様、金型110を型締めしてキャビティ113内に回路基板11を保持したら、ポット116の上端開口部から、トランスファ成形用の樹脂材料からなるタブレット(図示略)を投入する。
この樹脂材料としては、熱硬化性樹脂を用いる。本実施形態では、第1ケーシング30の構成材料と同一の材料、詳しくは、エポキシ樹脂、シリカなどのフィラー、硬化剤に加え、触媒(硬化促進剤)や離型剤などを適宜配合してなるものを用いる。そして、予め、Bステージ状の粉末のエポキシ樹脂を押し固めてタブレットとしている。
また、第2ケーシング31の成形においても、金型100の温度を、熱硬化性樹脂の硬化反応に適した温度とする必要があり、成形時におけるはんだの溶融を防ぐために、金型100の温度は、熱硬化性樹脂を硬化させつつ、はんだの融点よりも充分に低い温度に設定される。
そして、タブレットを金型110のポット116内に投入したら、図6に示すように、ポット116内にプランジャ117を下降させ、タブレットを軟化させて液状とし、スプルー115を介してゲート114からキャビティ113内に充填する。キャビティ113内に充填された液状のエポキシ樹脂は、金型110から受熱して重合し、硬化(固化)する。これにより、第2ケーシング31が成形される。以上が、第2成形工程である。
次いで、金型110の上型111と下型112とを型開きし、図示しないエジェクタ機構を作動して、回路基板11がインサート成形された第2ケーシング31(ケーシング12)を離型する。離型された第2ケーシング31には、スプルー(ランナ)115内で固化した樹脂(スプルー部(ランナ部))、及び、ポット116内で固化した樹脂(カル)が一体となっているので、ゲート部で切断してカルおよびランナ部を除去する。以上により、図1に示した電子キー10を得ることができる。
キャビティ113内で成形された第2ケーシング31は、回路基板11の裏面11bに実装された電子部品21の全体と、回路基板11の裏面11bとを、樹脂材料により封止して形成される。また、第2ケーシング31は、第1ケーシング30における回路基板11の裏面11bと面一の部位に密着しており、これにより第1ケーシング30と第2ケーシング31とが一体化されて1つのケーシング12となる。
そして、回路基板11、回路基板11に実装された電子部品21、及び両ターミナル23,24における配線基板20との接続部位は、ケーシング12を形成する樹脂内に完全に内包されて封止される。これにより、ケーシング12内の電気回路は、両ターミナル23,24の電池収容空間に臨む部分を除いて完全に密閉されるので、電子キー10を防水構造とすることができる。
なお、第2成形工程終了後、必要に応じて、熱硬化性樹脂を硬化させつつ、はんだの融点よりも充分に低い温度にて、回路基板11がインサート成形されたケーシング12を所定時間加熱し、エポキシ樹脂の重合反応を完結させるようにしても良い。
次に、上記した電子キー10の製造方法における特徴部分の効果について説明する。先ず本実施形態では、回路基板11を封止するケーシング12を、回路基板11の主として表面11a側を被覆する第1ケーシング30の成形と、回路基板11の主として裏面11b側を被覆する第2ケーシング31の成形の、2段階の成形にて形成する。
第1ケーシング30を成形する際には、回路基板11の両面11a,11bのうち、表面11aのみに電子部品21などが実装され、裏面11bには電子部品21が実装されていない。したがって、裏面11bを金型100の表面102aに密着させることができる。そして、裏面11b(非実装面)を金型100の表面102aに密着させた状態で、キャビティ103内にエポキシ樹脂を含む樹脂材料を充填して固化させる。このとき、樹脂材料からの圧力は、回路基板11の両面11a,11bのうちの表面11aのみに作用し、これにより回路基板11は金型100(下型102)に押し付けられる。しかしながら、回路基板11は、その裏面11b全面が予め表面102aに密着して金型100(下型102)に支持されているため、回路基板11の変形や電子部品21の接続信頼性低下などを抑制することができる。
一方、第2ケーシング31を形成する際には、先に成形した第1ケーシング30の外表面の一部を金型110(下型112)の表面112aに密着させた状態で、キャビティ113内にエポキシ樹脂を含む樹脂材料を充填して固化させる。したがって、樹脂材料からの圧力は、回路基板11の両面11a,11bのうちの裏面11bのみに作用し、これにより回路基板11は金型110(下型112)に押し付けられる。しかしながら、回路基板11は、第1ケーシング30を介して金型110(下型112)に支持されているため、回路基板11の変形や電子部品21の接続信頼性低下などを抑制することができる。
また、本実施形態では、第1ケーシング30の成形後、第1ケーシング30から露出する回路基板11の裏面11bに電子部品21を実装し、次いで、第2ケーシング31を成形する。このように、回路基板11の両面11a,11bに電子部品21を実装することができるので、垂直方向において、回路基板11、ひいては電子キー10の体格を小型化することができる。
以上から、本実施形態に係る電子キー10の製造方法によれば、両面11a,11bに電子部品21の実装された回路基板11がケーシング12にインサート成形された構成でありながら、回路基板11の変形や電子部品21の実装信頼性低下を抑制し、且つ、垂直方向において体格を小型化することができる。
また、本実施形態では、外部接続端子としてのターミナル23,24の一部を除く回路基板11の全体を、ケーシング12が内包(封止)するので、回路基板11とケーシング12との境界(接触面)の端部が外部に露出する構成に比べて、回路基板11の封止の信頼性を向上することもできる。
また、本実施形態では、回路基板11全体が、ケーシング12に内包される構造でありながら、支持ピンを不要とすることができるので、見栄えを向上することが可能である。
また、本実施形態では、第1ケーシング30と第2ケーシング31の成形に、トランスファ成形法を用いている。半導体パッケージ(ICパッケージ)の封止法として知られているトランスファ成形法の場合、回路基板11のサイズの大型化にともない金型が大型化すると、ゲート(プランジャ)から遠い部位に熱硬化性樹脂を含む樹脂材料が充填される前に、ゲートに近い部位では熱硬化性樹脂の硬化が始まり、キャビティ内への熱硬化性樹脂の流入が不均一となってボイドなどが生じる恐れがある。また、ゲートから遠い部位では、熱硬化性樹脂の流動性が低下して、電子部品などにダメージを与える恐れがある。これに対し、本実施形態では、回路基板11の両面11a,11bに電子部品21を実装するため、片面のみ電子部品が実装された回路基板と比べて、垂直方向における回路基板11の体格が小さくなる。したがって、トランスファ成形法を採用しながらも、上記した不具合が生じるのを抑制することができる。
また、本実施形態では、第1ケーシング30と第2ケーシング31の構成材料として、エポキシ樹脂を含む同一の樹脂材料を採用している。したがって、第1ケーシング30と第2ケーシング31とが互いに密着する構成でありながら、線膨張係数差に基づき生じる応力により、第1ケーシング30と第2ケーシング31との境界(密着部位)にて剥離などが生じるのを抑制することができる。すなわち、ケーシング12に内包された回路基板11の封止の信頼性を向上することができる。
また、本実施形態では、ケーシング12の外形形状が、図1に示すように、略カード状となっている。このように、ケーシング12が略カード状のもの、換言すれば薄い平板状のものは、ケーシング12に内包される回路基板11の厚さも薄いため、回路基板11を中空保持して一度の成形工程でケーシング12を成形すると、両面11a,11b上に位置する熱硬化性樹脂の硬化進度差などに基づく熱硬化性樹脂からの圧力により、回路基板11が大きく変形する恐れがある。しかしながら、本実施形態では、2回の成形工程を経ることで、回路基板11を中空保持しないので、回路基板11の変形などを抑制することができる。
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
本実施形態では、熱硬化性樹脂からなる第1ケーシング30及び第2ケーシング31の成形法として、トランスファ成形法を採用する例を示した。しかしながら、第1ケーシング30及び第2ケーシング31の少なくとも一方が、トランスファ成形法以外の、熱硬化性樹脂の成形法によって成形されても良い。例えば、コンプレッション成形法にて成形されても良い。
本実施形態では、電子装置として、スマートエントリシステムで用いられる携帯機(送受信機)である電子キー10の例を示した。しかしながら、電子装置としては、上記例に限定されるものではない。例えば、キーレスエントリーシステムで用いられる携帯機や、自動車に搭載される他の電子装置に適用してもよい。さらに、自動車用の各種電子装置に限らず、民生用各種装置に用いられる電子装置に適用してもよい。また、電子装置の形状も略カード状に限定されるものではない。
本実施形態では、第1ケーシング30を成形する第1成形工程と、第2ケーシング31を成形する第2成形工程とで、互いに異なる金型100,110を用いる例を示した。しかしながら、第2成形工程では、第1ケーシング30の外表面の一部を型の内面に密着させるため、第1成形工程で用いる金型100の一部、具体的には回路基板11の表面11a側に位置する型を、第1成形工程と第2成形工程とで共通(兼用)としても良い。
本実施形態では、第1ケーシング30と第2ケーシング31の境界(密着部位)が、回路基板11の裏面11bと、滑らかに連続して同一面を形成している例を示した。しかしながら、第1ケーシング30と第2ケーシング31の境界(密着部位)の位置は、上記例に限定されるものではない。
本実施形態では、第1ケーシング30と第2ケーシング31の構成材料として、エポキシ樹脂を含む同一の樹脂材料を採用する例を示した。しかしながら、第2ケーシング31の線膨張係数が、第1ケーシング30の線膨張係数よりも小さい構成としても良い。例えば、第1ケーシング30の線膨張係数を回路基板11の線膨張係数の略一致させ、第2ケーシング31の線膨張係数を第1ケーシング30の線膨張係数よりも小さくしても良い。第2ケーシング31は、第2成形工程のみを経るため、先に第1成形工程を経た第1ケーシング30に比べて、熱硬化性樹脂の重合の度合いが遅れている。逆に言えば、第1ケーシング30は2回の成形工程を経るため、第2ケーシング31に比べて、重合が進んでいる。すなわち、第2成形工程が終了した時点で、第1ケーシング30のほうが、第2ケーシング31よりも形態が安定している。したがって、第2ケーシング31の線膨張係数を、第1ケーシング30の線膨張係数よりも小さいものとすると、第2ケーシング31の収縮量を小さくして、第1ケーシング30と第2ケーシング31との境界(密着部位)にて剥離などが生じるのを抑制することができる。すなわち、ケーシング12に内包された回路基板11の封止の信頼性を向上することができる。
本実施形態では、回路基板11の表面11a及び裏面11bに実装される電子部品21の種類については特に言及しなかった。しかしながら、上記したように、第1ケーシング30は、第1成形工程で成形された後、第2成形工程で、金型110などから熱を受ける。この第2成形工程の熱がアニーリングの効果を果たし、第1ケーシング30に内在する応力や歪が低減される。したがって、電子部品21のうち、発振子やアンテナなど、周波数特性が応力や歪の影響を受ける電子部品21については、第1成形工程の前に、第1ケーシング30にて封止される回路基板11の表面11a上に実装しておくと良い。
10・・・電子キー(電子装置)
11・・・回路基板
11a・・・表面
11b・・・裏面
12・・・ケーシング
21・・・電子部品
30・・・第1ケーシング
31・・・第2ケーシング
100,110・・・金型
101,111・・・上型
102,112・・・下型
103,113・・・キャビティ

Claims (3)

  1. 表裏面に電子部品が実装された回路基板を、熱硬化性樹脂からなるケーシングにて封止してなる電子装置の製造方法であって、
    前記表面のみに前記電子部品が実装された前記回路基板を、前記裏面が内面に密着するように金型のキャビティ内に保持した状態で、前記キャビティ内に前記熱硬化性樹脂を充填して固化させ、前記回路基板の裏面が外表面の一部をなすように、前記回路基板の表面及び該表面に実装された前記電子部品を封止する第1ケーシングを成形する第1成形工程と、
    前記第1成形工程後、前記回路基板の裏面に前記電子部品を実装する実装工程と、
    前記実装工程後、前記第1ケーシングの外表面が内面に密着するように前記回路基板を金型のキャビティ内に保持した状態で、前記キャビティ内に前記熱硬化性樹脂を充填して固化させ、前記第1ケーシングに密着して前記第1ケーシングとともに前記ケーシングをなすように、前記回路基板の裏面及び該裏面に実装された前記電子部品を封止する第2ケーシングを成形する第2成形工程と、を備え
    前記第2ケーシングの線膨張係数が、前記第1ケーシングの線膨張係数よりも小さいことを特徴とする電子装置の製造方法。
  2. 前記第1成形工程及び前記第2成形工程では、トランスファ成形法を用いることを特徴とする請求項1に記載の電子装置の製造方法。
  3. 前記ケーシングの形状がカード状であることを特徴とする請求項1又は請求項2に記載の電子装置の製造方法。
JP2009075026A 2009-03-25 2009-03-25 電子装置の製造方法 Expired - Fee Related JP5146382B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009075026A JP5146382B2 (ja) 2009-03-25 2009-03-25 電子装置の製造方法
US12/661,497 US8020289B2 (en) 2009-03-25 2010-03-18 Method of producing electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009075026A JP5146382B2 (ja) 2009-03-25 2009-03-25 電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010232209A JP2010232209A (ja) 2010-10-14
JP5146382B2 true JP5146382B2 (ja) 2013-02-20

Family

ID=42782356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009075026A Expired - Fee Related JP5146382B2 (ja) 2009-03-25 2009-03-25 電子装置の製造方法

Country Status (2)

Country Link
US (1) US8020289B2 (ja)
JP (1) JP5146382B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014103183A (ja) * 2012-11-19 2014-06-05 Mitsubishi Electric Corp 電子回路、その製造方法、および電子部品
JP6281178B2 (ja) * 2013-01-31 2018-02-21 住友ベークライト株式会社 電子装置、自動車および電子装置の製造方法
DE102013002629A1 (de) * 2013-02-15 2014-08-21 HKR Seuffer Automotive GmbH & Co. KG Deckelelement und Gehäusevorrichtung zur Verwendung des Deckelelements
DE102013219992A1 (de) 2013-10-02 2015-04-02 Conti Temic Microelectronic Gmbh Schaltungsvorrichtung und Verfahren zu deren Herstellung
JP6098467B2 (ja) * 2013-10-08 2017-03-22 株式会社デンソー 電子装置の製造方法
JP6361861B2 (ja) * 2014-03-25 2018-07-25 セイコーエプソン株式会社 記録装置
JP6634316B2 (ja) * 2016-03-04 2020-01-22 日立オートモティブシステムズ株式会社 樹脂封止型車載制御装置
TWI804619B (zh) 2018-05-11 2023-06-11 義大利商坎帕克諾羅公司 設有電氣/電子系統的自行車曲柄臂
IT201800005297A1 (it) 2018-05-11 2019-11-11 Pedivella di bicicletta e relativa guarnitura
IT201800005302A1 (it) 2018-05-11 2019-11-11 Pedivella di bicicletta dal lato trasmissione, dotata di rilevatore di sforzi/deformazioni per un misuratore di coppia o di potenza, nonche' metodi correlati
IT201800005299A1 (it) 2018-05-11 2019-11-11 Componente di bicicletta dotato di sensore di sforzi/deformazioni compensato in temperatura
IT201800005294A1 (it) * 2018-05-11 2019-11-11 Componente di bicicletta in materiale composito e relativo processo di fabbricazione
KR102545290B1 (ko) * 2018-08-29 2023-06-16 삼성전자주식회사 반도체 패키지 몰딩 장치
CN117596787A (zh) * 2023-11-16 2024-02-23 云鲸智能技术开发(东莞)有限公司 清洁设备电路板及其灌封方法、灌封系统、清洁设备

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH063819B2 (ja) * 1989-04-17 1994-01-12 セイコーエプソン株式会社 半導体装置の実装構造および実装方法
JP2901356B2 (ja) * 1991-02-07 1999-06-07 日本電気株式会社 混成集積回路
JPH05169885A (ja) * 1991-12-26 1993-07-09 Mitsubishi Electric Corp 薄型icカード
JPH06163812A (ja) * 1992-11-26 1994-06-10 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JPH08181414A (ja) 1994-12-27 1996-07-12 Hitachi Cable Ltd 射出成形回路基板の製造方法
JPH08276458A (ja) 1995-04-06 1996-10-22 Dainippon Printing Co Ltd 非接触icタグの製造方法及び非接触icタグ
JP2006303106A (ja) 2005-04-19 2006-11-02 Denso Corp 電子回路装置
JP4548199B2 (ja) 2005-04-22 2010-09-22 株式会社デンソー 電子回路装置の製造方法
JP4595655B2 (ja) * 2005-04-28 2010-12-08 株式会社デンソー 電子回路装置およびその製造方法
JP5077275B2 (ja) * 2009-03-25 2012-11-21 株式会社デンソー 電子装置の製造方法及び電子装置

Also Published As

Publication number Publication date
US20100242273A1 (en) 2010-09-30
US8020289B2 (en) 2011-09-20
JP2010232209A (ja) 2010-10-14

Similar Documents

Publication Publication Date Title
JP5146382B2 (ja) 電子装置の製造方法
JP4548199B2 (ja) 電子回路装置の製造方法
JP4518127B2 (ja) 電子回路装置の製造方法および電子回路装置
JP4518128B2 (ja) 電子回路装置の製造方法および電子回路装置
US7240847B2 (en) Chip card
CN101404863B (zh) 电子电路器件及其制造方法
JP4595655B2 (ja) 電子回路装置およびその製造方法
JP5077275B2 (ja) 電子装置の製造方法及び電子装置
KR101316289B1 (ko) 회로 장치 및 그 제조 방법
KR20040047596A (ko) 수지 밀봉 방법, 수지 밀봉 장치, 반도체 장치의 제조방법, 반도체 장치 및 수지 재료
JP6554699B2 (ja) 中空パッケージの製造方法及び中空パッケージ
JP2002312750A (ja) 電子部品実装基板を内蔵する成形体及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121112

R151 Written notification of patent or utility model registration

Ref document number: 5146382

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees