JP2010232209A - 電子装置の製造方法 - Google Patents

電子装置の製造方法 Download PDF

Info

Publication number
JP2010232209A
JP2010232209A JP2009075026A JP2009075026A JP2010232209A JP 2010232209 A JP2010232209 A JP 2010232209A JP 2009075026 A JP2009075026 A JP 2009075026A JP 2009075026 A JP2009075026 A JP 2009075026A JP 2010232209 A JP2010232209 A JP 2010232209A
Authority
JP
Japan
Prior art keywords
casing
circuit board
mold
resin
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009075026A
Other languages
English (en)
Other versions
JP5146382B2 (ja
Inventor
Keiichi Sugimoto
圭一 杉本
Mitsuru Nakagawa
中川　　充
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2009075026A priority Critical patent/JP5146382B2/ja
Priority to US12/661,497 priority patent/US8020289B2/en
Publication of JP2010232209A publication Critical patent/JP2010232209A/ja
Application granted granted Critical
Publication of JP5146382B2 publication Critical patent/JP5146382B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3415—Surface mounted components on both sides of the substrate or combined with lead-in-hole components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49131—Assembling to base an electrical component, e.g., capacitor, etc. by utilizing optical sighting device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

【課題】回路基板の変形や電子部品の実装信頼性低下を抑制し、且つ、回路基板の厚み方向に垂直な方向の体格を小型化することのできる電子装置の製造方法を提供する。
【解決手段】表面１１ａのみに電子部品２１が実装された回路基板１１を、裏面１１ｂが密着するように金型のキャビティ内に保持した状態で、樹脂を充填して固化させ、回路基板１１の裏面１１ｂが外表面の一部をなすように、回路基板１１の表面１１ａ及び表面１１ａに実装された電子部品２１を封止する第１ケーシング３０を成形する。次いで、回路基板１１の裏面１１ｂに電子部品２１を実装した後、第１ケーシング３０の外表面が密着するように回路基板１１を金型のキャビティ内に保持した状態で、樹脂を充填して固化させ、第１ケーシング３０とともにケーシングをなすように、回路基板１１の裏面１１ｂ及び裏面１１ｂに実装された電子部品２１を封止する第２ケーシング３１を成形する。
【選択図】図１

Description

本発明は、電子部品が実装された回路基板を、熱硬化性樹脂からなるケーシングにて封止してなる電子装置の製造方法に関するものである。
従来、電子部品が実装された回路基板を、支持ピンなどにより金型のキャビティ内に中空保持し、この保持状態で、キャビティ内に熱硬化性樹脂を充填して固化させることで、コネクタ端子などの外部接続端子の一部を除く回路基板全体を、熱硬化性樹脂からなるケーシングにて封止（樹脂モールド）してなる電子装置が知られている。
ところで、回路基板の表面と裏面とでは、一般に、回路パターン（例えば電子部品の実装位置）が異なっている。したがって、外部接続端子の一部を除く回路基板全体が熱硬化性樹脂にて封止される構成では、表面と裏面との互いに相対する部位（対向部位）であっても、回路基板の厚み方向における樹脂厚の異なる部位が存在する。
このように樹脂厚が異なると、表面上に位置する熱硬化性樹脂と、裏面上に位置する熱硬化性樹脂とで、例えば硬化の進み具合（硬化進度）に差が生じることとなる。すなわち、表裏面上に位置する熱硬化性樹脂の一方が他方よりも早く硬くなる。したがって、上記したように、回路基板を中空保持してケーシングを成形する構成では、硬化進度差などに基づく熱硬化性樹脂からの圧力により、回路基板が大きく変形する恐れがある。また、上記圧力により、回路基板に対する電子部品の接続信頼性が低下したり、電子部品自身が故障する恐れもある。
さらに、回路基板を中空保持するための支持ピンを必要とするため、金型の構造が複雑化するとともに、成形後に、支持ピン跡がケーシングに残って見栄えが悪くなるという問題がある。
一方、例えば特許文献１には、片面のみに電子部品が実装された回路基板を、その非実装面が内壁面に密着するように金型のキャビティ内に保持し、この状態で、キャビティ内に熱硬化性樹脂を充填して固化させることで、回路基板の非実装面が外表面の一部をなすようにケーシングを成形してなる電子装置（電子回路装置）が示されている。
特開２００６−３０３３２７号公報
特許文献１に示される製造方法によれば、回路基板の非実装面を内壁面に密着させた状態で、キャビティ内に熱硬化性樹脂を充填して固化させるので、ケーシングを形成する際の熱硬化性樹脂からの圧力が回路基板の片面（実装面）のみに作用し、回路基板の変形や電子部品の接続信頼性低下などを抑制することができる。また、支持ピンが不要であるので、金型の構造を簡素化するとともに、見栄えを向上することができる。
しかしながら、特許文献１に示される製造方法では、電子部品を回路基板の片面のみに実装するため、回路基板の両面に電子部品が実装される構成に比べて、回路基板の厚み方向に垂直な方向における回路基板の体格（表面及び裏面の面積）、ひいては電子装置の体格が大型化してしまう。
本発明は上記問題点に鑑み、回路基板の変形や電子部品の実装信頼性低下を抑制し、且つ、回路基板の厚み方向に垂直な方向の体格を小型化することのできる電子装置の製造方法を提供することを目的とする。
上記目的を達成する為に請求項１に記載の発明は、表裏面に電子部品が実装された回路基板を、熱硬化性樹脂からなるケーシングにて封止してなる電子装置の製造方法であって、表面のみに電子部品が実装された回路基板を、裏面が内面に密着するように金型のキャビティ内に保持した状態で、キャビティ内に熱硬化性樹脂を充填して固化させ、回路基板の裏面が外表面の一部をなすように、回路基板の表面及び該表面に実装された電子部品を封止する第１ケーシングを成形する第１成形工程と、第１成形工程後、回路基板の裏面に電子部品を実装する実装工程と、実装工程後、第１ケーシングの外表面が内面に密着するように回路基板を金型のキャビティ内に保持した状態で、キャビティ内に熱硬化性樹脂を充填して固化させ、第１ケーシングに密着して第１ケーシングとともにケーシングをなすように、回路基板の裏面及び該裏面に実装された電子部品を封止する第２ケーシングを成形する第２成形工程と、を備えることを特徴とする。
本発明では、ケーシングを、回路基板の主として表面側を被覆する第１ケーシングの成形と、回路基板の主として裏面側を被覆する第２ケーシングの成形の、２段階の成形にて形成する。第１ケーシングを成形する際には、表面のみに電子部品が実装された回路基板の裏面を金型の内面に密着させた状態で、キャビティ内に熱硬化性樹脂を充填して固化させる。したがって、熱硬化性樹脂からの圧力は、回路基板の両面のうちの表面のみに作用し、これにより回路基板は金型に押し付けられる。しかしながら、回路基板は、その裏面全面が内面に密着して金型に支持されているため、回路基板の変形や電子部品の接続信頼性低下などを抑制することができる。
一方、第２ケーシングを形成する際には、第１ケーシングの外表面を金型の内面に密着させた状態で、キャビティ内に熱硬化性樹脂を充填して固化させる。したがって、熱硬化性樹脂からの圧力は、回路基板の両面のうちの裏面のみに作用し、これにより回路基板は金型に押し付けられる。しかしながら、回路基板は、第１ケーシングを介して金型に支持されているため、回路基板の変形や電子部品の接続信頼性低下などを抑制することができる。
また、本発明では、第１ケーシングの成形後、第１ケーシングから露出する回路基板の裏面に電子部品を実装し、次いで第２ケーシングを成形する。このように、回路基板の両面に電子部品を実装することができるので、回路基板の厚み方向に垂直な方向（以下、単に垂直方向と示す）において、回路基板、ひいては電子装置の体格を小型化することができる。
以上から、本発明によれば、回路基板の両面が、熱硬化性樹脂からなるケーシングにて封止される構成でありながら、回路基板の変形や電子部品の実装信頼性低下を抑制することができ、且つ、垂直方向において体格を小型化することができる。
なお、本発明では、外部接続端子の一部を除く回路基板の全体を、ケーシングが内包（封止）するので、回路基板とケーシングとの境界の端部が外部に露出する構成に比べて、回路基板（電子部品を含む）の封止の信頼性を向上することもできる。
また、回路基板全体が、ケーシングに内包される構造でありながら、支持ピンを不要とすることができるので、見栄えを向上することも可能である。
上記した製造方法は、請求項２に記載のように、第１成形工程及び第２成形工程として、トランスファ成形法を用いる場合に好適である。
半導体パッケージ（ＩＣパッケージ）の封止法として知られているトランスファ成形法の場合、回路基板のサイズの大型化にともない金型が大型化すると、ゲート（プランジャ）から遠い部位に熱硬化性樹脂が充填される前に、ゲートに近い部位では熱硬化性樹脂の硬化が始まり、キャビティ内への熱硬化性樹脂の流入が不均一となってボイドなどが生じる恐れがある。また、ゲートから遠い部位では、硬化が始まることで熱硬化性樹脂の流動性が低下し、電子部品などにダメージを与える恐れがある。
これに対し、本発明では、垂直方向において回路基板の体格を小型化し、ひいては金型も小型化することができるので、これらの不具合が生じるのを抑制することができる。すなわち、トランスファ成形法に好適である。
ところで本発明では、第１ケーシングに第２ケーシングを密着させて、外部接続端子の一部を除く回路基板全体を封止するケーシングとする。したがって、請求項３に記載のように、第１ケーシングと第２ケーシングの構成材料を同じとすると良い。
これによれば、第１ケーシングと第２ケーシングとの間で、線膨張係数差に基づく応力が生じないため、上記応力により、第１ケーシングと第２ケーシングとの境界（密着部位）にて剥離などが生じるのを抑制することができる。すなわち、回路基板の封止の信頼性を向上することができる。
一方、請求項４に記載のように、第２ケーシングの線膨張係数が、第１ケーシングの線膨張係数よりも小さい構成としても良い。
第２ケーシングは、第２成形工程のみを経るため、先に第１成形工程を経た第１ケーシングに比べて、熱硬化性樹脂の重合（硬化）の度合いが遅れている。したがって、第２ケーシングの線膨張係数を、第１ケーシングの線膨張係数よりも小さいものとすると、第２ケーシングの収縮量を小さくし、第１ケーシングと第２ケーシングとの境界（密着部位）にて剥離などが生じるのを抑制することができる。すなわち、回路基板の封止の信頼性を向上することができる。
請求項５に記載のように、上記した発明は、ケーシングの形状がカード状の電子装置の製造に好適である。ケーシングがカード状のもの、換言すれば薄い平板状のものは、ケーシングに内包される回路基板の厚さも薄いため、回路基板を中空保持した状態で１回の成形工程でケーシングを成形すると、表裏面の熱硬化性樹脂の硬化進度差などに基づく熱硬化性樹脂からの圧力により、回路基板が大きく変形する恐れがある。しかしながら、上記した発明によれば、このような形状の電子装置であっても、回路基板の変形などを抑制することができる。
第１実施形態に係る電子キーの概略構成を示す断面図である。 電子キーのうち、回路基板の概略構成を示す平面図である。 電子キーの製造工程のうち、第１成形工程の前段を示す断面図である。 電子キーの製造工程のうち、第１成形工程の後段を示す断面図である。 電子キーの製造工程のうち、実装工程を示す断面図である。 電子キーの製造工程のうち、第２成形工程を示す断面図である。
（第１実施形態）
図１は、第１実施形態に係る電子キーの概略構成を示す断面図である。図２は、電子キーのうち、回路基板の概略構成を示す平面図である。図３〜図６は、電子キーの製造工程を示す断面図であり、そのうち、図３及び図４は第１成形工程を、図５は実装工程を、図６は第２成形工程を示している。
以下においては、電子装置の一例として、自動車等の車両に用いられる電子キーシステム、具体的にはスマートエントリシステム、で用いられる携帯機（送受信機）である電子キーを示す。なお、回路基板（プリント基板）の厚み方向を単に厚み方向とし、該厚み方向に垂直な方向（回路基板の表裏面に沿う方向）を単に垂直方向とする。
図１及び図２に示すように、本実施形態に係る電子キー１０は、要部として、表面１１ａ及び裏面１１ｂに電子部品２１が実装された回路基板１１と、外部接続端子としてのターミナル２３，２４の一部を除く回路基板１１全体を樹脂封止するケーシング１２と、を有している。
回路基板１１は、図２に示すように、配線基板２０、該配線基板２０に実装された電子部品２１、及びターミナル２３，２４を備えている。配線基板２０は、絶縁基材に配線パターンを配置してなるものであり、本実施形態では、ガラスエポキシ樹脂（ガラス繊維強化エポキシ樹脂）からなる絶縁基材に、銅箔からなる配線パターンが配置されて構成されている。なお、絶縁基材の構成材料としては、上記したガラスエポキシ樹脂に限定されるものではなく、その他の合成樹脂材料やセラミックなどを採用することができる。また、絶縁基材に配置される配線パターンの層数も特に限定されるものではない。
この配線基板２０の表面１１ａ及び裏面１１ｂには、配線パターンの一部としてランド（図示略）がそれぞれ形成されており、各ランドに、電子部品２１がはんだ付けされている。すなわち、本実施形態では、回路基板１１の両面１１ａ，１１ｂに、電子部品２１が実装されている。この電子部品２１としては、例えば、抵抗、コンデンサ、ダイオード、トランジスタ、ＩＣ、アンテナなどがある。
また、本実施形態では、配線基板２０に切欠き部２２が設けられて電池収容空間が形成されるとともに、給電源としてのボタン型電池のプラス極に接触するプラス極側ターミナル２３と、ボタン型電池のマイナス極に接触するマイナス極側ターミナル２４とが、配線基板２０に実装されている。より詳しくは、図２に示すように、垂直方向に沿う配線基板２０の平面形状が、長方形の一方の短手辺の中央部位から、他方の短手辺に向けて幅一定で除去されてなる平面略コの字状となっている。そして、その除去部位が両面１１ａ，１１ｂを貫通する電池収容空間となっており、除去部位の縁部が平面略コの字状の切欠き部２２となっている。また、両ターミナル２３，２４は、電池収容空間に臨み、且つ、平面略コの字状の切欠き部２２における対向部位間を橋渡し（架橋）するように配置され、その両端において、上記したランドにはんだ付けされている。
ケーシング１２は、外部接続端子としてのターミナル２３，２４の一部を除く回路基板１１全体、換言すれば、電子部品２１の実装された配線基板２０の全体、及び、ターミナル２３，２４の一部、を封止している。すなわち、ケーシング１２は、電子キー１０の外表面を成している。このケーシング１２は、金型のキャビティ内に熱硬化性樹脂を充填して固化（硬化）させることで成形されている。
本実施形態では、一例として、ケーシング１２が、半導体パッケージの封止にて周知であるトランスファ成形法を用いて成形されている。熱硬化性樹脂は、溶融状態での粘度が一般に熱可塑性樹脂よりも低いため、トランスファ成形時の充填圧力を、熱可塑性樹脂の射出成形の充填圧力に比べて低くすることができる。また、熱硬化性樹脂を硬化させるための硬化反応温度は、熱可塑性樹脂の射出成形において、熱可塑性樹脂の溶融温度よりも低い。したがって、本実施形態に示すような、電子部品２１などがはんだ付けされた回路基板１１の封止に好適である。
また、ケーシング１２は、トランスファ成形してなる第１ケーシング３０と、トランスファ成形してなる第２ケーシング３１とを、互いに密着させて構成されている。ケーシング１２のうち、第１ケーシング３０は、主として、回路基板１１の表面１１ａ側を封止する部位であり、本実施形態では、電子部品２１を含む表面１１ａの全面とともに、側面全面も封止している。一方、第２ケーシング３１は、主として、回路基板１１の裏面１１ｂ側を封止する部位であり、本実施形態では、電子部品２１を含む裏面１１ｂの全面を封止している。そして、第１ケーシング３０と第２ケーシング３１との密着部位（境界）が、回路基板１１（配線基板２０）の裏面１１ｂと面一となっている。
これらケーシング３０，３１からなるケーシング１２は、その外形形状が、図１に示すように、略カード状、たとえば通常のクレジットカードとして用いられているＩＤ−１型カードとほぼ同等の寸法、となっている。
ケーシング１２を構成する材料としては、電子部品２１などの実装に用いられるはんだの融点（Ｔ１）と、ケーシング１２の構成材料の硬化反応温度（Ｔ２）とが、少なくともＴ１＞Ｔ２の関係を満たし、好ましくはＴ２がＴ１よりも充分に低い熱硬化性樹脂を採用することができる。本実施形態では、両ケーシング３０，３１の構成材料として、硬化反応温度が１７０℃のエポキシ樹脂（同一材料）を含む樹脂材料を採用しており、電子部品２１などの実装に用いられるはんだの融点２４０℃よりも硬化反応温度が充分に低いため、成形時におけるはんだの溶融を抑制することができる。
ケーシング１２の構成材料であるエポキシ樹脂は、耐熱性及び機械強度に優れる性質を有している。一方、電子キー１０は、常時運転者に携帯されるので、ケーシング１２をエポキシ樹脂により形成することで電子キー１０の信頼性を高めることができる。
なお、本実施形態における電子キー１０では、ケーシング１２を構成する熱硬化性樹脂としてエポキシ樹脂を用いているが、これに限定されるものではなく、他の種類の熱硬化性樹脂、例えばフェノール樹脂や不飽和ポリエステル樹脂等を用いることもできる。その場合も、上記したＴ１，Ｔ２の関係を成立させれば良い。
次に、上記した電子キー１０の製造方法について説明する。まず、図３に示すように、両面１１ａ，１１ｂのうち、表面１１ａのみに電子部品２１が実装された回路基板１１を準備する。本実施形態では、ターミナル２３，２４も、表面１１ａに実装されている。そして、この回路基板１１を、裏面１１ｂが金型１００のキャビティ１０３を構成する内面の一部に密着するように保持する。なお、以下に示す上下方向は、厚み方向と一致する。
金型１００は、大きく分けて、上型１０１、下型１０２、及びスライドコア（図示略）を備えている。スライドコアは、上記した両ターミナル２３，２４の中央部を覆い電池収容空間を形成するためのものである。上型１０１、下型１０２は、それぞれ固定盤若しくは可動盤（いずれも図示略）を有しており、成形機のプラテンに固定されている。
上型１０１には、ゲート１０４からキャビティ１０３内へ充填される樹脂の供給通路としてのスプルー（ランナ）１０５が形成されており、スプルー１０５の上流側には樹脂を投入するための上下方向（厚み方向）に延びるポット１０６が設けられている。そして、ポット１０６の上方には、プラテン（図示略）の貫通孔を介してポット１０６内に進退可能なプランジャ（ピストン）１０７が配設されている。
一方、下型１０２には、キャビティ１０３内にセットされた回路基板１１を負圧により吸引して保持するための吸引孔１０８が形成されている。この吸引孔１０８は、配管（図示略）を介して外部の真空ポンプ（図示略）に接続されており、必要に応じて吸引孔１０８内の圧力が負圧に制御される。
表面１１ａのみに電子部品２１が実装された回路基板１１は、上型１０１と下型１０２が離間した状態において、下型１０２の表面（型締めした際にキャビティ１０３の内面となる下型１０２の上面）１０２ａに、電子部品２１が実装されていない裏面１１ｂの全面が接するように所定位置に配設され、型締めされる。このとき、吸引孔１０８内を負圧にすることにより、回路基板１１には図示下方へ向かう力が作用し、回路基板１１は下型１０２の表面１０２ａに完全に密着する。
図３に示すように、金型１００を型締めしてキャビティ１０３内に回路基板１１を保持したら、ポット１０６の上端開口部から、トランスファ成形用の樹脂材料からなるタブレット３０ａを投入する。
この樹脂材料としては、熱硬化性樹脂、本実施形態ではエポキシ樹脂、を用いる。詳しくは、エポキシ樹脂に、シリカなどのフィラーや硬化剤に加え、触媒（硬化促進剤）や離型剤などを適宜配合してなるものを用いる。そして、予め、Ｂステージ状の粉末のエポキシ樹脂を押し固めてタブレット３０ａとしている。このように、ポット１０６に投入される樹脂材料をタブレット３０ａとすることで、作業性が良好となるとともに、成形樹脂中に空気が混入することを抑制することができる。タブレット３０ａは、必要に応じて予熱してから、ポット１０６に投入される。
このとき、金型１００の温度は、熱硬化性樹脂の硬化反応に適した温度とする必要がある。キャビティ１０３内に配設され、インサート成形される回路基板１１には、電子部品２１やターミナル２３，２４がはんだ実装されているため、成形時におけるはんだの溶融を防ぐために、金型１００の温度は、熱硬化性樹脂を硬化させつつ、はんだの融点よりも充分に低い温度に設定される。本実施形態では、上記したように、融点が２４０℃のはんだと、硬化反応温度が１７０℃のエポキシ樹脂を用いている。
上記したタブレット３０ａを金型１００のポット１０６内に投入したら、図４に示すように、ポット１０６内にプランジャ１０７を下降させ、タブレット３０ａを軟化させて液状とし、スプルー１０５を介してゲート１０４からキャビティ１０３内に充填する。キャビティ１０３内に充填された液状のエポキシ樹脂は、金型１００から受熱して重合し、硬化（固化）する。これにより、第１ケーシング３０が成形される。以上が、第１成形工程である。
次いで、金型１００の上型１０１と下型１０２とを型開きし、図示しないエジェクタ機構を作動して、回路基板１１がインサート成形された第１ケーシング３０を離型する。離型された第１ケーシング３０には、スプルー（ランナ）１０５内で固化した樹脂（スプルー部（ランナ部））、及び、ポット１０６内で固化した樹脂（カル）が一体となっているので、ゲート部で切断してカルおよびランナ部を除去する。
キャビティ１０３内で成形された第１ケーシング３０は、回路基板１１の表面１１ａに実装された電子部品２１の全体と、回路基板１１の表面１１ａ及び側面と、両ターミナル２３，２４の一部、つまり図２に示す回路基板１１への接続部及びその近傍とを、樹脂材料により封止して形成されている。すなわち、回路基板１１の裏面１１ｂは、第１ケーシング３０の表面に露出している。詳しくは、第１ケーシング３０の外表面の一部と回路基板１１の裏面１１ｂとは互いに滑らかに連続して同一面を形成している。
第１ケーシング３０の成形が完了すると、次いで図５に示すように、第１ケーシング３０から露出する回路基板１１の裏面１１ｂ上に、電子部品２１をリフローはんだ付けする。これにより、回路基板１１は、その両面１１ａ，１１ｂに電子部品２１が実装された両面実装基板となる。以上が、実装工程である。
裏面１１ｂへの電子部品２１の実装が完了すると、次いで図６に示すように、回路基板１１を、第１ケーシング３０の外表面の一部が金型１１０のキャビティ１１３の内面の一部に密着するように保持する。
金型１１０は、上記した金型１００同様の構成となっている。すなわち、大きく分けて、上型１１１、下型１１２、及びスライドコア（図示略）を備えている。スライドコアは、上記した両ターミナル２３，２４の中央部を覆い電池収容空間を形成するためのものである。上型１１１、下型１１２は、それぞれ固定盤若しくは可動盤（いずれも図示略）を有しており、成形機のプラテンに固定されている。
上型１１１には、ゲート１１４からキャビティ１１３内へ充填される樹脂の供給通路としてのスプルー（ランナ）１１５が形成されており、スプルー１１５の上流側には樹脂を投入するための上下方向に延びるポット１１６が設けられている。そして、ポット１１６の上方には、プラテン（図示略）の貫通孔を介してポット１１６内に進退可能なプランジャ（ピストン）１１７が配設されている。
両面１１ａ，１１ｂに電子部品２１が実装された回路基板１１は、上型１１１と下型１１２が離間した状態において、下型１１２の表面（型締めした際にキャビティ１１３の内面となる下型１１２の上面）１１２ａに、第１ケーシング３０の外表面における、回路基板１１の裏面１１ｂと面一の部位を除く部位の全体が接するように所定位置に配設され、型締めされる。このとき、下型１１２の凹内に第１ケーシング３０が位置決め配置されるため、本実施形態では、下型１１２に吸引孔を設けていない。
そして、上記した第１ケーシング３０の成形同様、金型１１０を型締めしてキャビティ１１３内に回路基板１１を保持したら、ポット１１６の上端開口部から、トランスファ成形用の樹脂材料からなるタブレット（図示略）を投入する。
この樹脂材料としては、熱硬化性樹脂を用いる。本実施形態では、第１ケーシング３０の構成材料と同一の材料、詳しくは、エポキシ樹脂、シリカなどのフィラー、硬化剤に加え、触媒（硬化促進剤）や離型剤などを適宜配合してなるものを用いる。そして、予め、Ｂステージ状の粉末のエポキシ樹脂を押し固めてタブレットとしている。
また、第２ケーシング３１の成形においても、金型１００の温度を、熱硬化性樹脂の硬化反応に適した温度とする必要があり、成形時におけるはんだの溶融を防ぐために、金型１００の温度は、熱硬化性樹脂を硬化させつつ、はんだの融点よりも充分に低い温度に設定される。
そして、タブレットを金型１１０のポット１１６内に投入したら、図６に示すように、ポット１１６内にプランジャ１１７を下降させ、タブレットを軟化させて液状とし、スプルー１１５を介してゲート１１４からキャビティ１１３内に充填する。キャビティ１１３内に充填された液状のエポキシ樹脂は、金型１１０から受熱して重合し、硬化（固化）する。これにより、第２ケーシング３１が成形される。以上が、第２成形工程である。
次いで、金型１１０の上型１１１と下型１１２とを型開きし、図示しないエジェクタ機構を作動して、回路基板１１がインサート成形された第２ケーシング３１（ケーシング１２）を離型する。離型された第２ケーシング３１には、スプルー（ランナ）１１５内で固化した樹脂（スプルー部（ランナ部））、及び、ポット１１６内で固化した樹脂（カル）が一体となっているので、ゲート部で切断してカルおよびランナ部を除去する。以上により、図１に示した電子キー１０を得ることができる。
キャビティ１１３内で成形された第２ケーシング３１は、回路基板１１の裏面１１ｂに実装された電子部品２１の全体と、回路基板１１の裏面１１ｂとを、樹脂材料により封止して形成される。また、第２ケーシング３１は、第１ケーシング３０における回路基板１１の裏面１１ｂと面一の部位に密着しており、これにより第１ケーシング３０と第２ケーシング３１とが一体化されて１つのケーシング１２となる。
そして、回路基板１１、回路基板１１に実装された電子部品２１、及び両ターミナル２３，２４における配線基板２０との接続部位は、ケーシング１２を形成する樹脂内に完全に内包されて封止される。これにより、ケーシング１２内の電気回路は、両ターミナル２３，２４の電池収容空間に臨む部分を除いて完全に密閉されるので、電子キー１０を防水構造とすることができる。
なお、第２成形工程終了後、必要に応じて、熱硬化性樹脂を硬化させつつ、はんだの融点よりも充分に低い温度にて、回路基板１１がインサート成形されたケーシング１２を所定時間加熱し、エポキシ樹脂の重合反応を完結させるようにしても良い。
次に、上記した電子キー１０の製造方法における特徴部分の効果について説明する。先ず本実施形態では、回路基板１１を封止するケーシング１２を、回路基板１１の主として表面１１ａ側を被覆する第１ケーシング３０の成形と、回路基板１１の主として裏面１１ｂ側を被覆する第２ケーシング３１の成形の、２段階の成形にて形成する。
第１ケーシング３０を成形する際には、回路基板１１の両面１１ａ，１１ｂのうち、表面１１ａのみに電子部品２１などが実装され、裏面１１ｂには電子部品２１が実装されていない。したがって、裏面１１ｂを金型１００の表面１０２ａに密着させることができる。そして、裏面１１ｂ（非実装面）を金型１００の表面１０２ａに密着させた状態で、キャビティ１０３内にエポキシ樹脂を含む樹脂材料を充填して固化させる。このとき、樹脂材料からの圧力は、回路基板１１の両面１１ａ，１１ｂのうちの表面１１ａのみに作用し、これにより回路基板１１は金型１００（下型１０２）に押し付けられる。しかしながら、回路基板１１は、その裏面１１ｂ全面が予め表面１０２ａに密着して金型１００（下型１０２）に支持されているため、回路基板１１の変形や電子部品２１の接続信頼性低下などを抑制することができる。
一方、第２ケーシング３１を形成する際には、先に成形した第１ケーシング３０の外表面の一部を金型１１０（下型１１２）の表面１１２ａに密着させた状態で、キャビティ１１３内にエポキシ樹脂を含む樹脂材料を充填して固化させる。したがって、樹脂材料からの圧力は、回路基板１１の両面１１ａ，１１ｂのうちの裏面１１ｂのみに作用し、これにより回路基板１１は金型１１０（下型１１２）に押し付けられる。しかしながら、回路基板１１は、第１ケーシング３０を介して金型１１０（下型１１２）に支持されているため、回路基板１１の変形や電子部品２１の接続信頼性低下などを抑制することができる。
また、本実施形態では、第１ケーシング３０の成形後、第１ケーシング３０から露出する回路基板１１の裏面１１ｂに電子部品２１を実装し、次いで、第２ケーシング３１を成形する。このように、回路基板１１の両面１１ａ，１１ｂに電子部品２１を実装することができるので、垂直方向において、回路基板１１、ひいては電子キー１０の体格を小型化することができる。
以上から、本実施形態に係る電子キー１０の製造方法によれば、両面１１ａ，１１ｂに電子部品２１の実装された回路基板１１がケーシング１２にインサート成形された構成でありながら、回路基板１１の変形や電子部品２１の実装信頼性低下を抑制し、且つ、垂直方向において体格を小型化することができる。
また、本実施形態では、外部接続端子としてのターミナル２３，２４の一部を除く回路基板１１の全体を、ケーシング１２が内包（封止）するので、回路基板１１とケーシング１２との境界（接触面）の端部が外部に露出する構成に比べて、回路基板１１の封止の信頼性を向上することもできる。
また、本実施形態では、回路基板１１全体が、ケーシング１２に内包される構造でありながら、支持ピンを不要とすることができるので、見栄えを向上することが可能である。
また、本実施形態では、第１ケーシング３０と第２ケーシング３１の成形に、トランスファ成形法を用いている。半導体パッケージ（ＩＣパッケージ）の封止法として知られているトランスファ成形法の場合、回路基板１１のサイズの大型化にともない金型が大型化すると、ゲート（プランジャ）から遠い部位に熱硬化性樹脂を含む樹脂材料が充填される前に、ゲートに近い部位では熱硬化性樹脂の硬化が始まり、キャビティ内への熱硬化性樹脂の流入が不均一となってボイドなどが生じる恐れがある。また、ゲートから遠い部位では、熱硬化性樹脂の流動性が低下して、電子部品などにダメージを与える恐れがある。これに対し、本実施形態では、回路基板１１の両面１１ａ，１１ｂに電子部品２１を実装するため、片面のみ電子部品が実装された回路基板と比べて、垂直方向における回路基板１１の体格が小さくなる。したがって、トランスファ成形法を採用しながらも、上記した不具合が生じるのを抑制することができる。
また、本実施形態では、第１ケーシング３０と第２ケーシング３１の構成材料として、エポキシ樹脂を含む同一の樹脂材料を採用している。したがって、第１ケーシング３０と第２ケーシング３１とが互いに密着する構成でありながら、線膨張係数差に基づき生じる応力により、第１ケーシング３０と第２ケーシング３１との境界（密着部位）にて剥離などが生じるのを抑制することができる。すなわち、ケーシング１２に内包された回路基板１１の封止の信頼性を向上することができる。
また、本実施形態では、ケーシング１２の外形形状が、図１に示すように、略カード状となっている。このように、ケーシング１２が略カード状のもの、換言すれば薄い平板状のものは、ケーシング１２に内包される回路基板１１の厚さも薄いため、回路基板１１を中空保持して一度の成形工程でケーシング１２を成形すると、両面１１ａ，１１ｂ上に位置する熱硬化性樹脂の硬化進度差などに基づく熱硬化性樹脂からの圧力により、回路基板１１が大きく変形する恐れがある。しかしながら、本実施形態では、２回の成形工程を経ることで、回路基板１１を中空保持しないので、回路基板１１の変形などを抑制することができる。
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
本実施形態では、熱硬化性樹脂からなる第１ケーシング３０及び第２ケーシング３１の成形法として、トランスファ成形法を採用する例を示した。しかしながら、第１ケーシング３０及び第２ケーシング３１の少なくとも一方が、トランスファ成形法以外の、熱硬化性樹脂の成形法によって成形されても良い。例えば、コンプレッション成形法にて成形されても良い。
本実施形態では、電子装置として、スマートエントリシステムで用いられる携帯機（送受信機）である電子キー１０の例を示した。しかしながら、電子装置としては、上記例に限定されるものではない。例えば、キーレスエントリーシステムで用いられる携帯機や、自動車に搭載される他の電子装置に適用してもよい。さらに、自動車用の各種電子装置に限らず、民生用各種装置に用いられる電子装置に適用してもよい。また、電子装置の形状も略カード状に限定されるものではない。
本実施形態では、第１ケーシング３０を成形する第１成形工程と、第２ケーシング３１を成形する第２成形工程とで、互いに異なる金型１００，１１０を用いる例を示した。しかしながら、第２成形工程では、第１ケーシング３０の外表面の一部を型の内面に密着させるため、第１成形工程で用いる金型１００の一部、具体的には回路基板１１の表面１１ａ側に位置する型を、第１成形工程と第２成形工程とで共通（兼用）としても良い。
本実施形態では、第１ケーシング３０と第２ケーシング３１の境界（密着部位）が、回路基板１１の裏面１１ｂと、滑らかに連続して同一面を形成している例を示した。しかしながら、第１ケーシング３０と第２ケーシング３１の境界（密着部位）の位置は、上記例に限定されるものではない。
本実施形態では、第１ケーシング３０と第２ケーシング３１の構成材料として、エポキシ樹脂を含む同一の樹脂材料を採用する例を示した。しかしながら、第２ケーシング３１の線膨張係数が、第１ケーシング３０の線膨張係数よりも小さい構成としても良い。例えば、第１ケーシング３０の線膨張係数を回路基板１１の線膨張係数の略一致させ、第２ケーシング３１の線膨張係数を第１ケーシング３０の線膨張係数よりも小さくしても良い。第２ケーシング３１は、第２成形工程のみを経るため、先に第１成形工程を経た第１ケーシング３０に比べて、熱硬化性樹脂の重合の度合いが遅れている。逆に言えば、第１ケーシング３０は２回の成形工程を経るため、第２ケーシング３１に比べて、重合が進んでいる。すなわち、第２成形工程が終了した時点で、第１ケーシング３０のほうが、第２ケーシング３１よりも形態が安定している。したがって、第２ケーシング３１の線膨張係数を、第１ケーシング３０の線膨張係数よりも小さいものとすると、第２ケーシング３１の収縮量を小さくして、第１ケーシング３０と第２ケーシング３１との境界（密着部位）にて剥離などが生じるのを抑制することができる。すなわち、ケーシング１２に内包された回路基板１１の封止の信頼性を向上することができる。
本実施形態では、回路基板１１の表面１１ａ及び裏面１１ｂに実装される電子部品２１の種類については特に言及しなかった。しかしながら、上記したように、第１ケーシング３０は、第１成形工程で成形された後、第２成形工程で、金型１１０などから熱を受ける。この第２成形工程の熱がアニーリングの効果を果たし、第１ケーシング３０に内在する応力や歪が低減される。したがって、電子部品２１のうち、発振子やアンテナなど、周波数特性が応力や歪の影響を受ける電子部品２１については、第１成形工程の前に、第１ケーシング３０にて封止される回路基板１１の表面１１ａ上に実装しておくと良い。
１０・・・電子キー（電子装置）
１１・・・回路基板
１１ａ・・・表面
１１ｂ・・・裏面
１２・・・ケーシング
２１・・・電子部品
３０・・・第１ケーシング
３１・・・第２ケーシング
１００，１１０・・・金型
１０１，１１１・・・上型
１０２，１１２・・・下型
１０３，１１３・・・キャビティ

Claims (5)

  1. 表裏面に電子部品が実装された回路基板を、熱硬化性樹脂からなるケーシングにて封止してなる電子装置の製造方法であって、
    前記表面のみに前記電子部品が実装された前記回路基板を、前記裏面が内面に密着するように金型のキャビティ内に保持した状態で、前記キャビティ内に前記熱硬化性樹脂を充填して固化させ、前記回路基板の裏面が外表面の一部をなすように、前記回路基板の表面及び該表面に実装された前記電子部品を封止する第１ケーシングを成形する第１成形工程と、
    前記第１成形工程後、前記回路基板の裏面に前記電子部品を実装する実装工程と、
    前記実装工程後、前記第１ケーシングの外表面が内面に密着するように前記回路基板を金型のキャビティ内に保持した状態で、前記キャビティ内に前記熱硬化性樹脂を充填して固化させ、前記第１ケーシングに密着して前記第１ケーシングとともに前記ケーシングをなすように、前記回路基板の裏面及び該裏面に実装された前記電子部品を封止する第２ケーシングを成形する第２成形工程と、を備えることを特徴とする電子装置の製造方法。
  2. 前記第１成形工程及び前記第２成形工程では、トランスファ成形法を用いることを特徴とする請求項１に記載の電子装置の製造方法。
  3. 前記第１ケーシングと前記第２ケーシングの構成材料が同じであることを特徴とする請求項１又は請求項２に記載の電子装置の製造方法。
  4. 前記第２ケーシングの線膨張係数が、前記第１ケーシングの線膨張係数よりも小さいことを特徴とする請求項１又は請求項２に記載の電子装置の製造方法。
  5. 前記ケーシングの形状がカード状であることを特徴とする請求項１〜４いずれか１項に記載の電子装置の製造方法。
JP2009075026A 2009-03-25 2009-03-25 電子装置の製造方法 Expired - Fee Related JP5146382B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009075026A JP5146382B2 (ja) 2009-03-25 2009-03-25 電子装置の製造方法
US12/661,497 US8020289B2 (en) 2009-03-25 2010-03-18 Method of producing electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009075026A JP5146382B2 (ja) 2009-03-25 2009-03-25 電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010232209A true JP2010232209A (ja) 2010-10-14
JP5146382B2 JP5146382B2 (ja) 2013-02-20

Family

ID=42782356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009075026A Expired - Fee Related JP5146382B2 (ja) 2009-03-25 2009-03-25 電子装置の製造方法

Country Status (2)

Country Link
US (1) US8020289B2 (ja)
JP (1) JP5146382B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014148586A (ja) * 2013-01-31 2014-08-21 Sumitomo Bakelite Co Ltd 封止用エポキシ樹脂組成物、電子装置、自動車および電子装置の製造方法
JP2015076484A (ja) * 2013-10-08 2015-04-20 株式会社デンソー 電子装置およびその製造方法
JP2015182369A (ja) * 2014-03-25 2015-10-22 セイコーエプソン株式会社 記録装置
JP2016536780A (ja) * 2013-10-02 2016-11-24 コンティ テミック マイクロエレクトロニック ゲゼルシャフト ミット ベシュレンクテル ハフツングＣｏｎｔｉ Ｔｅｍｉｃ ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ ＧｍｂＨ 回路装置及び該回路装置の製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014103183A (ja) * 2012-11-19 2014-06-05 Mitsubishi Electric Corp 電子回路、その製造方法、および電子部品
DE102013002629A1 (de) * 2013-02-15 2014-08-21 HKR Seuffer Automotive GmbH & Co. KG Deckelelement und Gehäusevorrichtung zur Verwendung des Deckelelements
JP6634316B2 (ja) * 2016-03-04 2020-01-22 日立オートモティブシステムズ株式会社 樹脂封止型車載制御装置
IT201800005297A1 (it) 2018-05-11 2019-11-11 Pedivella di bicicletta e relativa guarnitura
IT201800005294A1 (it) * 2018-05-11 2019-11-11 Componente di bicicletta in materiale composito e relativo processo di fabbricazione
IT201800005302A1 (it) 2018-05-11 2019-11-11 Pedivella di bicicletta dal lato trasmissione, dotata di rilevatore di sforzi/deformazioni per un misuratore di coppia o di potenza, nonche' metodi correlati
TWI804619B (zh) 2018-05-11 2023-06-11 義大利商坎帕克諾羅公司 設有電氣/電子系統的自行車曲柄臂
IT201800005299A1 (it) 2018-05-11 2019-11-11 Componente di bicicletta dotato di sensore di sforzi/deformazioni compensato in temperatura
KR102545290B1 (ko) * 2018-08-29 2023-06-16 삼성전자주식회사 반도체 패키지 몰딩 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04255264A (ja) * 1991-02-07 1992-09-10 Nec Corp 混成集積回路
JPH06163812A (ja) * 1992-11-26 1994-06-10 Seiko Epson Corp 半導体装置および半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH063819B2 (ja) * 1989-04-17 1994-01-12 セイコーエプソン株式会社 半導体装置の実装構造および実装方法
JPH05169885A (ja) * 1991-12-26 1993-07-09 Mitsubishi Electric Corp 薄型ｉｃカード
JPH08181414A (ja) 1994-12-27 1996-07-12 Hitachi Cable Ltd 射出成形回路基板の製造方法
JPH08276458A (ja) 1995-04-06 1996-10-22 Dainippon Printing Co Ltd 非接触ｉｃタグの製造方法及び非接触ｉｃタグ
JP2006303106A (ja) 2005-04-19 2006-11-02 Denso Corp 電子回路装置
JP4548199B2 (ja) 2005-04-22 2010-09-22 株式会社デンソー 電子回路装置の製造方法
JP4595655B2 (ja) * 2005-04-28 2010-12-08 株式会社デンソー 電子回路装置およびその製造方法
JP5077275B2 (ja) * 2009-03-25 2012-11-21 株式会社デンソー 電子装置の製造方法及び電子装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04255264A (ja) * 1991-02-07 1992-09-10 Nec Corp 混成集積回路
JPH06163812A (ja) * 1992-11-26 1994-06-10 Seiko Epson Corp 半導体装置および半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014148586A (ja) * 2013-01-31 2014-08-21 Sumitomo Bakelite Co Ltd 封止用エポキシ樹脂組成物、電子装置、自動車および電子装置の製造方法
JP2016536780A (ja) * 2013-10-02 2016-11-24 コンティ テミック マイクロエレクトロニック ゲゼルシャフト ミット ベシュレンクテル ハフツングＣｏｎｔｉ Ｔｅｍｉｃ ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ ＧｍｂＨ 回路装置及び該回路装置の製造方法
US9748213B2 (en) 2013-10-02 2017-08-29 Conti Temic Microelectronic Gmbh Circuit device and method for the production thereof
JP2015076484A (ja) * 2013-10-08 2015-04-20 株式会社デンソー 電子装置およびその製造方法
JP2015182369A (ja) * 2014-03-25 2015-10-22 セイコーエプソン株式会社 記録装置

Also Published As

Publication number Publication date
JP5146382B2 (ja) 2013-02-20
US20100242273A1 (en) 2010-09-30
US8020289B2 (en) 2011-09-20

Similar Documents

Publication Publication Date Title
JP5146382B2 (ja) 電子装置の製造方法
KR100819295B1 (ko) 전자 회로 장치 및 그 제조 방법
US7240847B2 (en) Chip card
JP4518127B2 (ja) 電子回路装置の製造方法および電子回路装置
JP4518128B2 (ja) 電子回路装置の製造方法および電子回路装置
CN101404863B (zh) 电子电路器件及其制造方法
KR100929054B1 (ko) 수지 밀봉 방법, 수지 밀봉 장치, 반도체 장치의 제조방법, 반도체 장치 및 수지 재료
US7217153B2 (en) Electronic circuit apparatus and production method thereof
JP5077275B2 (ja) 電子装置の製造方法及び電子装置
KR101316289B1 (ko) 회로 장치 및 그 제조 방법
CN115692219A (zh) 封装体及其制造方法
JP2002312750A (ja) 電子部品実装基板を内蔵する成形体及びその製造方法
JP2006049537A (ja) 三次元回路基板の製造方法及び電子デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121112

R151 Written notification of patent or utility model registration

Ref document number: 5146382

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees