JPH04255264A - 混成集積回路 - Google Patents

混成集積回路

Info

Publication number
JPH04255264A
JPH04255264A JP3016281A JP1628191A JPH04255264A JP H04255264 A JPH04255264 A JP H04255264A JP 3016281 A JP3016281 A JP 3016281A JP 1628191 A JP1628191 A JP 1628191A JP H04255264 A JPH04255264 A JP H04255264A
Authority
JP
Japan
Prior art keywords
resin
circuit board
hybrid integrated
integrated circuit
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3016281A
Other languages
English (en)
Other versions
JP2901356B2 (ja
Inventor
Naoharu Senba
仙波 直治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1628191A priority Critical patent/JP2901356B2/ja
Publication of JPH04255264A publication Critical patent/JPH04255264A/ja
Application granted granted Critical
Publication of JP2901356B2 publication Critical patent/JP2901356B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Light Receiving Elements (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は混成集積回路に関し、特
に封止樹脂に関する。
【0002】
【従来の技術】従来の混成集積回路は図6に示すように
、リードフレーム1Aに回路基板4Aを設け、接着剤を
使用して能動素子6Bや、受動素子8A等を搭載し、そ
の後、金属細線7を用いて回路を形成し、更に樹脂9B
により樹脂封止する構造となっている。このように従来
の混成集積回路では各素子は1種類の樹脂9Bにより封
止されていた。
【0003】
【発明が解決しようとする課題】この従来の混成集積回
路は、樹脂封止に同一の樹脂を用いている構造であるた
め、光関係の能動素子(受光素子や発光素子等)につい
ては、光を透過する樹脂を用いないとそれら素子本来の
特性を引き出すのは不可能であった。
【0004】逆に光関係の素子を除く他の素子では、光
を透過する樹脂を用いると光の影響により、例えばメモ
リーの消去,電流増幅率の変動,リーク電流の増大等の
問題が発生し、素子本来の特性が得られない。従って、
従来の混成集積回路では、光関係の素子と光関係以外の
素子との混載は困難であった。
【0005】
【課題を解決するための手段】第1の発明の混成集積回
路は、回路基板上に素子を搭載してなる混成集積回路に
おいて、前記回路基板の表面側と裏面側とが各々光学的
特性の異なる樹脂により封止されているものである。
【0006】第2の発明の混成集積回路は、回路基板上
に素子を搭載してなる混成集積回路において、前記回路
基板の少くとも一方の面が光学的特性の異なる樹脂によ
り選択的に封止されているものである。
【0007】第3の発明の混成集積回路は、回路基板上
に素子を搭載してなる混成集積回路において、前記回路
基板の両面が光学的特性の異なる複数の樹脂により封止
され、かつ対向する両面の樹脂が光学的に同一の特性を
有するものである。
【0008】
【実施例】次に本発明について図面を参照して説明する
。図1は本発明の第1の実施例の断面図である。
【0009】図1において、金属性のリードフレーム1
(厚さ0.15〜0.4mm)には回路基板4が固着さ
れており、両面の配線2の電気的な接続はスルーホール
3に設けられた厚さ10〜20μmのスルーホール用銅
メッキにより行なう。回路基板4の表面には第1能動素
子(発光あるいは受光素子等)5と、受動素子(抵抗あ
るいはコンデンサー等)8等を搭載し、金属細線7によ
り回路を形成し、透明な白,赤,緑,青等の第1の樹脂
9により外装樹脂封止する。回路基板4の裏面には第2
能動素子(Tr、Di、IC等)5と受動素子(抵抗あ
るいはコンデンサー等)8等を搭載し、金属細線7によ
り回路を形成し、不透明な黒,青,赤,緑等の第2の樹
脂10により外装樹脂封止する。
【0010】このように構成された第1の実施例によれ
ば、第1能動素子5の特性が第1の樹脂9を使用したこ
とにより100%引き出せると同時に、本来光の影響が
大である第2能動素子6を回路基板4の裏面側に搭載す
るとともに第2の樹脂10を使用したことにより、第2
能動素子6の特性も100%引き出すことができる。
【0011】図2は本発明の第2の実施例の断面図であ
る。図2において、厚さ0.2〜3mmのプリント配線
基板(PWB)の表面には、発光,受光素子等の第1能
動素子5Aと抵抗,コンデンサー等の受動素子8Aを搭
載し、金属細線7により回路を形成し、透明な白,赤,
緑,青等の第1の樹脂9Aにより外装樹脂封止する。同
様にPWBの裏面側にTr,Di,IC等の第2能動素
子6Aと受動素子8Aを搭載し、金属細線7により回路
を形成し、不透明な黒,赤,緑,青等の第2の樹脂10
Aを用いて外装樹脂封止する。このように構成された第
2の実施例においても第1の実施例と同様な効果が期待
できる。
【0012】図3は本発明の第3の実施例の断面図であ
る。図3において金属製のリードフレーム1Aと回路基
板4Aの回路パターン部をウエルド法や半田付法等によ
り電気的,機械的に直接接続し、回路基板4Aの表面側
に第1能動素子5Aと受動素子8Aを搭載し、金属細線
7により回路形成を行い、第1の樹脂9Aにより回路基
板の一部を残し、外装樹脂封止する。同様に回路基板4
Aの裏面上に第2能動素子6Aと受動素子8Aを搭載し
、金属細線7により回路形成を行った後、第2の樹脂1
0Aを用いて回路基板4Aの端面を含めて外装樹脂封止
する。このように構成された第3の実施例では、第1の
実施例と同様な効果を有すると共に、耐湿性が向上する
という利点がある。
【0013】図4は本発明の第4の実施例の断面図であ
る。図4において、厚さ0.2〜3mmのPWB11A
上には第1の樹脂9Aと第2の樹脂10Aとが設けられ
るが、各々の樹脂がPWB11Aの対向面に流動できる
ように2〜5φの貫通孔12が設けてある。そして第1
の樹脂9Aが設けられるPWB11Aの表,裏面上には
第1能動素子5Aと受動素子8Aを搭載し、金属細線7
により回路形成を行い、第1樹脂9Aを用いて外装樹脂
封止する。この際、PWB11Aに貫通孔12が設けて
あるので、PWB11Aの対向する表裏の両面は第1の
樹脂9Aによって封止される。同様に第2の樹脂10A
が設けられるPWBの表,裏面上には、第2能動素子6
Aと受動素子8Aを搭載し、金属細線7により回路形成
を行い、第2の樹脂10Aを用いて外装樹脂封止する。 この場合もPWB11Aの対向する表裏の両面は第2の
樹脂10Aによって封止される。このように構成された
第4の実施例によれば、第1の実施例の効果とともに、
PWBの表裏面の区別に限定されず、対向面による区別
も可能となるため更に効果が大となる。
【0014】図5は本発明の第5の実施例の断面図であ
り、金属製のリードフレーム1Aに回路基板4Aを固着
させ、電気的な接続にはスルーホール3のスルーホール
用銅メッキを用いたものである。更に、第1の樹脂9A
と第2の樹脂10Aの各々の範囲内に各々の樹脂が対向
面に流動できるように貫通孔12が設けてあり、素子の
構成は第4の実施例の場合と同様である。このように構
成された第5の実施も第4の実施例と同様な効果が得ら
れる。
【0015】尚、上述した実施例は、キャステイング方
式やマルチプランジャーを用いたトランスファーモール
ド方式等の樹脂封止方法により容易に実施可能である。
【0016】
【発明の効果】以上説明したように本発明によれば、発
光,受光素子とその他の能動素子を、各素子の特性を損
うことなく同一の回路基板へ搭載できるため、品質及び
機能の向上が計れるという効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施例の断面図である。
【図2】本発明の第2の実施例の断面図である。
【図3】本発明の第3の実施例の断面図である。
【図4】本発明の第4の実施例の断面図である。
【図5】本発明の第5の実施例の断面図である。
【図6】従来の混成集積回路の断面図である。
【符号の説明】
1,1A    リードフレーム 2    配線 3    スルーホール 4,4A    回路基板 5,5A    第1能動素子 6,6A    第2能動素子 7    金属細線 8,8A    受動素子 9,9A    第1の樹脂 10,10A    第2の樹脂 11,11A    PWB

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】  回路基板上に素子を搭載してなる混成
    集積回路において、前記回路基板の表面側と裏面側とが
    各々光学的特性の異なる樹脂により封止されていること
    を特徴とする混成集積回路。
  2. 【請求項2】  回路基板上に素子を搭載してなる混成
    集積回路において、前記回路基板の少くとも一方の面が
    光学的特性の異なる樹脂により選択的に封止されている
    ことを特徴とする混成集積回路。
  3. 【請求項3】  回路基板上に素子を搭載してなる混成
    集積回路において、前記回路基板の両面が光学的特性の
    異なる複数の樹脂により封止され、かつ対向する両面の
    樹脂が光学的に同一の特性を有することを特徴とする混
    成集積回路。
  4. 【請求項4】  樹脂封止された部分の回路基板に貫通
    孔が設けられている請求項3記載の混成集積回路。
JP1628191A 1991-02-07 1991-02-07 混成集積回路 Expired - Lifetime JP2901356B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1628191A JP2901356B2 (ja) 1991-02-07 1991-02-07 混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1628191A JP2901356B2 (ja) 1991-02-07 1991-02-07 混成集積回路

Publications (2)

Publication Number Publication Date
JPH04255264A true JPH04255264A (ja) 1992-09-10
JP2901356B2 JP2901356B2 (ja) 1999-06-07

Family

ID=11912170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1628191A Expired - Lifetime JP2901356B2 (ja) 1991-02-07 1991-02-07 混成集積回路

Country Status (1)

Country Link
JP (1) JP2901356B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163812A (ja) * 1992-11-26 1994-06-10 Seiko Epson Corp 半導体装置および半導体装置の製造方法
US5523608A (en) * 1992-09-01 1996-06-04 Sharp Kabushiki Kaisha Solid state imaging device having a solid state image sensor and its peripheral IC mounted on one package
JP2000124401A (ja) * 1999-11-26 2000-04-28 Seiko Epson Corp 半導体装置
EP1237202A2 (en) * 2001-02-28 2002-09-04 Fujitsu Limited Semiconductor device and method for making the same
JP2003304004A (ja) * 2002-04-11 2003-10-24 Citizen Electronics Co Ltd 光伝送チップ及び取付構造
WO2005091368A1 (de) * 2004-03-18 2005-09-29 Infineon Technologies Ag Halbleiterbauteil in stapelbauweise mit einem optisch aktiven halbleiterchip und verfahren zu seiner herstellung
JP2010232209A (ja) * 2009-03-25 2010-10-14 Denso Corp 電子装置の製造方法
JP2018096812A (ja) * 2016-12-13 2018-06-21 株式会社東海理化電機製作所 半導体パッケージ及びその検査方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62131555A (ja) * 1985-12-03 1987-06-13 Mitsubishi Electric Corp 半導体集積回路装置
JPH0273663A (ja) * 1988-09-08 1990-03-13 Nec Corp 混成集積回路装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62131555A (ja) * 1985-12-03 1987-06-13 Mitsubishi Electric Corp 半導体集積回路装置
JPH0273663A (ja) * 1988-09-08 1990-03-13 Nec Corp 混成集積回路装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523608A (en) * 1992-09-01 1996-06-04 Sharp Kabushiki Kaisha Solid state imaging device having a solid state image sensor and its peripheral IC mounted on one package
JPH06163812A (ja) * 1992-11-26 1994-06-10 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP2000124401A (ja) * 1999-11-26 2000-04-28 Seiko Epson Corp 半導体装置
EP1237202A2 (en) * 2001-02-28 2002-09-04 Fujitsu Limited Semiconductor device and method for making the same
EP1237202A3 (en) * 2001-02-28 2004-12-08 Fujitsu Limited Semiconductor device and method for making the same
KR100735806B1 (ko) * 2001-02-28 2007-07-06 후지쯔 가부시끼가이샤 촬상용 반도체 장치 및 그 제조 방법
JP2003304004A (ja) * 2002-04-11 2003-10-24 Citizen Electronics Co Ltd 光伝送チップ及び取付構造
WO2005091368A1 (de) * 2004-03-18 2005-09-29 Infineon Technologies Ag Halbleiterbauteil in stapelbauweise mit einem optisch aktiven halbleiterchip und verfahren zu seiner herstellung
JP2010232209A (ja) * 2009-03-25 2010-10-14 Denso Corp 電子装置の製造方法
JP2018096812A (ja) * 2016-12-13 2018-06-21 株式会社東海理化電機製作所 半導体パッケージ及びその検査方法

Also Published As

Publication number Publication date
JP2901356B2 (ja) 1999-06-07

Similar Documents

Publication Publication Date Title
US7168161B2 (en) Manufacturing method of solid-state image sensing device
US5942770A (en) Light-emitting diode chip component and a light-emitting device
JP3311914B2 (ja) チップ型発光ダイオード
JPH01199497A (ja) 電子部品塔載用基板
US20020084523A1 (en) Resin sealed semiconductor device
EP0484062B1 (en) A semiconductor device comprising two integrated circuit packages
JPH04255264A (ja) 混成集積回路
JP2829567B2 (ja) チップマウント型led
JP2000082827A (ja) 半導体装置およびその製造方法
JP2524482B2 (ja) Qfp構造半導体装置
JPH05114776A (ja) ベアチツプlsiの実装構造
JP2925609B2 (ja) 半導体装置の製造方法
JP2541532B2 (ja) 半導体モジュ―ル
JPH08340164A (ja) Bga型パッケージの面実装構造
JP2981371B2 (ja) 光結合装置
JPH0697510A (ja) 小型光半導体装置
JPH03228356A (ja) Icパッケージ
JPH0222886A (ja) 混成集積回路
JP3034657B2 (ja) 半導体装置用パッケージ
JPH06140535A (ja) テープキャリアパッケージ型半導体装置
JPH0758161A (ja) フィルムキャリヤ及びこのフィルムキャリヤを用いた半導体装置
JPH0358453A (ja) 樹脂封止型半導体集積回路装置
JPH0629422A (ja) 混成集積回路装置
KR940007382B1 (ko) 반도체 회로용 패키지
JPH0818096A (ja) 光結合装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970225