JPH0697510A - 小型光半導体装置 - Google Patents
小型光半導体装置Info
- Publication number
- JPH0697510A JPH0697510A JP4242423A JP24242392A JPH0697510A JP H0697510 A JPH0697510 A JP H0697510A JP 4242423 A JP4242423 A JP 4242423A JP 24242392 A JP24242392 A JP 24242392A JP H0697510 A JPH0697510 A JP H0697510A
- Authority
- JP
- Japan
- Prior art keywords
- optical semiconductor
- semiconductor element
- optical
- small
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】 プリント基板に実装後の小型光半導体装置の
高さを従来より低くすると共に、インナーリードの配線
を整然とすることにより浮遊容量及び誘導Ｌを抑制して
高速化を目指す点。 【構成】 光半導体素子及びその駆動用集積回路をマウ
ントするのに、従来のようにSIP でなくDIP などの板状
の導電性金属を利用して多ピン化に対応し、プリント基
板とインナーリードが平行になるようにする。従って、
モールドする透光性樹脂には、平坦部の外に形成する突
出部を光ファイバに対応して設置する。この結果、光フ
ァイバまたは光半導体素子からの光軸は、透光性樹脂界
面でほぼ直角に曲がり、コンパクトで浮遊容量及び誘導
Ｌを抑制して高速化が得られる。
高さを従来より低くすると共に、インナーリードの配線
を整然とすることにより浮遊容量及び誘導Ｌを抑制して
高速化を目指す点。 【構成】 光半導体素子及びその駆動用集積回路をマウ
ントするのに、従来のようにSIP でなくDIP などの板状
の導電性金属を利用して多ピン化に対応し、プリント基
板とインナーリードが平行になるようにする。従って、
モールドする透光性樹脂には、平坦部の外に形成する突
出部を光ファイバに対応して設置する。この結果、光フ
ァイバまたは光半導体素子からの光軸は、透光性樹脂界
面でほぼ直角に曲がり、コンパクトで浮遊容量及び誘導
Ｌを抑制して高速化が得られる。
Description
【０００１】
【産業上の利用分野】本発明は、発光素子または受光素
子即ち光半導体素子をいわゆるトランスファモールド(T
ransfer Mold) 法により透光性プラステイックで封止し
た小型光半導体装置の改良に関する。
子即ち光半導体素子をいわゆるトランスファモールド(T
ransfer Mold) 法により透光性プラステイックで封止し
た小型光半導体装置の改良に関する。
【０００２】
【従来の技術】光ファイバに光を結合するかまたは、光
ファイバからの光を結合するのに、光半導体素子を利用
する小型光半導体装置が知られている。これを図１〜図
３及び図１３により説明すると、図２に明らかなよう
に、SIP(Single In Line Package) 型のリードフレーム
即ち板状の導電性金属１にマウントする光半導体素子２
は、モールド法(Transfer Mold以後モールドと略す）に
より透光性樹脂層３内に埋込まれる。
ファイバからの光を結合するのに、光半導体素子を利用
する小型光半導体装置が知られている。これを図１〜図
３及び図１３により説明すると、図２に明らかなよう
に、SIP(Single In Line Package) 型のリードフレーム
即ち板状の導電性金属１にマウントする光半導体素子２
は、モールド法(Transfer Mold以後モールドと略す）に
より透光性樹脂層３内に埋込まれる。
【０００３】透光性樹脂層３には、レンズ４を形成して
光の伝達を効率的に行っており、図３に示すように光フ
ァイバ５は、板状の導電性金属１の主面の垂直な方向に
配置するのが通常である。
光の伝達を効率的に行っており、図３に示すように光フ
ァイバ５は、板状の導電性金属１の主面の垂直な方向に
配置するのが通常である。
【０００４】図１は、小型光半導体素子６の外形図であ
り、それをＡーＡ線で切断した断面図が図２、図３に小
型光半導体素子６をプリント基板７に実装した状態を示
している。図１の外形図にあるように光半導体素子２を
マウントするリ−ドフレ−ム８には、外部接続用に電源
用の端子Ａ、信号用端子Ｂ及びグランド用端子Ｃを形成
しており、各端子間の距離は、ほぼ２．５４ｍｍであ
る。
り、それをＡーＡ線で切断した断面図が図２、図３に小
型光半導体素子６をプリント基板７に実装した状態を示
している。図１の外形図にあるように光半導体素子２を
マウントするリ−ドフレ−ム８には、外部接続用に電源
用の端子Ａ、信号用端子Ｂ及びグランド用端子Ｃを形成
しており、各端子間の距離は、ほぼ２．５４ｍｍであ
る。
【０００５】また、小型光半導体素子６を実装するに
は、透光性樹脂層３内に埋込んだ光半導体素子２に電気
的に接続するリ−ドフレ−ム８をプリント基板７に半田
９により固着して小型光半導体装置１０を完成する（図
３参照）。
は、透光性樹脂層３内に埋込んだ光半導体素子２に電気
的に接続するリ−ドフレ−ム８をプリント基板７に半田
９により固着して小型光半導体装置１０を完成する（図
３参照）。
【０００６】これに対して光ファイバ５は、図３に明ら
かなように透光性樹脂層３に形成するレンズ４に対向
し、ステム８の端子に対して直角に交差する形状言換え
ると板状の導電性金属１を縦方向に立てたことになる。
なお図３におけるリ−ドフレ−ム８に連続したものは、
モールド工程で使用する金型のすじが透光性樹脂層３に
付いたもので、この後の透光性樹脂層３内に板状の導電
性金属１が位置することになる。レンズ４は、集光効果
を狙ったものである。
かなように透光性樹脂層３に形成するレンズ４に対向
し、ステム８の端子に対して直角に交差する形状言換え
ると板状の導電性金属１を縦方向に立てたことになる。
なお図３におけるリ−ドフレ−ム８に連続したものは、
モールド工程で使用する金型のすじが透光性樹脂層３に
付いたもので、この後の透光性樹脂層３内に板状の導電
性金属１が位置することになる。レンズ４は、集光効果
を狙ったものである。
【０００７】
【発明が解決しようとする課題】図３の実装状態に明ら
かなように、板状の導電性金属１は、プリント基板７に
垂直に取付けるので、小型光半導体装置６の高さが１０
ｍｍ程度と高くなる。
かなように、板状の導電性金属１は、プリント基板７に
垂直に取付けるので、小型光半導体装置６の高さが１０
ｍｍ程度と高くなる。
【０００８】しかも、実装状態から板状の導電性金属１
のアウターリード（透光性樹脂層３外に導出したインナ
ーリード）は、一方向にしか取出せない。一方小型光半
導体装置６には、光半導体素子２の外に信号処理用の集
積回路素子（図示せず）を透光性樹脂層３内に設置して
おり、当然光半導体素子２及びステム８の端子に電気的
に接続する。従って図１３に示すようにインナーリード
も当然複雑になるので小形化の妨げになる外に、インナ
ーリードによる誘導Ｌ、浮遊容量Ｃの増加によって高速
化が進まない。なお、図１３における記号ｄは、インナ
ーリードとステムの電気的接続状態を示す。
のアウターリード（透光性樹脂層３外に導出したインナ
ーリード）は、一方向にしか取出せない。一方小型光半
導体装置６には、光半導体素子２の外に信号処理用の集
積回路素子（図示せず）を透光性樹脂層３内に設置して
おり、当然光半導体素子２及びステム８の端子に電気的
に接続する。従って図１３に示すようにインナーリード
も当然複雑になるので小形化の妨げになる外に、インナ
ーリードによる誘導Ｌ、浮遊容量Ｃの増加によって高速
化が進まない。なお、図１３における記号ｄは、インナ
ーリードとステムの電気的接続状態を示す。
【０００９】本発明は、このような事情に成されたもの
で、特に、プリント基板への実装後の形状をコンパクト
(Compact) にすると共に、インナーリードの配線を整然
として浮遊容量を抑制することを目的とする。
で、特に、プリント基板への実装後の形状をコンパクト
(Compact) にすると共に、インナーリードの配線を整然
として浮遊容量を抑制することを目的とする。
【００１０】
【課題を解決するための手段】板状の導電性金属に電気
的に接続する光半導体素子と，この光半導体素子を埋込
む封止透光性樹脂層と，前記板状の導電性金属の主軸に
ほぼ沿って配置する光ファイバーと，前記板状の導電性
金属の主軸に交差する光半導体素子または光ファイバー
からの光軸と，この光軸が交わる前記封止透光性樹脂層
部分に設置する突出部とを具備し，この突出部に到達す
る光軸が曲がって光ファイバーまたは光半導体素子に結
合することを特徴とする小型光半導体装置
的に接続する光半導体素子と，この光半導体素子を埋込
む封止透光性樹脂層と，前記板状の導電性金属の主軸に
ほぼ沿って配置する光ファイバーと，前記板状の導電性
金属の主軸に交差する光半導体素子または光ファイバー
からの光軸と，この光軸が交わる前記封止透光性樹脂層
部分に設置する突出部とを具備し，この突出部に到達す
る光軸が曲がって光ファイバーまたは光半導体素子に結
合することを特徴とする小型光半導体装置
【００１１】
【作用】本発明に係わる小型光半導体装置は、従来のい
わゆる縦型から横型を採用することにより、表面実装に
適した形状としてコンパクト化を達成する。このために
板状の導電性金属としては、DIP(Dual Inline Package)
型などとして多ピン化に対応すると同時にインナーリー
ドの配線などを整然とする。プリント基板に対してイン
ナーリードがほぼ平行に配置するために光ファイバと光
半導体素子間の光軸は、プリント基板に垂直な方向とな
る。従って本発明の小型光半導体装置では、光半導体素
子から放射した光軸を封止透光性樹脂層で反射させる手
法を採った。
わゆる縦型から横型を採用することにより、表面実装に
適した形状としてコンパクト化を達成する。このために
板状の導電性金属としては、DIP(Dual Inline Package)
型などとして多ピン化に対応すると同時にインナーリー
ドの配線などを整然とする。プリント基板に対してイン
ナーリードがほぼ平行に配置するために光ファイバと光
半導体素子間の光軸は、プリント基板に垂直な方向とな
る。従って本発明の小型光半導体装置では、光半導体素
子から放射した光軸を封止透光性樹脂層で反射させる手
法を採った。
【００１２】
【実施例】本発明に係わる一実施例を図４〜図１２及び
図１４を参照して説明する。一実施例の構成を示す図４
に明らかなようにリードフレームである板状の導電性金
属１には、これから判然としないがDIP などに見られる
ようにベッド部ｅ（図１４参照）に対応してインナーリ
ード１２を設ける型を使用し、光半導体素子２の外に信
号処理用の集積回路素子１１も常法によりマウントす
る。光半導体素子２としては、LED 、光トランジスタ、
光ダイオードなどを利用し、光半導体素子２の駆動用集
積回路素子１１にバイポーラICやＣ／ＭＯＳ将来BiMOS
などの複合素子を適用する。
図１４を参照して説明する。一実施例の構成を示す図４
に明らかなようにリードフレームである板状の導電性金
属１には、これから判然としないがDIP などに見られる
ようにベッド部ｅ（図１４参照）に対応してインナーリ
ード１２を設ける型を使用し、光半導体素子２の外に信
号処理用の集積回路素子１１も常法によりマウントす
る。光半導体素子２としては、LED 、光トランジスタ、
光ダイオードなどを利用し、光半導体素子２の駆動用集
積回路素子１１にバイポーラICやＣ／ＭＯＳ将来BiMOS
などの複合素子を適用する。
【００１３】図４は、小型光半導体装置の外形図であ
り、図５は図４をＡ−Ａ線で切断した断面図である。板
状の導電性金属１に形成するベッド部には、光半導体素
子２と信号処理用の集積回路素子１１を例えば導電性ペ
ーストを介して固着してマウントする。また、光半導体
素子２と集積回路素子１１更に板状の導電性金属１に設
けるインナーリード１２間に金属細線例えば金線１４を
ボンディング法により圧着固定することにより電気的に
接続して所定の配線を行う。続いて透光性プラスチック
即ち透光性樹脂３によりインナーリード全体をモールド
して図４の形状とする。この結果、ほぼ直方体に整形す
る平坦部分ｆと、その表面より突出た突出部ｇが形成さ
れ、透光性樹脂３の側面の１面乃至４面から導出するイ
ンナーリード１２即ちアウターリード１３の一部をカッ
ト（Ｃｕｔ）かつ整形して小型光半導体装置１０を完成
する。
り、図５は図４をＡ−Ａ線で切断した断面図である。板
状の導電性金属１に形成するベッド部には、光半導体素
子２と信号処理用の集積回路素子１１を例えば導電性ペ
ーストを介して固着してマウントする。また、光半導体
素子２と集積回路素子１１更に板状の導電性金属１に設
けるインナーリード１２間に金属細線例えば金線１４を
ボンディング法により圧着固定することにより電気的に
接続して所定の配線を行う。続いて透光性プラスチック
即ち透光性樹脂３によりインナーリード全体をモールド
して図４の形状とする。この結果、ほぼ直方体に整形す
る平坦部分ｆと、その表面より突出た突出部ｇが形成さ
れ、透光性樹脂３の側面の１面乃至４面から導出するイ
ンナーリード１２即ちアウターリード１３の一部をカッ
ト（Ｃｕｔ）かつ整形して小型光半導体装置１０を完成
する。
【００１４】インナーリード１２の設計例として示す図
１４には、配線の複雑化を防いだいわゆる多ピン形状に
なっおり、従来のそれを示す図１３と対応すると明らか
に相違しており、整然と配列するインナーリード１２に
より、浮遊容量Ｃや誘導Ｌが抑制でき、装置の高速動作
が得られる。
１４には、配線の複雑化を防いだいわゆる多ピン形状に
なっおり、従来のそれを示す図１３と対応すると明らか
に相違しており、整然と配列するインナーリード１２に
より、浮遊容量Ｃや誘導Ｌが抑制でき、装置の高速動作
が得られる。
【００１５】更に、平坦部分ｆの外に突出部ｇを設置す
る点が本発明に係わる小型光半導体装置１０の特徴であ
り、突出部ｇが光ファイバ５に対応する位置関係とする
（図６参照）。従って、光半導体素子２から放射する光
または光ファイバ５から出射する光軸が透光性樹脂３か
ら成る突出部ｇに到達してほぼ直角に曲がる。また、光
ファイバ５の軸は、板状の導電性金属１の主面に沿った
形になる。
る点が本発明に係わる小型光半導体装置１０の特徴であ
り、突出部ｇが光ファイバ５に対応する位置関係とする
（図６参照）。従って、光半導体素子２から放射する光
または光ファイバ５から出射する光軸が透光性樹脂３か
ら成る突出部ｇに到達してほぼ直角に曲がる。また、光
ファイバ５の軸は、板状の導電性金属１の主面に沿った
形になる。
【００１６】ところで、小型光半導体素子６の実装は、
いわゆる表面実装方式であり、プリント基板７に例えば
半田９を介して固定するが、前記のように光半導体素子
２または光ファイバ５からの光軸は、透光性樹脂３に設
置する反射面即ちレンズ４により光軸を一度９０°曲げ
る。従ってプリント基板７に平行、垂直でそれに近い角
度で光ファイバ５または、光半導体素子２として設置す
る受動素子に結合する。
いわゆる表面実装方式であり、プリント基板７に例えば
半田９を介して固定するが、前記のように光半導体素子
２または光ファイバ５からの光軸は、透光性樹脂３に設
置する反射面即ちレンズ４により光軸を一度９０°曲げ
る。従ってプリント基板７に平行、垂直でそれに近い角
度で光ファイバ５または、光半導体素子２として設置す
る受動素子に結合する。
【００１７】次に他の実施例を明らかにする図７〜図１
２について説明する。図７は、平面状の反射面に代えて
球面ｈまたは放物面ｉを設置する例であり、図８に図７
をＡーＡ線で切断した断面図を示した。両図から分るよ
うに、光軸が到達する透光性樹脂３に球面または放物面
のレンズ４を設置することにより多くの光を光ファイバ
５または光半導体素子２の受動素子に結合するために採
る手段である。
２について説明する。図７は、平面状の反射面に代えて
球面ｈまたは放物面ｉを設置する例であり、図８に図７
をＡーＡ線で切断した断面図を示した。両図から分るよ
うに、光軸が到達する透光性樹脂３に球面または放物面
のレンズ４を設置することにより多くの光を光ファイバ
５または光半導体素子２の受動素子に結合するために採
る手段である。
【００１８】図９は、光軸が透光性樹脂３を出る位置に
部分球面レンズｊとかまぼこ型レンズｋで構成する複合
型レンズｌを設置した例である。
部分球面レンズｊとかまぼこ型レンズｋで構成する複合
型レンズｌを設置した例である。
【００１９】図１１は、図９をＡ−Ａ線で切断した断面
図であり、図１０と図１２は、図９と図１１の要部であ
るレンズを拡大して示した図であり、特に図１１のｍを
拡大したのが図１２である。
図であり、図１０と図１２は、図９と図１１の要部であ
るレンズを拡大して示した図であり、特に図１１のｍを
拡大したのが図１２である。
【００２０】
【発明の効果】本発明に係わる小型光半導体装置は、プ
リント基板に実装後の光半導体素子の高さを従来のそれ
よりも低く押さえられるので、プリント基板と密に配置
できる。
リント基板に実装後の光半導体素子の高さを従来のそれ
よりも低く押さえられるので、プリント基板と密に配置
できる。
【００２１】また、アウターリードの多ピン化の際にも
装置の高さを変えずに対応ができる。
装置の高さを変えずに対応ができる。
【００２２】しかもインナーリードの配置も整然とでき
るので、浮遊容量Ｃや誘導Ｌが抑制でき、装置の高速動
作が得られるなどの効果がある。
るので、浮遊容量Ｃや誘導Ｌが抑制でき、装置の高速動
作が得られるなどの効果がある。
【図１】従来の小型光半導体装置の外形図である。
【図２】図１をＡ−Ａ線で切断した断面図である。
【図３】図１に示す小型光半導体素子の実装状態を示す
図である。
図である。
【図４】本発明の小型光半導体装置の外形図である。
【図５】図４の断面図である。
【図６】本発明の小型光半導体装置の実装状態を示す断
面図である。
面図である。
【図７】本発明の小型光半導体装置の他の実施例を示す
外形図である。
外形図である。
【図８】図７をＡ−Ａ線で切断した断面図である。
【図９】本発明の小型光半導体装置の更に他の実施例を
示す外形図である。
示す外形図である。
【図１０】図９の要部を拡大した断面図である。
【図１１】図９をＡ−Ａ線で切断した断面図である。
【図１２】図１０の要部を拡大した断面図である。
【図１３】従来の小型光半導体装置におけるインナーリ
ードの配線状態を示す外形図である。
ードの配線状態を示す外形図である。
【図１４】本発明の小型光半導体装置におけるインナー
リードの配線状態を示す外形図である。
リードの配線状態を示す外形図である。
１：板状の導電性金属、 ２：光半導体素子、 ３：透光性樹脂、 ４：レンズ、 ５：光ファイバー、 ６：小型光半導体素子、 ７：プリント基板、 ８：リ−ドフレ−ム、 ９：半田、 １０：小型光半導体装置、 １１：集積回路素子、 １２：インナーリード、 １３：アウターリード、
Claims (1)
- 【請求項１】 板状の導電性金属に電気的に接続する光
半導体素子と，この光半導体素子を埋込む封止透光性樹
脂層と，前記板状の導電性金属の主面にほぼ沿って配置
する光ファイバーの第１の光軸と，前記板状の導電性金
属の主面に交差する光半導体素子または光ファイバーか
らの第２の光軸と，この第２の光軸と第１の光軸が交わ
る前記封止透光性樹脂層部分に設置する突出部とを具備
し，この突出部に到達する光軸が曲がって光ファイバー
または光半導体素子に結合することを特徴とする小型光
半導体装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4242423A JPH0697510A (ja) | 1992-09-11 | 1992-09-11 | 小型光半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4242423A JPH0697510A (ja) | 1992-09-11 | 1992-09-11 | 小型光半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0697510A true JPH0697510A (ja) | 1994-04-08 |
Family
ID=17088894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4242423A Pending JPH0697510A (ja) | 1992-09-11 | 1992-09-11 | 小型光半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697510A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6344689B1 (en) * | 1999-10-07 | 2002-02-05 | Rohm Co., Ltd. | Optical semiconductor device for surface mounting |
| JP2004053648A (ja) * | 2002-07-16 | 2004-02-19 | Sharp Corp | 光通信モジュール |
| KR100459347B1 (ko) * | 1998-04-16 | 2004-12-03 | 산요덴키가부시키가이샤 | 광 반도체 장치 및 이것을 실장한 광 반도체 모듈 |
| WO2005071759A1 (ja) * | 2004-01-26 | 2005-08-04 | Rohm Co., Ltd. | 受光モジュール |
| US7579579B2 (en) | 2007-03-21 | 2009-08-25 | Em Microelectronic-Marin S.A. | Integrated photoreceptor circuit and optoelectronic component including the same with electric contact pads arranged solely on side of the processing area which is juxtaposed with the photosensitive area |
-
1992
- 1992-09-11 JP JP4242423A patent/JPH0697510A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100459347B1 (ko) * | 1998-04-16 | 2004-12-03 | 산요덴키가부시키가이샤 | 광 반도체 장치 및 이것을 실장한 광 반도체 모듈 |
| US6344689B1 (en) * | 1999-10-07 | 2002-02-05 | Rohm Co., Ltd. | Optical semiconductor device for surface mounting |
| JP2004053648A (ja) * | 2002-07-16 | 2004-02-19 | Sharp Corp | 光通信モジュール |
| WO2005071759A1 (ja) * | 2004-01-26 | 2005-08-04 | Rohm Co., Ltd. | 受光モジュール |
| JPWO2005071759A1 (ja) * | 2004-01-26 | 2007-09-06 | ローム株式会社 | 受光モジュール |
| JP4542042B2 (ja) * | 2004-01-26 | 2010-09-08 | ローム株式会社 | 受光モジュール |
| US7579579B2 (en) | 2007-03-21 | 2009-08-25 | Em Microelectronic-Marin S.A. | Integrated photoreceptor circuit and optoelectronic component including the same with electric contact pads arranged solely on side of the processing area which is juxtaposed with the photosensitive area |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101893742B (zh) | 表面贴装多通道光耦合器 | |
| US5418566A (en) | Compact imaging apparatus for electronic endoscope with improved optical characteristics | |
| CN100444392C (zh) | 固态成像方法及装置 | |
| US7146106B2 (en) | Optic semiconductor module and manufacturing method | |
| JPH0697510A (ja) | 小型光半導体装置 | |
| JP2006114737A (ja) | 光半導体装置及びその製造方法 | |
| JP2921451B2 (ja) | 半導体発光モジュール | |
| US5728247A (en) | Method for mounting a circuit | |
| JPH04255264A (ja) | 混成集積回路 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JPH10233471A (ja) | 赤外線データ通信モジュール及びその製造方法 | |
| JP2981371B2 (ja) | 光結合装置 | |
| JP3756249B2 (ja) | 表面実装型光学装置 | |
| JPH0832106A (ja) | 光半導体装置及び基板実装装置 | |
| JPH03109760A (ja) | 半導体装置 | |
| JP3585952B2 (ja) | 光結合装置 | |
| EP0475370B1 (en) | Compact imaging apparatus for electronic endoscope with improved optical characteristics | |
| CN117038683B (zh) | 光机电模组、半导体封装组件及其制造方法 | |
| KR100373149B1 (ko) | 반도체 패키지 | |
| JPS60200559A (ja) | メモリモジュール | |
| JPH05218507A (ja) | 光半導体装置 | |
| KR20040075683A (ko) | 전력용 반도체모듈패키지 및 그 제조방법 | |
| KR100708050B1 (ko) | 반도체패키지 | |
| JP2601426Y2 (ja) | 光結合装置 | |
| JPH11163391A (ja) | 光半導体装置 |