KR100459347B1 - 광 반도체 장치 및 이것을 실장한 광 반도체 모듈 - Google Patents

광 반도체 장치 및 이것을 실장한 광 반도체 모듈 Download PDF

Info

Publication number
KR100459347B1
KR100459347B1 KR10-1999-0013419A KR19990013419A KR100459347B1 KR 100459347 B1 KR100459347 B1 KR 100459347B1 KR 19990013419 A KR19990013419 A KR 19990013419A KR 100459347 B1 KR100459347 B1 KR 100459347B1
Authority
KR
South Korea
Prior art keywords
light
semiconductor chip
semiconductor device
optical
optical semiconductor
Prior art date
Application number
KR10-1999-0013419A
Other languages
English (en)
Other versions
KR19990083227A (ko
Inventor
군이이히데오
다께도시유끼
이노구찌히로시
이시까와쯔또무
아라이마사시
고보리히로시
세야마히로끼
다까다기요시
세끼구찌사또루
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP15893798A external-priority patent/JP3762545B2/ja
Priority claimed from JP10218194A external-priority patent/JP2000036642A/ja
Priority claimed from JP10218196A external-priority patent/JP2000004067A/ja
Priority claimed from JP10245241A external-priority patent/JP2000077683A/ja
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR19990083227A publication Critical patent/KR19990083227A/ko
Application granted granted Critical
Publication of KR100459347B1 publication Critical patent/KR100459347B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

발광 소자나 수광 소자의 외형을 가능한 한 얇게 하고, 이것을 조립한 모듈이나 세트에서도 소형화를 가능하게 하는 것을 목적으로 하고, 발광 소자, 수광 소자를 구성하는 반도체 칩(23, 24)을 밀봉하는 수지 밀봉체(25)를 광에 대하여 투명해지는 재료로 구성하고 또한 광이 소자로부터 발광되는 영역 상, 광이 소자에 입사되는 영역 상에 홈(27)을 형성하고, 여기에 반사면(26)을 구성함으로써 광이 측면 E를 통해 사출·입사한다.

Description

광 반도체 장치 및 이것을 실장한 광 반도체 모듈{OPTIC SEMICONDUCTOR DEVICE AND OPTIC SEMICONDUCTOR MODULE MOUNTING OPTIC SEMICONDUCTOR DEVICE}
본 발명은 광 반도체 장치 및 이것을 실장한 광 반도체 모듈에 관한 것으로 특히 광 반도체 장치의 구조를 얇게 하고, 이 얇은 측면으로부터 광을 사출(또는 입사)시키는 것이며, 이들을 이용한 기기의 소형화·박형화를 실현하는 것이다.
최근, 서브 노트 퍼스널 컴퓨터, 휴대 정보 단말, 전자 스틸 카메라 등의 멀티미디어 기기가 놀라운 발전을 이루고 있다.
더구나 휴대 기기는 연간 700만대도 판매되며 약 8할이 IrDA(Infrared Data Association) 규격의 적외선 방식을 채용하고 있다. 즉 외부 기기와 본체와의 적외선 신호를 통한 송수신이 필요하며, 거기에는 적외선을 발광하는 발광 소자, 적외선을 수광하는 수광 소자가 필요해지게 된다.
또한 MD나 CD 등의 광학식 기록 재생 장치에서 이용되는 광학 헤드는 광학 기록 매체로 빔을 조사하여 광학 기록 매체로부터의 변조된 빔을 검출함으로써 정보의 기록이나 재생을 행한다. 역시 여기서도 발광 소자, 수광 소자가 필요해진다.
그러나 이들 발광 소자, 수광 소자는 소형화가 실현되어 있지 않다. 예를 들면, 도 15는 특공평 7-28085호 공보의 기술을 설명하는 것으로 반도체 레이저(1)가 반도체 기판(2)에 직접 배치되며 단면 형상이 사다리꼴의 프리즘(3)이 반도체 기판(2)에 고정되어 있다. 또 도 4는 광학 기록 매체이다.
반도체 레이저(1)와 대향하고 있는 프리즘(3)의 경사면(5)은 반투과 반사면에서, 반도체 기판(2)과 대접하고 있는 프리즘면(6)은 광 검출기(수광 소자 ; 7) 이외의 부분이, 또한 면(6)과 대향하고 있는 프리즘면(8)은 모두 반사면으로 되어 있다.
반도체 레이저(1)로부터 발광되며, 경사면(5)으로부터 프리즘(3)에 입사한 빔(9)은 반사면(6, 8)에서 반사되고나서 광 검출기(7)로 검출된다.
한편, 도 16은 적외선 데이타 통신 모듈(11)에 적외선 LED, LED 드라이버, PIN 포토 다이오드, 증폭기 등이 내장되어 있다. 예를 들면 기판에 상기 LED(12)가 실장되며, 여기에서 사출되는 광은 렌즈(13)를 통해 외부로 방출된다. 또한 상기 기판에 실장된 포토 다이오드(14)에는 렌즈(15)를 통해 몰드(11) 내로 입사된다.
전술한 모듈에서 도 15에서는 반도체 기판의 상측에 광학 기기가 실장되기 때문에, 매우 고도한 기술이 필요해지며 가격도 비싸지는 문제가 있었다.
또한 도 16에서는 몰드체 상에서 광의 출입이 필요해지며 대향 위치에 또 하나의 광 반도체 장치를 셋트할 필요가 있기 때문에, 이들을 조립한 셋트는 두께를 가져서 소형화가 실현되지 않는 문제가 있었다.
또한 도 16에서 광의 출입을 수평 방향으로 하고자 하면 도 17과 같이 광 반도체 장치(11)의 리드(16)를 90도로 절곡해야 하며, 리드(11)가 굽혀진 쪽에 따라서는 광 반도체 장치(11)의 위치 고정, 안정성에 문제가 있었다.
본 발명은 전술한 과제에 감안하여 이루어지며 제조가 용이하고 또한 소형화, 박형화를 꾀할 수 있는 광 반도체 장치를 제공하는 것을 목적으로 한다.
본 발명은, 첫째, 수광면을 갖는 반도체 칩과, 상기 반도체 칩을 밀봉하는 밀봉체와, 상기 수광면의 수선과 소정의 각도로 교차하여 상기 밀봉체에 설치되는 반사면을 갖으며, 광의 광로는 상기 밀봉체의 측면에서 입사하고, 상기 반사면을 통해 곡절되며 상기 수광면에 입사하는 것으로 해결하는 것이다.
둘째, 발광면을 갖는 반도체 칩과, 상기 반도체 칩을 밀봉하는 밀봉체와, 상기 발광면과 소정의 각도로 교차하여 상기 밀봉체에 설치되는 반사면을 갖으며, 상기 광의 광로는 상기 반사면을 통해 상기 밀봉체의 측면으로부터 사출되는 것으로 해결하는 것이다.
밀봉체에 반사면을 갖는 수단을 별개의 부재 또는 일체로 설치함으로써 이 광 반도체 장치를 수평으로 놓아둔 채로 입사광 또는 사출광을 수평으로 할 수 있기 때문에, 이 광의 광로의 위치 정밀도가 향상하고, 더구나 대향 위치에 이들의 광 반도체 장치를 두면, 광 통신이 수평 방향으로 가능해진다.
세째, 발광면을 측면에 갖는 반도체 칩과, 상기 반도체 칩을 밀봉하는 밀봉체와, 상기 발광면과 소정의 각도에서 교차하여 상기 밀봉체에 설치되는 반사면을 가지며, 상기 광의 광로는 상기 반사면을 통해 상기 밀봉체의 상면에서부터 사출되는 것으로 해결하는 것이다.
밀봉체에 반사면을 갖는 수단을 별개의 부재 또는 일체로 설치함으로써 이 광 반도체 장치를 수평으로 놓아둔 채로 입사광 또는 사출광을 수직으로 할 수 있기 때문에 비용적으로 매우 저렴해진다.
네째, 밀봉체를 적어도 소정의 광이 투과 가능한 수지로 하고, 이 밀봉체 자체에 형성된 면을 상기 반사면으로 함으로써, 반도체 밀봉 수지의 밀봉 공정에서 한번에 형성할 수 있다. 따라서, 도 15와 같은 프리즘은 완전히 불필요해지며 본 광 반도체 장치 자체의 조립 공정의 간략화, 비용의 저하를 실현할 수 있다. 또 이 광 반도체 장치를 프린트 기판 등에 실장하면, 이 모듈 자체의 두께를 얇게 할 수도 있게 된다.
다섯째, 상기 반사면을 상기 수지로 이루어지는 밀봉체에 형성된 홈의 경사면에서 구성하면 단순하게 금형으로 이 홈을 형성하는 볼록부를 구성할 수 있기 때문에, 금형 자체도 간략화할 수 있다. 또한 홈을 갈면 간단하게 반사면이 경면이 된다.
여섯째, 상기 밀봉체는 광의 광로를 구성하지 않은 제1 재료로 이루어지는 중공 형상의 패키지로 이루어지며, 상기 패키지의 개구부에는 적어도 소정의 광이 투과 가능한 제2 재료로 이루어지는 광의 광로를 구성하는 수단이 설치되며, 이 수단 자체에 형성된 면이 상기 반사판을 구성함으로써 해결하는 것이다.
앞에서는 수지로 반사면을 구성하고자 하였지만, 여기서는 세라믹 패키지, 금속 패키지, 수지 패키지이며 또한 중공 형상만으로도 이 위에 도 7, 도 8과 같이, 유리나 수지로 이루어지는 광로를 구성하는 수단을 설치함으로써 간단하게 사출 또는 입사광을 수평으로 하게 할 수 있다.
여덟째, 상기 반사면을 상기 제2 재료로 형성된 홈의 경사면으로 구성함으로써 해결하는 것이다.
아홉째, 상기 반도체 칩을 리드 프레임의 일 요소인 아일랜드에 설치하고 아일랜드로부터 외부로 도출되는 리드를 상기 광이 입사되는(또는 사출되는) 측면과의 대향면으로부터 도출함으로써 해결하는 것이다.
즉, 리드 프레임이나 금속 세선(細線)을 통한 반사에 의해 생기는 광의 노이즈를 방지할 수 있다.
열째, 상기 반도체 칩을 세라믹 기판, 프린트 기판, 표면이 절연 처리된 금속 기판에 설치하고, 기판으로부터 외부로 도출되는 리드를 상기 광이 입사되는(또는 사출되는) 측면과의 대향면으로부터 도출함으로써 해결하는 것이다. 전술한 구성과 같이, 리드 프레임이나 금속 세선을 통한 반사에 의해 생기는 광의 노이즈를 방지할 수 있다.
열한째, 상기 반도체 칩을 광을 수광(또는 발광)하는 제1 반도체 영역과, 이것을 구동하는 제2 반도체 영역으로 나누어서 상기 제2 반도체 영역을 상기 리드와 근접하는 측에 배치함으로써 해결하는 것이다.
제2 반도체 영역을 광의 경로로는 이루어지지 않기 때문에, 이 영역을 리드가 도출되는 영역, 금속 세선의 영역으로써 활용할 수 있으며, 광의 반사 등에 의한 노이즈에 관하여 염려할 일이 없다.
열두째, 실장되는 기판에 대하여 상기 광 반도체 장치를 수평으로 실장함으로써 모듈을 박형으로 간단한 구조로 할 수 있으며 IrDA를 목적으로 한 장치의 저비용화를 실현할 수 있다.
게다가, 이것을 광 IC에 이용하면 종래와 마찬가지로 광 IC의 박형화, 저비용화를 실현할 수 있다.
도 1은 본 발명의 실시예인 광 반도체 장치의 설명도.
도 2는 도 1의 홈의 설명도.
도 3은 본 발명의 실시예인 광 반도체 장치의 설명도.
도 4는 도 3에 이용한 리드 프레임의 설명도.
도 5는 반사면을 구성하는 수단의 설명도.
도 6은 하이브리드 기판에 응용했을 때의 도면.
도 7은 세라믹 패키지에 응용했을 때의 도면.
도 8은 캔 타입의 패키지에 응용했을 때의 도면.
도 9는 IC 카드에 응용했을 때의 도면.
도 10은 도 9의 개략 평면도의 설명도.
도 11은 IC 카드와 컴퓨터의 관계의 설명도.
도 12는 삼차원에 배치한 서킷 보드에 본 광 반도체 장치를 실장한 도면.
도 13은 본 발명의 광 반도체 장치를 광 픽업에 응용한 도면.
도 14는 본 발명의 광 반도체 장치를 광 픽업에 응용한 도면.
도 15는 종래의 광 반도체 장치와 광학 기기를 조립한 개략도.
도 16은 종래의 광 반도체 장치의 개략도.
도 17은 종래의 광 반도체 장치를 서킷 보드에 부착한 도면.
도 18은 본 발명의 실시예 3의 광 반도체 장치의 설명도.
도 19는 본 발명의 실시예 3의 광 반도체 장치의 설명도.
도 20은 본 발명의 렌즈 형상의 설명도.
도 21은 본 발명의 렌즈 형상의 설명도.
도 22는 본 발명의 광 반도체 장치의 밀봉 방법의 설명도.
도 23은 본 발명의 광 반도체 장치의 밀봉 방법에서의 문제점의 설명도.
도 24는 본 발명의 실시예 4의 광 반도체 장치를 실장 기판에 세트했을 때의 단면도.
도 25는 도 24의 광 반도체 장치의 설명도.
도 26은 도 25의 홈의 변형의 설명도.
도 27a, 27b 및 27c는 본 발명의 실시예 5의 광 반도체 장치의 설명도.
<도면의 주요 부분에 대한 부호의 설명>
21 : 아일랜드
22 : 리드
23, 24 : 반도체 칩
25 : 밀봉체
26 : 반사면
27 : 홈
이하, 본 발명의 실시예에 대하여 도 1을 참조하면서 설명한다.
＜실시예 1＞
도 1의 1A는 광 반도체 장치의 평면도, 도 1의 1B는 이 상기 평면도의 A-A선에서의 단면도, 도 1의 1C는 상기 평면도의 B-B선에서의 단면도이다.
이 광 반도체 장치는 2점 쇄선으로 나타낸 아일랜드(21)와 이 아일랜드(21)에 근접하여 설치된 리드(22)로 구성된 리드 프레임과, 이 아일랜드(21)에 탑재된 반도체 칩(23, 24)과, 이 주위를 상면에 홈(27)을 형성한 밀봉체(25)로 피복하여 이루어지는 것이다. 이 홈(27)의 내벽을 반사면(26)으로써 이 광 반도체 장치의 측면으로부터 입사하는 광이 수광용 반도체 칩(24)의 수광면에 입사한다. 한편 발광용 반도체 칩(23)으로부터의 광은 이 홈(27)의 내벽을 반사면으로 밀봉체의 측면 E에 유도되게 되어 있다. 여기서는 리드 프레임은 Cu로 이루어지며, 이 위에 발광부가 되는 일점 쇄선으로 나타낸 반도체 칩(23), 수광부가 되는 일점 쇄선으로 나타내는 반도체 칩(24)이 땜납 등의 고착 수단을 통해 고정되어 있다.
또한 반도체 칩(23)은 예를 들면 적외 LED, 레이저 등의 발광 소자이며 여기서는 발광 소자의 구동 회로는 수광용 반도체 칩(24) 상에 집적화되어 있지만, 발광 소자와 발광 소자의 구동 회로를 집적화한 것을 이용하도록 해도 좋다. 적외선 LED는 발광면이 칩의 상면이기 때문에 도 1과 같이 아일랜드에 수평으로 배치되지만, 반도체 레이저의 경우는 칩의 측면으로부터 광이 발사되기 때문에, 도면과 같은 홈은 필요로 하지 않는다. 그러나 제조 상 도 3과 같이 홈을 만든 것보다도 도 12와 같이 전면에 설치한 쪽이 간편하기 때문에, 발광용 반도체 칩(23) 상에도 홈을 형성하도록 하여도 좋다.
또한 반도체 칩(24)은 PIN 다이오드 등으로 구성되는 포토 센서이며 역시 이 PIN 다이오드의 구동 회로가 일체가 되도록 집적화된 것으로 좋으며, 게다가 LED나 레이저의 구동 회로가 일체로 구성된 것이라도 좋다. 이들의 반도체 칩의 주위에는 본딩 패드가 형성되며, 이에 대응하여 칩의 주위로부터 외부로 복수의 리드(22)가 연장되며, 이 사이를 금속 세선으로 접속하고 있다. 여기서 밀봉재로서는 광에 대하여 투명하면 좋고, 재료에 대해서는 특히 한정되는 것은 아니다. 또한 LED에서는 일반적으로 사출되는 광은 적외선이므로, 이 적외선을 투과하는 수지이면 좋다. 즉 사용하는 광의 파장에 대하여 적어도 투과이면 좋으며, 리드의 선단 및 반도체 칩은 이 광에 대하여 투명한 밀봉체(25)로 밀봉되어 있다. 그리고 이 밀봉체(25)에는 반사면(26)을 갖는 홈(27)이 설치되어 있다.
본 발명의 가장 큰 특징은 이 반사면(26)에 있으며, 이 반사면은 밀봉체(25)에 홈을 형성함으로써 구성되며, 이에 따라 점선 화살표로 나타낸 바와 같이 밀봉체(25)의 측면 E로부터 광의 사출, 측면 E로의 입사가 가능해진다.
일반적으로는, 발광부나 수광부를 구성하는 반도체 칩은 이 상부에 프리즘이나 렌즈를 배치할 필요가 있기 때문에, 이것을 사용한 모듈이나 세트는 세트 자체의 세로 방향의 두께가 두꺼워지며, 더구나 이 상부나 주변에 광학 기기가 배치되기 때문에, 박형화·소형화가 곤란하였다. 그러나 밀봉체에 뚫어 설치한 홈의 일부분인 반사면(26)에 의해, 밀봉체의 측면 E로부터의 광의 출입이 가능해지기 때문에 프리즘은 불필요한 데다가 렌즈가 필요하면, 이 밀봉체 측면 E에 형성할 수 있다. 즉 도 3과 같이 투명 밀봉체의 측면에 볼록형의 렌즈를 일체 성형하는 것도 가능하며, 여기에 별도 렌즈를 부착해도 좋다. 따라서, 장치 자체의 두께를 얇게 할 수 있다. 특히 레이저와 같이 광속을 적게 하면 반사면도 작게 끝나고 홈의 깊이도 얕아서 좋다. 따라서, 두께는 상당히 얇게 할 수 있다.
상기 리드 프레임은 Cu로 구성되며 두께는 약 0.125㎜로 반도체 칩의 두께는 예를 들면 250 ∼ 300㎛ 정도이다. 또한 밀봉체(25)는 투명한 에폭시 재료로, 예를 들면 트랜스퍼 몰드에 의해 이루어지며, 전체 두께는 약 1㎜ ∼ 1.5㎜이다. 당연히 칩의 두께가 얇아지면 더욱 얇게 할 수 있는 것은 물론이다. 또한, 금형에도 홈을 형성하는 부분이 설치되어 있으며, 투명한 수지 밀봉체로 반도체 칩을 트랜스퍼 몰드했을 때에 홈이 동시에 형성된다.
여기서 홈(27)은 반도체 칩을 노출하는 일 없이 반사면이 구성되면 좋으며 예를 들면 두께의 반정도, 여기서는 750㎛ 정도의 깊이를 구비하고 적어도 반사면(26)을 구성하는 부분은 이 광 반도체 장치의 저면에 대하여 45°의 각도를 이루도록 구성되어 있다. 또 홈의 깊이는 20-30㎛ 정도라도 좋다. 이 반사면은계면의 양측의 공기와 투명 수지의 굴절율의 차이에 의해 반사면이 된다. 그러나 전반사로는 되지 않으므로, 전반사로 하기 위해서는 반사면에 금속 피막을 형성하여도 좋다.
이 피막 형성 방법으로서는 반도체 기술로 사용되는 증착, 스퍼터 성막이 사용 가능하며, 또한 그 외에는 도금법도 사용 가능하다. 여기에서 주의를 요하는 것은 밀봉체(25)에 형성된 피막 재료에 의한 단락이다. 전자의 두개의 반사막 형성 방법으로는 마스크를 필요로 한다. 또한 예를 들면 무전해 도금으로 용액 중에 전체를 디프하는 경우는 도출하는 부분의 리드(22), 그 도출부 주위의 밀봉체(25)의 부분을 수지로 피복해두고, 그 후에 도금한 후 이 수지를 제거하도록 하면 좋다. 또한 디프 이외로는 이 용액을 홈의 부분에만 적하하여 도금시켜도 좋다. 금속 재료로서는 금, Al, 니켈 등이 생각된다.
또한 금형은 방전 가공이 실시되어 형성되기 때문에 또한 성형품의 이형성을 고려하여 체크 무늬 가공되기 때문에, 반사면에 대응하는 부분을 경면 연마해둠으로써, 성형품의 해당 부분은 경면이 되며 전술한 반사면 대신에 이용하도록 해도 좋다. 또한, 이와 같이 하여 형성된 경면을 이루는 표면에 더욱 피막 처리를 행하고 반사막을 형성하도록 하더라도 좋다. 또한 측면 E로부터 입사 또는 발광되기 때문에 이 부분도 경면 처리되는 편이 좋다.
본 실시예에서는 광의 출입(사출이나 입사)이 행해지는 측면 E를 제외한 측면 F, G, H에 리드를 배치할 수 있다. 그러나 금속 세선이나 리드에 의한 반사를 생각하면 측면 H가 바람직하다. 평면도에서 수광부인 반도체 칩은, 실질 우측에수광 소자 영역(제1 영역)이 형성되며, 좌측에 이것을 구동하는 구동 소자 영역(제2 영역)이 형성된다. 즉 제2 영역은 광의 경로로는 이루어지지 않기 때문에, 이 영역을 리드가 도출되는 영역, 금속 세선의 긴 막대기 영역으로서 활용할 수 있으며, 광의 반사 등에 의한 노이즈가 제1 영역에 침입하는 것을 방지하고 있다. 또한 제1 영역이 우측으로 어긋나 있기 때문에, 당연히 홈(27)도 우측으로 어긋나고, 홈으로부터 좌측의 영역은 와이어를 연장시키는 영역으로서 확보할 수 있다. 혹시 좌측이나 중앙에 제1 영역이 있으면, 와이어는 홈으로부터 노출할 가능성이 있다.
이상 진술한 광 반도체 장치를, 예를 들면 프린트 기판, 세라믹 기판, 절연성 금속 기판, TAB 등의 수지 필름에 실장하는 경우, 도 1의 1B에 도시하는 단면도와 같이 수평으로 배치되므로 박형의 모듈이나 기기가 형성 가능하다.
예를 들면, IC 카드 등에 실장하면 카드 자체의 두께를 얇고 또한 측변 방향에서 광신호의 교환을 행할 수 있다.
한편, 아일랜드(21)는 2점 쇄선으로 나타낸 바와 같이 분할 구조로 되어 있지만 한쪽으로 구성하여도 좋다. 또한 수지 밀봉체(25)는 두개의 반도체 칩을 일체로 몰드하고 있지만, 개별로 몰드하여도 좋다. 당연한 일이지만, 하나의 아일랜드에 두개의 반도체 칩을 고착하고, 각각을 개별로 몰드하여도 좋고, 또한 리드 프레임을 별도로 하여 디스크리트 부품과 같이 개별 몰드하여도 좋다.
또 점선으로 둘러싼 최소의 구형은 광이 조사되는 부분 또는 광이 사출되는 부분을 나타내고 있다.
한편, 도 2는 홈(27)의 한쪽 반사면(30)을 수직으로 한 것이다. 이 경우 도 1과 비교하여 홈으로부터 좌측의 영역을 확보할 수 있으며, 이 부분까지 와이어를 연장시키는 것도 가능해지며, 이 근방까지 제2 영역을 확대 배치할 수도 있게 된다. 그러나 수직인 면이면 금형으로부터의 이형성이 악화하므로 약간 좌측으로 기울이는 편이 좋다.
＜실시예 2＞
도 3은 도 1의 광 반도체 장치의 변형예이며, 도 3의 3A는 평면도, 도 3의 3B는 상기 평면도를 좌측으로부터 본 도면, 도 3의 3C는 3A의 A-A선의 단면도로 포토 IC 부분이다. 또한 도 3의 3D는 평면도 B-B선 단면도로 발광 다이오드의 부분이다.
또한 도 4는 이 광 반도체 장치의 리드 프레임에 포토 다이오드와 LED를 실장한 상태를 나타내는 도면이다.
우선 도 4에 도시한 바와 같이, 여기서는 아일랜드(21)의 좌측변에만 리드(22)가 연장되며, 그 앞단에는 본딩용 확장부(30)가 형성되어 있다. 또한 IC칩의 좌측변와 하측변에 본딩 패드가 형성되며, 확장부(30)와 본딩 패드 간을 와이어 본딩으로 전기적으로 접속하고 있다. 부호 31은 LED를 탑재하기 위한 아일랜드이며, 광을 상측으로 비산하기 위해서, 도 3의 3D에 도시한 바와 같이 컵형으로 되어 있다. 이 컵은 측면이 비스듬하게 형성되며, 상측 이외에 들어간 광을 이 경사 부분에서 집광하여 효율적으로 상측으로 유도하도록 하고 있다. 예를 들면 휴대용 램프의 두구(豆球)의 주위에 형성되어 있는 반사판(콜렉터)과 같은 것이다. 수광부(24)에는 PIN 포토 다이오드가 형성되며, 주위에는 이 구동용 IC 회로가 제조되어 있다. 또한 LED로부터 근재되어 있는 2개의 와이어의 접속부 근방에는 LED의 구동 회로가 제조되고 있다. 또한 점선으로 나타내는 구형은 수지 밀봉 영역을 나타내는 부분이다.
도 3에 도시하는 광 반도체 장치에 대해서 상세하게 설명한다. 도 3의 3A에서부터 밝힌 바와 같이, 반사면(26)이 형성된 홈이 두개 형성되며, 이 홈 사이를 차단하도록 벽체(32)가 형성되어 있다. 이 홈은 도 12에 도시한 바와 같이, 한쪽의 측변으로부터 다른쪽의 측변까지 연속하여 형성하여도 좋지만, 이 구조이면 외력이 가해졌을 때, 홈의 바닥부를 중심으로 균열이 발생할 우려가 있다. 그 때문에, 포토 IC와 LED를 둘러싸도록 프레임이 형성되며 상기 파괴에 대한 강도의 향상을 꾀하고 있다. 또한 홈의 반사면 이외는 몰드 후의 이형(광 반도체 장치의 제외 특성)을 향상시키기 위해서 어느 각도를 갖게 하고 있다. 당연히 외형 형상도 이 이형 특성 향상을 위해 제외 방향과 평행하지 않도록 각도를 갖게 하고 있다.
또한 측면 E에는 구면을 절단한 렌즈 L이 설치되어 있다. 그러나 렌즈 L은 타원 렌즈라도 좋다. 이 광 반도체 장치는 IrDA용에 형성된 것으로 상부의 수광 소자가 형성되어 있는 곳의 렌즈 L은 외부로부터의 광 신호를 효율적으로 수광 소자의 위치까지 유도하여 수광 소자의 광 검출영역에 광이 맞닿도록 설계되어 있다. 또한 하부의 LED는 발광된 광을 별도의 광 반도체 장치의 검출 영역에 도달하도록 설계되어 있다.
도 5는 반사면의 다른 형성 방법을 나타낸 것으로 실질 직방체의 수지 밀봉체(전술한 바와 같이 이형성이 고려되어 테이퍼면이 형성되어도 좋다.)에 반사면(26)을 갖는 수단[이하 프리즘체(40)라고 부른다.]을 고착한 것이다. 이 프리즘체(40)와 수지 밀봉체는 소정의 광에 대하여 투과성을 갖는 재료로 구성되며 적어도 점선으로 나타낸 광로가 형성될 필요가 있다. 또한 굴절을 생각하면 도 1의 광 반도체 장치의 밀봉체와 마찬가지로, 양자가 일체 성형되어 있는 구조가 바람직하다. 그러나 개별 부품으로 하여 고착하여도 좋다. 이 경우, 고착하는 접착제도 포함시켜서 굴절율이 실질 동일한 것이 바람직하다.
도 6은 반도체 칩을 탑재하는 형태의 변형예이며, 예를 들면 회로 패턴을 갖는 프린트 기판(41) 상에 복수의 반도체 칩(42)을 탑재한 하이브리드 IC를 이용한 것이다. 이와 같이, 본 발명은 리드 프레임을 이용한 실장 방법뿐만아니라 상술한 바와 같이 예를 들면 프린트 기판, 세라믹 기판, 절연성 금속 기판, TAB 등의 수지 필름에 실장할 수 있다.
또한 이러한 경우 반도체 칩은 능동 소자, 수동 소자 모두 베어칩으로도 좋으며 이들의 베어칩이 땜납 등에 의해 고착되며, 광 반도체 장치도 포함시켜서 소정의 기능이 실현되고 있다. 또한 프린트 기판에서는 몰드한 칩으로 구성되어 있는 경우도 있다.
예를 들면, 금속 기판 등은 프레임 부재가 기판의 주위에 형성되며, 이 속에 에폭시 수지 등이 충전되어 있는 것이 일반적이지만 점선으로부터 우측의 영역은 적어도 소정의 광에 대하여 투과인 재료가 바람직하다. 또한 이 경우, 광로에 해당하는 부분은 광에 대하여 투과인 재료로 구성할 필요가 있다. 또한 풀 몰드로 형성하는 경우는 모두 광에 대하여 투과인 재료로 구성할 필요가 있다.
세라믹 기판은 도 2와 마찬가지로 풀 몰드로 밀봉되어 있는 경우가 많고, 이 경우 모두 소정의 광에 대하여 투과성을 갖는 것과 같은 재료를 이용하는 것이 바람직하다. 또 프린트 기판 등에서는 일반적으로 몰드된 칩을 사용하는 경우가 많기 때문에, 점선으로부터 우측만 밀봉하여도 좋다. 그러나 일반적으로는 단순하게 도 1의 광 반도체 장치를 도 12와 같이 실장하는 편이 합리적이다.
도 7은 세라믹 패키지에 응용한 것이며 세라믹 패키지(43) 내에 반도체 칩(42)이 탑재되며, 덮개부를 반사면을 갖는 투과성의 프리즘체(45)로 구성한 것이다. 또한, 도 8은 금속으로 구성되는 캔 타입에 응용한 것이며, 금속으로 이루어지는 캔(44) 내에 반도체 칩(42)이 탑재되며, 덮개부를 반사면을 갖는 투과성의 프리즘체(46)로 구성한 것이다. 세라믹 패키지(43), 캔(44), 양자 모두 광에 대하여 비투과의 재료이며, 안이 중공 형상 구조이다. 따라서 이 경우, 덮개가 되는 부분에 반사면을 갖는 광에 대하여 투과인 프리즘체(45, 46)가 설치되며, 점선과 같이 광은 90도 구부려지며 수평 방향으로 사출 또는 입사된다. 이 도면은 밀봉체의 설명에 이용하였기 때문에, 구체적인 리드, 전극, 금속 세선 등은 생략하였다.
도 4에서는 리드 프레임에 대해서 설명하였지만, 이 리드 프레임이외에도 반도체 분야에서 사용되고 있는 리드 프레임이면 적용 가능하다. 그러나 몰드 시의 수지압에 의한 아일랜드의 안정성을 고려하면, 현수 리드가 서로 대향하는 측변을 만나는 편이 좋다. 또한 아일랜드의 네개의 각 부로부터 연장되어 있는 소위 4방향 현수 리드도 아일랜드의 안정성을 향상시켜서 제품의 광의 방향성을 일정하게 하기 위한 중요한 구조이다.
또한, 밀봉 구조도 여러가지 적용할 수 있다. 예를 들면 일렉트로닉(1997년 10월호, 74페이지 ∼)에 진술한 바와 같이, 패키지의 리드를 기판의 관통 구멍에 삽입하는 타입 즉, 리드 삽입형으로는 인라인형의 SIP, HSIP, ZIP, 듀얼라인형의 DIP, HDIP, SDIP, WDIP, PGA(핀 글리드 어레이), 또한 땜납 크림 등을 이용하여 직접 납땜하는 방법 등으로 기판의 표면에 실장하는 표면 실장형으로서는 SVP, SOP, SSOP, TSOP, HSOP, QFP, TQFP, HQFP, QFN, SOJ, QFJ, BGA, LGA, DTP, QTP 등이 생각된다.
물론 페이스업, 페이스다운도 채용 가능하다. 최근 특히 화제가 되고 있는 CSP(chip size package) 구조에도 적용 가능하다.
도 9, 도 10, 도 11은, IC 카드에 대해서 설명한 것이다. 이것은 금속 케이스(47) 중에 회로 소자를 구성하는 반도체 칩(42)이 납땜된 프린트 기판(48)이 들어간 것으로, 이 케이스(47)로부터의 광의 출입구는 입구가 개방되어 있는지 또는 투과한 재료, 예를 들면 유리나 플라스틱이 설치되어 있다. 광 반도체 장치(50)는 여기서는 기판과 함께 몰드한 것이 나타나고 있지만, 도 1과 같은 부품을 실장한 것이라도 좋다. 도 10은 IC 카드의 개략 평면도를 나타낸 것으로 우측에서 광이 발광되어 외부로 발사되며 또한 외부로부터의 광을 도입하여, 광 IC에서 광신호를 전기 신호로 바꾸고 있다. 이 변환된 신호는 예를 들면 플래시 메모리, FRAM 등의 메모리 소자 칩(42M)에 기억된다.
도 11은 IC 카드의 사용 방법을 설명한 것으로 퍼스널 컴퓨터(48)와 IC 카드(49)의 IrDA를 실현시킨 것이다. IC 카드의 전원으로서는 IC 카드 내에 전지를 내장시킨 것, 코일을 이용하여 전자 유도한 것 등이 생각된다. 또한 광은 데이타량이 많고 스피드도 빠르기 때문에 고속의 광 통신이 가능해진다. 또, 전기 신호의 교환과 달리, 신호를 위한 전기적 접속은 불필요해지기 때문에, 전기적 접속 불량에 따른 신뢰성 저하가 완전히 없어진다.
도 12는 서킷 보드(50, 51)에 본 발명의 광 반도체 장치(52, 53)를 실장함으로써 보드 간의 신호의 교환을 실현한 구조를 나타내고 있다. 또한 도 1의 반사면을 하프 미러로서 광 신호를 상측에도 투과시킨 것이다. 보드(54)에도 광 반도체 장치(55)가 실장되며 보드 이면의 광 반도체 장치(56)와 상하 방향에서 광 통신을 실현하고 있다. 따라서, 수평, 상하로 배치된 서킷 보드의 신호의 교환에 필요한 전기적 배선은 불필요해진다.
도 13은 도 15의 광학 매체의 판독을 재현한 것이다. 레이저(60)로부터 나온 광은 본 발명의 광 반도체 장치(61)의 하프 미러의 반사면을 통해 일단 기록 매체(62)로 들어가고, 이 광이 반사하여 하프 미러의 반사면을 통해 광 반도체 장치의 광 IC로 들어가고 기록 매체에 기록되어 있는 정보의 1, 0의 상황을 판단한다.
도 14의 광 반도체 장치(63)는 밀봉체 M 내에 레이저(64)도 일체 밀봉된 것이다. 또한, 도 1의 1A에 도시한 바와 같은 발광 소자로서의 레이저와 수광 소자가 부착되며 지면에 대해 상측으로 매체가 부착된 트라이앵글 구조에서는 반사면의 각도의 조정이 필요해진다.
<제3 실시예>계속해서 도 18을 이용하여, 본 발명의 실시예 3에 대해서 설명한다. 도 18은 상기 실시예 1에서 설명한 구조와 유사하며, 도 1의 단면도에 상당하는 것이며, 적어도 수광용 반도체 칩(24)에 대응하는 측면 E를 볼록형으로 형성하고 반사면 S를 구성하고 있다.
렌즈의 구체적 형상의 예를 도 20 및 도 21에 나타내었다. 도 20은 도 16(종래예)에서 도시한 바와 같은 렌즈 R1, R2에서 유리나 투명 수지로 이루어지는 구를 컷트한 것이 별도 부착되거나, 밀봉체와 동일 재료로 성형 시에 일체로 형성되어 있는 것이다. 이 형상을 이용함으로써, 밀봉체로 들어가는 광을 모든 각도로부터 모을 수 있다.
또한 도 21은 원주를 세로로 나누고, 밀봉체의 측면에 부착한 것이다. 부착된 원주의 세로로 나눈 것은 호와 현으로 둘러싸인 단면 형상을 이루고 있다. 이 세로로 나눈 것은 한쪽의 면을 밀봉체의 측면 형상과 동일 또는 서로 닮도록 하고, 이 측면에 별도 부착되어도 좋으며, 밀봉체와 동일 재료로 성형 시에 일체로 형성되어도 좋다. 이 형상의 경우, 도 20과는 달리 밀봉체의 측면에 대하여 상측으로부터 또는 하측으로부터 입사하는 광의 집광이 가능해진다.
또한, 수광부와 발광부를 일체로 밀봉하고 있지만, 반도체 칩(24)만을 밀봉하여 디스크리트하게 하여도 좋으며, 하나의 아일랜드에 따로따로 수지 밀봉하여도 좋다. 그리고 해당하는 측면을 전술한 바와 같은 볼록형으로 한다.
도 18과 도 19의 차이는 촛점의 위치이며, 촛점 F가 밀봉체 내에 존재하는 경우와, 밀봉체의 밖에 존재하는 경우이다.
소정의 곡률을 갖는 측면 S에 레이저 광과 같은 코히어런트인 광이 입사되면, 광은 촛점 F를 통과한다. 따라서 촛점의 위치, 반사면과 측면 및 반사면과 수광면의 위치의 조정에 의해 반사면에 투영되는 광속은 측면 S에 입사되는 광속보다도 조일 수 있다.
도 18의 구조에서는 반사면에 투영되는 광속은 반사면으로부터 반도체 칩에 도달하기까지 약간 넓어지지만 도 19의 구조로는 더 집광할 수 있다.
따라서, 촛점의 위치[반사면(26)에 대하여 얼마만큼 우측으로 또는 좌측으로 위치시킬지], 측면 S와 반사면의 거리 및 반사면과 반도체 칩과의 거리를 조정함으로써 측면 S에 입사된 광을 집광하여 반도체 칩에 입사될 수 있다. 그 때문에, 수광부인 센서에 입사되는 에너지 밀도가 높아지며 센서의 감도를 올릴 수 있다. 또한 구동 회로가 일체가 된 광 IC에서 수광부의 면적 비율이 작은 경우라도 상기 조정에 의해 광을 조여서 수광부에만 입사시킬 수 있다.
다음에 금형에 대하여 설명한다. 우선 광속을 조이기 위해서 렌즈의 역할을 갖는 볼록부를 부착할 필요성에서부터 밀봉체의 측면에 렌즈 L2를 부착하도록, 도 23에 금형을 도시한 바와 같이 단면이 호를 이루도록 캐비티를 형성하였다. 그러나 이 구조에서는 이하에 나타내는 문제가 있었다. 즉 렌즈 L2의 최단부 OS(렌즈 L2의 최대 돌출점)가 상부 금형(71)측에 있었기 때문에, 밀봉 후 밀봉체가 박형할 수 없다고 하는 문제가 발생하였다.
이 문제는 도 16에 도시한 바와 같은 종래 구조로는 발생하지 않았다. 즉 렌즈의 최단부 OS에 대응하는 부분은 상측으로 향하고 있기 때문에 이형성에 대해서는 전혀 고려할 필요가 없었다.
또한 이 광 반도체 장치는 광로의 위치 결정 정밀도 또한 실장 기판을 하부 금형(70)에 접촉하는 등의 제약 조건으로부터 아무리 해도 상부 금형(71)과 하부 금형(70)에 걸치도록 렌즈를 형성해야만 한다.
따라서, 도 22에 도시한 바와 같이 렌즈 L1의 최단부 OS와 상하부 금형(70, 71)의 접합면(72)은 일치시킬 필요가 있다. 또한 반사면(26)은 렌즈 L1의 하단부 V와 촛점 P를 연결하는 선분 R2가 교차하도록 깊게 형성해야만 한다. 도면에서는 촛점이 반도체 칩의 표면에 일치하도록 형성하고 있지만, 어떤 면적을 갖는 스폿형의 광을 수광용 반도체 칩 상에 유도하기 위해서는 촛점 P으로부터 약간 전후시킬 필요가 있으며, 그 경우도 선분 R2는 반사면과 교차하도록 형성되어야 한다. 여기서 R1, R2는 구면 L의 반경으로 이루어진다.
또한 일반적으로, 리드(22)는 몰드할 때, 하부 금형(70)에 매립된다. 또한 수지 버어(burr)를 생각하면, 리드(22)의 표면과 접합면은 일치시킬 필요가 있다. 따라서, 최단부 OS의 위치와 리드(22)의 표면은 가상적으로 동일 평면을 구성하고, 간극이 생기지 않도록 밀착시킬 필요가 있다.
이에 따라, 밀봉된 광 반도체 장치는 금형으로부터의 이형이 용이해지며 버어의 발생도 없고 양호한 밀봉 구조를 갖는 광 반도체 장치를 얻을 수 있다.
또한, 금형의 캐비티의 내면은 렌즈 및 반사면을 구성하는 영역에서는 경면구조로 하고, 다른 부분에서는 체크 무늬형을 이루도록 구성하는 것이 바람직하다. 이 반사면에 상당하는 영역의 캐비티 내벽은 0.5㎛ 이하의 표면 조도를 갖도록 구성하는 것이 바람직하다. 그리고 이 반사면 영역은 다른 영역보다도 표면 조도가 작아지도록 구성되어 있다.
이러한 구성의 금형을 이용함으로써, 성형된 밀봉체는 매우 양호한 경면을 얻을 수 있으며, 렌즈 및 반사 거울을 얻음과 동시에, 다른 부분은 체크 무늬형을 이루고 있기 때문에, 난반사를 생기게 할 수 있으며 외부로부터의 불필요한 광을 반사할 수 있으며 매우 유효한 광 반도체 장치를 얻을 수 있다. 특히, 렌즈의 최하 단부와 상기 렌즈의 촛점으로 형성되는 가상 선분을 상기 반사면과 교차시키는 것으로 효율적인 반사를 실현할 수 있다. 또한 체크 무늬형 표면을 이루도록 구성함으로써, 금형 내에서 성형된 본 광 반도체 장치의 이형성을 향상시킬 수 있다.
또한, 반사면은 밀봉체의 내부에 형성되기 때문에, 금형의 형상 및 캐비티의 표면 상태를 제어할뿐으로 매우 양호한 광학계가 일체화되며, 소형으로 신뢰성이 높은 광 반도체 장치를 얻는 것이 가능해진다.
또한, 밀봉 수지를 선택함으로써, 위상이나 굴절율 등의 광학 상수를 제어할 수 있다. 그리고 캐비티의 사이즈나 형상을 조정함으로써, 리드 프레임 등의 지지체와 금형 간의 위치 결정을 확실히 행함으로써, 촛점 위치를 고정밀도로 제어할 수 있으며 매우 신뢰성 좋고 또한 대량 생산이 가능한 광 반도체 장치를 얻는 것이 가능해진다.
또한, 상기 실시예에서는 밀봉 수지로서 투명한 에폭시 수지를 이용하였지만, 이에 한정되지 않는 것 등도 사용 가능하다. 덧붙여, 상기 실시예에서는 발광용의 반도체 칩이나 수광용 반도체 칩도 베어칩의 상태에서 동시에 수지 밀봉을 행했지만, 특정한 파장만을 검출하는 반도체 장치의 경우에는 수광 소자측을 특정한 파장에만 투과성을 갖는 등 파장 의존성을 갖는 수지를 이용하여 미리 밀봉해두고 그 후에 전체를 밀봉하도록 하더라도 좋다.
＜실시예 4＞
다음에 본 발명의 실시예 4로서 투명 수지의 주위로부터 침입하는 광 노이즈를 제거하기 위한 실장 구조에 대해서, 도 24 및 도 25의 A-도25의 C를 참조하면서 설명한다. 도 24는 단면 설명도, 도 25의 A는 평면도, 도 25의 B는 도 25의 A의 A-A 단면도, 도 25의 C는 도 25의 A의 B-B 단면도이다.
이 구조에서는 리드(22)를 통상의 방법과는 반대로 굽히고 반도체 칩의 지지 기판, 여기서는 리드 프레임의 아일랜드(21)가 상측에 오도록 하고, 상측의 광을 차폐하도록 하고, 반사면(26)을 구성하는 홈(27)이 아래쪽으로 오도록 한 것이다. 따라서, 반도체 칩(23, 24)은 상측을 아일랜드(21), 하측을 실장 기판으로 끼우고 있으며, 상측 및 하측으로부터의 광을 차폐하고 측방으로부터의 광만을 수광함과 동시에 발광도 측방에서만 이루어지도록 하는 것이 가능해진다. 다른 부분에 대해서는 실시예 1과 완전히 동일하다.
즉, 광 반도체 장치를 세트하는 실장 기판(30), 예를 들면 혼성 집적 회로 장치에 일반적으로 채용되는 프린트 기판, 세라믹 기판, 금속 기판은 광에 대하여 차폐 효과를 갖는다. 또한 리드 프레임의 아일랜드나 방열판 등의 지지 기판도 동일하며, 이러한 아일랜드나 지지 기판이 상향이 되도록 배치하면 수광 소자나 발광 소자는 상하로 차폐판에 의해 샌드위치되며 도 24에 →로 나타낸 바와 같이 광의노이즈의 침입을 억제할 수 있다.
＜실시예 5＞
다음에, 본 발명의 실시예 5로서 집광성을 높이기 위한 렌즈 구조 및 반사 거울의 형상에 대하여 도 27a-도 27c를 참조하면서 설명한다. 도 27a는 상면도, 도 27b는 도 27a의 정면도, 도 27b는 도 27a의 B-B 단면도이다.
이 구조에서는 렌즈 및 반사 거울을 3차원 구조로 함으로써, 이러한 구성에 따라서 매우 효율적으로 광을 수광면에 유도하는 것이 가능해진다.
특히, 도 27a를 보면 알 수 있듯이, 반사면(26)이 4면으로 나뉘어져 있다. 도 27a의 렌즈의 좌우로 들어간 광은 산과 같은 형상으로 꺾여서 조여지며, 도 27c의 렌즈의 하부로 들어간 광도 2단으로 꺾여서 조여지는 것이 가능하다. 따라서, 상하 좌우의 렌즈에 빠듯하게 들어간 광도 렌즈부로 조여질 수 있다.
본 발명에 따르면, 첫째, 수광면을 갖는 반도체 칩과, 상기 반도체 칩을 밀봉하는 밀봉체와, 상기 수광면의 수선과 소정의 각도로 교차하여 상기 밀봉체에 설치되는 반사면을 구비하고, 광의 광로는 상기 밀봉체의 측면에서 입사하고, 상기 반사면을 통해 곡절되어 상기 수광면에 입사함으로써, 둘째, 또한, 발광면을 갖는 반도체 칩과, 상기 반도체 칩을 밀봉하는 밀봉체와, 상기 발광면과 소정의 각도로 교차하여 상기 밀봉체로 설치되는 반사면을 갖으며, 상기 광의 광로는 상기 반사면을 통해 상기 밀봉체의 측면으로부터 사출됨으로써, 밀봉체에 반사면을 갖는 수단을 별개의 부재 또는 일체로 설치함으로써, 이 광 반도체 장치를 수평으로 놓아둔채로 입사광 또는 사출광을 수평으로 할 수 있기 때문에, 이 광의 광로의 위치 정밀도가 향상하고, 더구나 대향 위치에 이들의 광 반도체 장치를 두면 광 통신이 수평 방향에서 가능해진다.
세째, 밀봉체에 반사면을 갖는 수단을 별개의 부재 또는 일체로 설치함으로써, 이 광 반도체 장치를 수평으로 놓아둔채로 입사광 또는 사출광을 수직으로 할 수 있기 때문에 비용적으로 매우 저렴하다.
네째, 밀봉체를 적어도 소정의 광이 투과 가능한 수지로 하고, 이 밀봉체 자체에 형성된 면을 상기 반사면으로 함으로써, 반도체 밀봉 수지의 밀봉 공정에서 한번에 형성할 수 있다. 따라서, 도 15와 같은 프리즘은 완전히 불필요해지며, 본 광 반도체 장치 자체의 조립 공정의 간략화, 비용의 저하를 실현할 수 있다. 또 이 광 반도체 장치를 프린트 기판 등에 실장하면, 이 모듈 자체의 두께를 얇게 할 수도 있게 된다.
다섯째, 상기 반사면을 상기 수지로 이루어진 밀봉체에 형성된 홈의 경사면으로 구성하면, 단순히 금형으로 이 홈을 형성하는 볼록부를 구성하면 좋기 때문에, 금형 자체도 간략화할 수 있다. 또한 홈을 갈면 간단하게 반사면을 경면이 되도록 한다.
여섯째로, 상기 밀봉체는 광의 광로를 구성하지 않는 제1 재료로 이루어지는 중공 형상의 패키지로 이루어지며, 상기 패키지의 개구부에는 적어도 소정의 광이 투과 가능한 제2 재료로 이루어지는 광의 광로를 구성하는 수단이 설치되며, 이 수단 자체에 형성된 면이 상기 반사판을 구성함으로써 해결하는 것이다.
앞에서는, 수지로 반사면을 구성하고자 하였지만 여기서는 세라믹 패키지, 금속 패키지, 수지 패키지이며 또한 중공 형상이라도, 이 위에 도 7, 도 8과 같이, 유리나 수지로 이루어지는 광로를 구성하는 수단을 설치함으로써 간단하게 출사 또는 입사광을 수평으로 하게 할 수 있다.
여덟째, 상기 반사면을 상기 제2 재료로 형성된 홈의 경사면으로 구성하는 것으로 해결하는 것이다.
아홉째, 상기 반도체 칩을 리드 프레임의 일 요소인 아일랜드에 설치하고, 아일랜드로부터 외부로 도출되는 리드를 상기 광이 입사되는(또는 사출되는) 측면과의 대향면으로부터 도출함으로써 해결하는 것이다.
즉 리드 프레임이나 금속 세선을 통한 반사에 의해 생기는 광의 노이즈를 방지할 수 있다.
열째, 상기 반도체 칩을 세라믹 기판, 프린트 기판, 표면이 절연 처리된 금속 기판에 설치하고, 기판으로부터 외부로 도출되는 리드를 상기 광이 입사되는(또는 사출되는) 측면과의 대향면으로부터 도출하는 것으로 해결하는 것이다. 전술과 마찬가지로, 리드 프레임이나 금속 세선을 통한 반사에 의해 생기는 광의 노이즈를 방지할 수 있다.
열한째, 상기 반도체 칩을 광을 수광(또는 발광)하는 제1 반도체 영역과, 이것을 구동하는 제2 반도체 영역으로 나누어서 상기 제2 반도체 영역을 상기 리드와 근접하는 측에 배치함으로써 해결하는 것이다.
제2 반도체 영역을 광의 경로로는 만들지 않기 때문에 이 영역을 리드가 도출되는 영역, 금속 세선의 영역으로서 활용할 수 있으며, 광의 반사 등에 따른 노이즈에 관하여 염려할 일은 없다.
열두째, 실장되는 기판에 대하여 상기 광 반도체 장치를 수평으로 실장하는 것으로, 모듈을 박형으로 간단한 구조로 할 수 있으며 IrDA를 목적으로 한 장치의 저비용화가 실현된다.
또, 이것을 광 IC에 이용하면 종래 마찬가지로 광 IC의 박형화, 저비용화가 실현된다.
상기 기술한 바와 같이 본 발명에 따르면, 투명한 수지 밀봉체의 상면과 수직인 상기 수지 밀봉체의 측면에, 렌즈형을 이루도록 볼록부를 형성하고 광은 상기 수지 밀봉체의 볼록부에서 입사하고, 상기 반사면을 통해 상기 수광면에 그 광이 조여져서 입사되므로 수지 몰드체인 투명 밀봉체에 반사면을 갖는 홈을 형성하면, 광은 밀봉체의 두께가 얇은 측면으로부터 입사(또는 발사)시킬 수 있으며 프리즘 등의 광학 기기를 생략할 수 있다. 또한 볼록부를 상기 투명 수지 밀봉체와 일체로 형성하면 측면으로부터 들어간 광을 반도체 칩 상에 집광하여 입사시킬 수 있다. 또한 리드 프레임의 아일랜드 등의 지지 기판이 상측이 되도록 배치함과 동시에 이것을 실장 기판에 세트하면, 투명 밀봉체를 광 차폐판으로 샌드위치하게 된다. 따라서 외부 분위기로부터의 광 침입을 억제할 수 있다.

Claims (22)

  1. 발광면 또는 수광면을 갖는 반도체 칩과, 상기 반도체 칩을 밀봉하는 밀봉체를 구비하고, 상기 밀봉체의 상기 반도체 칩이 고착되는 면과 대향하는 면은 평탄면으로 이루어지며, 상기 평탄면에는 상기 발광면 또는 수광면과 소정의 각도를 이루도록 배치된 반사면으로 되는 오목부를 구비하며, 상기 반도체 칩으로부터의 출사광 또는 상기 반도체 칩으로의 입사광의 광로가 상기 반사면을 통해 곡절(曲折)되어 있는 것을 특징으로 하는 광 반도체 장치.
  2. 제1항에 있어서, 상기 반사면은, 상기 수광면의 수선과 소정의 각도로 교차하며, 상기 밀봉체의 측면에서 입사한 광이 상기 반사면을 통해 곡절되며, 상기 수광면에 입사하는 위치에 배치되어 있는 것을 특징으로 하는 광 반도체 장치.
  3. 제1항에 있어서, 상기 반사면은, 상기 발광면의 수선과 소정의 각도로 교차하고, 상기 발광면으로부터 사출한 광이 상기 반사면을 통해 곡절되며, 상기 밀봉체의 측면으로부터 사출하는 위치에 배치되어 있는 것을 특징으로 하는 광 반도체 장치.
  4. 제3항에 있어서, 상기 반도체 칩이 접속된 리드가 도출되는 제1 측면과, 상기 제1 측면과 서로 대향하며, 상기 발광면으로부터 사출하는 광이 상기 반사면을 통해 사출하는 제2 측면을 가지는 것을 특징으로 하는 광 반도체 장치.
  5. 제3항에 있어서, 상기 반도체 칩은 측면에 발광면을 갖는 반도체 칩이며, 상기 반도체 칩으로부터 사출하는 광은 상기 반사면을 통해 상기 밀봉체의 상면으로부터 사출되도록 한 것을 특징으로 하는 광 반도체 장치.
  6. 제3항에 있어서, 상기 밀봉체는 적어도 소정의 광이 투과 가능한 수지로 이루어지며, 상기 밀봉체 자체에 형성된 면이 상기 반사면을 구성하도록 한 것을 특징으로 하는 반도체 장치.
  7. 제6항에 있어서, 상기 반사면은 상기 오목부의 경사면으로 이루어지는 것을 특징으로 하는 광 반도체 장치.
  8. 제1항에 있어서, 상기 밀봉체는, 광로를 구성하지 않은 제1 재료로 이루어지는 중공(中空) 형상의 패키지로 이루어지며, 상기 패키지의 개구부에는 적어도 소정의 광이 투과 가능한 제2 재료로 이루어지는 광의 광로를 구성하는 수단이 설치되며, 상기 제2 재료로 된 수단에 상기 반사면이 구성되어 있는 것을 특징으로 하는 광 반도체 장치.
  9. 제8항에 있어서, 상기 제1 재료는 세라믹 또는 금속으로 이루어지며, 상기 제2 재료는 유리 또는 적어도 소정의 광이 투과하는 수지로 이루어지는 것을 특징으로 하는 광 반도체 장치.
  10. 제9항에 있어서, 상기 반사면은 상기 제2 재료에 형성된 상기 오목부의 경사면으로 이루어지는 것을 특징으로 하는 광 반도체 장치.
  11. 제1항에 있어서, 상기 반도체 칩은 리드 프레임의 아일랜드에 설치되며, 상기 반도체 칩에 전기적으로 접속되어 상기 밀봉체로부터 외부로 도출되는 리드는 상기 광이 입사하는 (또는 사출하는) 측면에 대향하는 면으로부터 도출되도록 한 것을 특징으로 하는 광 반도체 장치.
  12. 제1항에 있어서, 상기 반도체 칩은 지지 기판 상에 설치되며, 상기 지지 기판으로부터 외부로 도출되는 리드는 상기 광이 입사하는(또는 사출하는) 측면에 대하여 대향하는 면으로부터 도출되도록 한 것을 특징으로 하는 광 반도체 장치.
  13. 제12항에 있어서, 상기 반도체 칩은, 광을 수광 또는 발광하는 제1 반도체 소자부와, 이것을 구동하는 제2 반도체 소자부를 구비하고, 상기 제2 반도체 소자부가 상기 리드와 근접하여 배치되는 것을 특징으로 하는 광 반도체 장치.
  14. 발광면 또는 수광면을 갖는 반도체 칩과, 상기 반도체 칩을 밀봉하는 밀봉체를 구비하고, 상기 밀봉체의 상기 반도체 칩이 고착되는 면과 대향하는 면은 평탄면으로 이루어지며, 상기 평탄면에는 상기 발광면 또는 수광면과 소정의 각도를 이루도록 배치된 반사면으로 되는 오목부를 구비하며, 상기 반도체 칩으로부터의 출사광 또는 상기 반도체 칩으로의 입사광의 광로가 상기 반사면을 통해 곡절되어 있는 광 반도체 장치를 포함하고,
    상기 반도체 칩은 지지 기판 상에 설치되며, 상기 지지 기판으로부터 외부로 도출되는 리드는 상기 광이 입사하는(또는 사출하는) 측면에 대하여 대향하는 면으로부터 도출되도록 하며,
    실장되는 상기 기판에 대하여 상기 광 반도체 장치의 발광면 또는 수광면이 수평이 되도록 실장한 것을 특징으로 하는 광 반도체 모듈.
  15. 제14항에 있어서, 상기 반사면을 구성하는 오목부는, 상기 광 반도체 장치를 탑재하는 실장 기판과 대향하도록 배치되어 있으며, 광로는 상기 밀봉체의 상면과 수직인 측면으로부터 상기 반사면을 통하여 상기 수광면 또는 발광면에 도달하도록 형성되어 있는 것을 특징으로 하는 광 반도체 모듈.
  16. 제1항에 있어서, 상기 반도체 칩은 발광 기능 및 수광 기능을 구비하고, 1 칩 또는 복수의 칩으로 구성되어 있는 것을 특징으로 하는 광 반도체 장치.
  17. 발광면 또는 수광면을 갖는 반도체 칩과, 상기 반도체 칩을 밀봉하는 밀봉체를 구비하고, 상기 밀봉체의 상기 반도체 칩이 고착되는 면과 대향하는 면은 평탄면으로 이루어지며, 상기 평탄면에는 상기 발광면 또는 수광면과 소정의 각도를 이루도록 배치된 반사면으로 되는 오목부를 구비하며, 상기 반도체 칩으로부터의 출사광 또는 상기 반도체 칩으로의 입사광의 광로가 상기 반사면을 통해 곡절되어 있는 광 반도체 장치를 포함하고,
    상기 반도체 칩은 지지 기판 상에 설치되며, 상기 지지 기판으로부터 외부로 도출되는 리드는 상기 광이 입사하는(또는 사출하는) 측면에 대하여 대향하는 면으로부터 도출되도록 하며,
    상기 반도체 칩은, 광을 수광 또는 발광하는 제1 반도체 소자부와, 이것을 구동하는 제2 반도체 소자부를 구비하고, 상기 제2 반도체 소자부가 상기 리드와 근접하여 배치되고,
    상기 기판은 IC 카드에 내장되며, 카드의 얇은 측면으로부터 광의 교신을 행하도록 구성된 것을 특징으로 하는 광 반도체 모듈.
  18. 제1항에 있어서, 상기 밀봉체는 적어도 소정의 광에 대하여 투명한 수지로 이루어지고, 상기 밀봉체의 측면에는 일체 성형으로 형성된 볼록형 렌즈를 가지는 것을 특징으로 하는 광 반도체 장치.
  19. 제16항에 있어서, 상기 수지 밀봉체는, 리드를 구비하고, 실질 리드의 상면과 상기 볼록형 렌즈의 최단부와는 동일면 상에 위치하도록 구성된 것을 특징으로 하는 광 반도체 장치.
  20. 제16항에 있어서, 상기 렌즈의 최하단부와 상기 렌즈의 집점으로 형성되는 가상 선분은 상기 반사면과 교차하는 것을 특징으로 하는 광 반도체 장치.
  21. 수광면(또는 발광면)을 구비하는 반도체 칩을 탑재하여 이루어지는 실장 기판을 상부 금형과 하부 금형으로 형성되는 공간 내에 배치하고, 상기 공간 내에 적어도 소정의 광에 대하여 투명한 수지를 주입하여 상기 반도체 칩을 밀봉하는 광 반도체 장치의 제조 방법에 있어서,
    상기 상부 금형은 평탄한 내벽부를 가지며, 상기 내벽부에는, 수광면(또는 발광면)의 수선과 교차하는 위치에 설치되며 상기 수지 밀봉체에 설치되는 반사면으로 되는 볼록부를 가지고,
    상기 수지 밀봉체의 측면에 일체 성형으로 형성되는 렌즈형 부분의 돌출 방향에 따른 최단부와 상부 금형 또는 하부 금형의 접합부를 실질적으로 일치시킨 상태에서 수지를 상기 공간 내에 도입하여 수지 밀봉체를 형성하도록 한 것을 특징으로 하는 광 반도체 장치의 제조 방법.
  22. 제21항에 있어서, 상기 내벽부는 경면(鏡面) 가공이 이루어져 있으며, 다른 부분은 체크 무늬 가공이 이루어져 있는 것을 특징으로 하는 광 반도체 장치의 제조 방법.
KR10-1999-0013419A 1998-04-16 1999-04-15 광 반도체 장치 및 이것을 실장한 광 반도체 모듈 KR100459347B1 (ko)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
JP1998-106399 1998-04-16
JP10639998 1998-04-16
JP1998-131728 1998-05-14
JP13172898 1998-05-14
JP1998-158937 1998-06-08
JP15893798A JP3762545B2 (ja) 1998-06-08 1998-06-08 光半導体装置
JP10218194A JP2000036642A (ja) 1998-05-14 1998-07-31 光半導体装置
JP1998-218194 1998-07-31
JP10218196A JP2000004067A (ja) 1998-04-16 1998-07-31 光半導体装置およびこれを実装した光半導体モジュール
JP1998-218196 1998-07-31
JP1998-245241 1998-08-31
JP10245241A JP2000077683A (ja) 1998-08-31 1998-08-31 光半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR19990083227A KR19990083227A (ko) 1999-11-25
KR100459347B1 true KR100459347B1 (ko) 2004-12-03

Family

ID=27552245

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0013419A KR100459347B1 (ko) 1998-04-16 1999-04-15 광 반도체 장치 및 이것을 실장한 광 반도체 모듈

Country Status (3)

Country Link
US (1) US6252252B1 (ko)
KR (1) KR100459347B1 (ko)
CN (1) CN1175497C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100676428B1 (ko) * 2001-12-04 2007-01-31 후지 덴키 홀딩스 가부시끼가이샤 광 반도체 장치의 제조 방법

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6525386B1 (en) * 1998-03-10 2003-02-25 Masimo Corporation Non-protruding optoelectronic lens
DE10043127A1 (de) * 1999-08-31 2001-08-30 Rohm Co Ltd Infrarot-Daten-Kommunikationsmodul und Verfahren zu dessen Herstellung
JP4125848B2 (ja) * 1999-12-17 2008-07-30 ローム株式会社 ケース付チップ型発光装置
JP2001189517A (ja) * 1999-12-28 2001-07-10 Pioneer Electronic Corp ハイブリッド光モジュール
SG91855A1 (en) * 2000-02-22 2002-10-15 Agilent Technologies Inc Circuit board assembly
JP2001332799A (ja) * 2000-05-19 2001-11-30 Rohm Co Ltd モールド型半導体レーザ
US6670208B2 (en) * 2000-06-23 2003-12-30 Nec Corporation Optical circuit in which fabrication is easy
US6818963B1 (en) * 2000-09-07 2004-11-16 Stmicroelectronics, Inc. Surface mount package for linear array sensors
US6599031B2 (en) * 2001-09-12 2003-07-29 Intel Corporation Optical/electrical interconnects and package for high speed signaling
KR100412272B1 (ko) * 2001-11-21 2003-12-31 미래산업 주식회사 부품의 편평도 검사 장치 및 그 방법
CN100358148C (zh) * 2001-12-19 2007-12-26 松下电器产业株式会社 光模件
US6891276B1 (en) 2002-01-09 2005-05-10 Bridge Semiconductor Corporation Semiconductor package device
US6936495B1 (en) 2002-01-09 2005-08-30 Bridge Semiconductor Corporation Method of making an optoelectronic semiconductor package device
JP2003282954A (ja) * 2002-03-27 2003-10-03 Rohm Co Ltd Ｌｅｄ発光装置
DE10228390B4 (de) * 2002-06-25 2007-04-19 Krohne Meßtechnik GmbH & Co KG Optokoppler
JP2004241695A (ja) * 2003-02-07 2004-08-26 Seiko Epson Corp 光デバイスの製造方法
US20050009239A1 (en) * 2003-07-07 2005-01-13 Wolff Larry Lee Optoelectronic packaging with embedded window
JP4210240B2 (ja) * 2004-06-03 2009-01-14 ローム株式会社 光通信モジュール
JPWO2006016504A1 (ja) * 2004-08-09 2008-05-01 オムロン株式会社 光電センサ用の光学素子およびこれを用いた光電センサ
KR100616679B1 (ko) * 2005-05-11 2006-08-28 삼성전기주식회사 측면 발광다이오드 패키지
US7329942B2 (en) * 2005-05-18 2008-02-12 Ching-Fu Tsou Array-type modularized light-emitting diode structure and a method for packaging the structure
US8911160B2 (en) 2005-09-27 2014-12-16 Lg Electronics Inc. Light emitting device package and backlight unit using the same
JP2007178537A (ja) * 2005-12-27 2007-07-12 Fujifilm Corp 光モジュールおよび光伝送システム
US7816697B1 (en) 2006-02-24 2010-10-19 Cypress Semiconductor Corporation System and method for mounting an optical component to an integrated circuit package
US20070201530A1 (en) * 2006-02-27 2007-08-30 Do-Young Rhee Optical active device and optical module using the same
KR100854328B1 (ko) * 2006-07-07 2008-08-28 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
JP5326204B2 (ja) 2006-11-29 2013-10-30 富士通株式会社 発光部品及びその製造方法及び発光部品組立体及び電子装置
DE102009002905A1 (de) * 2009-05-07 2010-11-11 Robert Bosch Gmbh Verfahren und Schaltung mit optischer Datenübertragung
US20120188738A1 (en) * 2011-01-25 2012-07-26 Conexant Systems, Inc. Integrated led in system-in-package module
US20140021491A1 (en) * 2012-07-18 2014-01-23 Carsem (M) Sdn. Bhd. Multi-compound molding
JP6119751B2 (ja) * 2012-08-03 2017-04-26 日本電気株式会社 撮影補助具、撮影装置及び撮影方法
DE102013211640A1 (de) * 2013-06-20 2014-12-24 Osram Opto Semiconductors Gmbh Optoelektronische Anordnung
KR20190120715A (ko) * 2018-04-16 2019-10-24 리지텍 일렉트로닉스 컴퍼니 리미티드 구조화된 광 투사 시스템
JP2021190463A (ja) 2020-05-26 2021-12-13 日亜化学工業株式会社 発光装置
JP7467270B2 (ja) * 2020-07-31 2024-04-15 シャープセミコンダクターイノベーション株式会社 反射型光センサ、および、近接センサ

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04127578A (ja) * 1990-09-19 1992-04-28 Nec Corp 光半導体素子のパッケージ
KR930015138A (ko) * 1991-12-13 1993-07-23 이헌조 발광소자의 제조방법
JPH0697510A (ja) * 1992-09-11 1994-04-08 Toshiba Corp 小型光半導体装置
JPH06232445A (ja) * 1993-02-04 1994-08-19 Sharp Corp 光学素子および透過型光結合装置
JPH08162666A (ja) * 1994-10-03 1996-06-21 Matsushita Electric Works Ltd 動作表示付き半導体スイッチ
JPH11103097A (ja) * 1997-07-30 1999-04-13 Rohm Co Ltd 半導体発光素子
JPH11345912A (ja) * 1998-05-29 1999-12-14 Rohm Co Ltd 面実装型半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5748658A (en) * 1993-10-22 1998-05-05 Matsushita Electric Industrial Co., Ltd. Semiconductor laser device and optical pickup head
US5883913A (en) * 1993-12-27 1999-03-16 Sony Corporation Optical device
JP3537881B2 (ja) * 1994-03-29 2004-06-14 株式会社リコー Ｌｅｄアレイヘッド
KR100269710B1 (ko) * 1996-01-23 2000-10-16 윤종용 광출력장치 및 이를 채용한 광픽업장치
KR100186329B1 (ko) * 1996-06-14 1999-03-20 문정환 고체 촬상 소자용 반도체 패키지
US5881084A (en) * 1997-03-10 1999-03-09 Motorola, Inc. Semiconductor laser for package with power monitoring system
US6051848A (en) * 1998-03-02 2000-04-18 Motorola, Inc. Optical device packages containing an optical transmitter die

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04127578A (ja) * 1990-09-19 1992-04-28 Nec Corp 光半導体素子のパッケージ
KR930015138A (ko) * 1991-12-13 1993-07-23 이헌조 발광소자의 제조방법
JPH0697510A (ja) * 1992-09-11 1994-04-08 Toshiba Corp 小型光半導体装置
JPH06232445A (ja) * 1993-02-04 1994-08-19 Sharp Corp 光学素子および透過型光結合装置
JPH08162666A (ja) * 1994-10-03 1996-06-21 Matsushita Electric Works Ltd 動作表示付き半導体スイッチ
JPH11103097A (ja) * 1997-07-30 1999-04-13 Rohm Co Ltd 半導体発光素子
JPH11345912A (ja) * 1998-05-29 1999-12-14 Rohm Co Ltd 面実装型半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100676428B1 (ko) * 2001-12-04 2007-01-31 후지 덴키 홀딩스 가부시끼가이샤 광 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
KR19990083227A (ko) 1999-11-25
CN1175497C (zh) 2004-11-10
US6252252B1 (en) 2001-06-26
CN1232297A (zh) 1999-10-20

Similar Documents

Publication Publication Date Title
KR100459347B1 (ko) 광 반도체 장치 및 이것을 실장한 광 반도체 모듈
US7364368B2 (en) Optoelectronic coupling arrangement and transceiver with such an optoelectronic coupling arrangement
KR20060056851A (ko) 광학 디바이스 및 광학장치
US20040101260A1 (en) Optical module
CN101615399B (zh) 光学模块和光学拾取装置
JPH08330635A (ja) 発光装置
TW406439B (en) Photo semiconductor device and a semiconductor module having such photo semiconductor device
JP3976420B2 (ja) 光半導体装置
JP2000133822A (ja) 光半導体装置
JP2000077686A (ja) 半導体装置の実装構造
JP4301588B2 (ja) ホトカプラ装置
JP2000077683A (ja) 光半導体装置およびその製造方法
JP3976419B2 (ja) 光半導体装置
JP2000004067A (ja) 光半導体装置およびこれを実装した光半導体モジュール
JPH11330539A (ja) 光半導体装置
JP4159147B2 (ja) 半導体装置
JP2000077687A (ja) 光半導体装置
JP2000077689A (ja) 光半導体装置および光半導体モジュール
JP3469776B2 (ja) 光半導体装置
JP4219018B2 (ja) 光半導体装置
JP2000077791A (ja) 電子機器および光半導体装置
JP2000077720A (ja) 光半導体装置
JP3976421B2 (ja) 光半導体装置のモジュール
JP2000124479A (ja) 光半導体装置
JP2000077688A (ja) 光半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121030

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131030

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee