JPH0758161A - フィルムキャリヤ及びこのフィルムキャリヤを用いた半導体装置 - Google Patents
フィルムキャリヤ及びこのフィルムキャリヤを用いた半導体装置Info
- Publication number
- JPH0758161A JPH0758161A JP21805393A JP21805393A JPH0758161A JP H0758161 A JPH0758161 A JP H0758161A JP 21805393 A JP21805393 A JP 21805393A JP 21805393 A JP21805393 A JP 21805393A JP H0758161 A JPH0758161 A JP H0758161A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- wiring pattern
- pattern
- base material
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Abstract
(57)【要約】
【目的】 容易且つ低コストに実質的なＰＡＧ型パッケ
ージを実現し、その性能を向上し得るフィルムキャリヤ
及びこれを用いた半導体装置を提供する。 【構成】 フィルムキャリヤは、フィルム基材２とフィ
ルム基材２上に形成された配線パターン３により基本構
成される。配線パターン３の対応位置に、多数のスルー
ホール６を形成し、またフィルム基材２の配線パターン
３とは反対側の面に、スルーホール６を介して配線パタ
ーン３と電気的に接続するパッド７を形成したものであ
る。フィルムキャリヤにおける配線パターン３側の面に
ＩＣチップ４が搭載され、ＩＣチップ４は、ボンディン
グワイヤ５を介して配線パターンと接続される。更にモ
ールド樹脂８によって樹脂封止することにより、半導体
装置１が得られる。半導体装置１は、ボンディングワイ
ヤ５及び配線パターン３を介してこれと接続するパッド
７により、外部回路等と接続され、そのパッド７がＰＡ
Ｇ型半導体装置のピンとして機能する。
ージを実現し、その性能を向上し得るフィルムキャリヤ
及びこれを用いた半導体装置を提供する。 【構成】 フィルムキャリヤは、フィルム基材２とフィ
ルム基材２上に形成された配線パターン３により基本構
成される。配線パターン３の対応位置に、多数のスルー
ホール６を形成し、またフィルム基材２の配線パターン
３とは反対側の面に、スルーホール６を介して配線パタ
ーン３と電気的に接続するパッド７を形成したものであ
る。フィルムキャリヤにおける配線パターン３側の面に
ＩＣチップ４が搭載され、ＩＣチップ４は、ボンディン
グワイヤ５を介して配線パターンと接続される。更にモ
ールド樹脂８によって樹脂封止することにより、半導体
装置１が得られる。半導体装置１は、ボンディングワイ
ヤ５及び配線パターン３を介してこれと接続するパッド
７により、外部回路等と接続され、そのパッド７がＰＡ
Ｇ型半導体装置のピンとして機能する。
Description
【０００１】
【産業上の利用分野】本発明は、ピン・グリッド・アレ
イ（Pin Grid Array；以下、ＰＧＡという）型パッケー
ジに好適なフィルムキャリヤ及びこのフィルムキャリヤ
を用いた半導体装置に関する。
イ（Pin Grid Array；以下、ＰＧＡという）型パッケー
ジに好適なフィルムキャリヤ及びこのフィルムキャリヤ
を用いた半導体装置に関する。
【０００２】
【従来の技術】図９は、従来の所謂、ＰＧＡ型パッケー
ジ（半導体装置）２０の構成例を示している。図におい
て、２１はセラミック材料等により形成された基板、２
２は該基板２１上に形成された配線パターン、２３は基
板２１の中央凹部２１ａに搭載されたＩＣチップ、２４
は上記配線パターン２２及びＩＣチップ２３を接続する
ためのボンディングワイヤである。また２５は基板２１
に多数形成されたスルーホールであり、各スルーホール
２５は、配線パターン２２に対応しており、その内面に
はメッキ２６が施されている。２７は各スルーホール２
５に挿着されたピンである。
ジ（半導体装置）２０の構成例を示している。図におい
て、２１はセラミック材料等により形成された基板、２
２は該基板２１上に形成された配線パターン、２３は基
板２１の中央凹部２１ａに搭載されたＩＣチップ、２４
は上記配線パターン２２及びＩＣチップ２３を接続する
ためのボンディングワイヤである。また２５は基板２１
に多数形成されたスルーホールであり、各スルーホール
２５は、配線パターン２２に対応しており、その内面に
はメッキ２６が施されている。２７は各スルーホール２
５に挿着されたピンである。
【０００３】更に、２８はＩＣチップ２３を封止する樹
脂であり、この樹脂２８は、例えばポッティング等の方
法により注入・形成される。２９は樹脂２８をポッティ
ングする際に使用する封止枠、３０はＰＧＡ型パッケー
ジ２０を覆う金属キャップである。ＰＧＡ型パッケージ
２０の裏面側（基板２１側）から突出するピン２７は、
配線パターン２２及びボンディングワイヤ２４を介して
ＩＣチップ２３と接続している。従って、各ピン２７を
図示しない実装基板等に挿入することにより、ＩＣチッ
プ２３が外部回路等と接続されるようになっている。
脂であり、この樹脂２８は、例えばポッティング等の方
法により注入・形成される。２９は樹脂２８をポッティ
ングする際に使用する封止枠、３０はＰＧＡ型パッケー
ジ２０を覆う金属キャップである。ＰＧＡ型パッケージ
２０の裏面側（基板２１側）から突出するピン２７は、
配線パターン２２及びボンディングワイヤ２４を介して
ＩＣチップ２３と接続している。従って、各ピン２７を
図示しない実装基板等に挿入することにより、ＩＣチッ
プ２３が外部回路等と接続されるようになっている。
【０００４】なお上記ＰＧＡ型パッケージ２０の構成に
おいて、特に樹脂２８及び金属キャップ３０等は適宜、
選択的に用いられる。つまり樹脂２８を設けることな
く、ＩＣチップ２３を金属キャップ３０によって覆う場
合もあり、またその金属キャップ３０の代わりに適宜の
シーリング手段を設ける場合もある。
おいて、特に樹脂２８及び金属キャップ３０等は適宜、
選択的に用いられる。つまり樹脂２８を設けることな
く、ＩＣチップ２３を金属キャップ３０によって覆う場
合もあり、またその金属キャップ３０の代わりに適宜の
シーリング手段を設ける場合もある。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
ＰＧＡ型パッケージ２０では、ＩＣチップ２３を搭載す
るための凹部２１ａや、封止枠２９，スルーホール２５
等を基板２１に形成し、この基板２１に多数のピン２７
を挿着するので、製造工程が複雑となり問題となってい
た。またこのような基板２１上に樹脂２８を形成する場
合、通常のトランスファモールドタイプの場合とは異な
るポッティング方法により行われ、このようなポッティ
ング用樹脂を使用して樹脂封止されるので、その十分な
耐湿性を得るのが困難であった。
ＰＧＡ型パッケージ２０では、ＩＣチップ２３を搭載す
るための凹部２１ａや、封止枠２９，スルーホール２５
等を基板２１に形成し、この基板２１に多数のピン２７
を挿着するので、製造工程が複雑となり問題となってい
た。またこのような基板２１上に樹脂２８を形成する場
合、通常のトランスファモールドタイプの場合とは異な
るポッティング方法により行われ、このようなポッティ
ング用樹脂を使用して樹脂封止されるので、その十分な
耐湿性を得るのが困難であった。
【０００６】更に、ピン２７は一定のピン径を有してお
り、その数が増加すると、これに対応してＰＧＡ型パッ
ケージ２０自体も大型化する。その場合、ピン２７の配
設ピッチは、そのピン径等のために一定限度以下に狭め
ることができず、このように半導体装置の高密度化に有
効に対応することができない等の問題があった。また、
基板２１の形成材料であるセラミック材料等は高価であ
り、このようなセラミック材料を使用するため、ＰＧＡ
型パッケージ２０が高価になるというコスト的な問題も
あった。特に、この種のＰＧＡ型半導体装置において
は、多ピン化のために基板２１が、内部配線を有する多
層構造に構成されることから、セラミック製の基板２１
は、高価にならざるを得なかった。
り、その数が増加すると、これに対応してＰＧＡ型パッ
ケージ２０自体も大型化する。その場合、ピン２７の配
設ピッチは、そのピン径等のために一定限度以下に狭め
ることができず、このように半導体装置の高密度化に有
効に対応することができない等の問題があった。また、
基板２１の形成材料であるセラミック材料等は高価であ
り、このようなセラミック材料を使用するため、ＰＧＡ
型パッケージ２０が高価になるというコスト的な問題も
あった。特に、この種のＰＧＡ型半導体装置において
は、多ピン化のために基板２１が、内部配線を有する多
層構造に構成されることから、セラミック製の基板２１
は、高価にならざるを得なかった。
【０００７】本発明はかかる実情に鑑み、製造容易且つ
低コストで実質的にＰＧＡ型パッケージを得るのに好適
であり、その半導体装置の性能向上を図り得るフィルム
キャリヤ及びこれを用いた半導体装置を提供することを
目的とする。
低コストで実質的にＰＧＡ型パッケージを得るのに好適
であり、その半導体装置の性能向上を図り得るフィルム
キャリヤ及びこれを用いた半導体装置を提供することを
目的とする。
【０００８】
【課題を解決するための手段】本発明のフィルムキャリ
ヤは、フィルム基材と該フィルム基材上に形成された配
線パターンとから成り、搭載すべき半導体素子が前記配
線パターンと接続されるようになっているが、特に前記
フィルム基材における前記配線パターンの対応位置にス
ルーホールを形成し、前記フィルム基材の前記配線パタ
ーンとは反対側の面に、前記スルーホールを介して前記
配線パターンと電気的に接続するパッドを形成したもの
である。
ヤは、フィルム基材と該フィルム基材上に形成された配
線パターンとから成り、搭載すべき半導体素子が前記配
線パターンと接続されるようになっているが、特に前記
フィルム基材における前記配線パターンの対応位置にス
ルーホールを形成し、前記フィルム基材の前記配線パタ
ーンとは反対側の面に、前記スルーホールを介して前記
配線パターンと電気的に接続するパッドを形成したもの
である。
【０００９】本発明の半導体装置は、フィルムキャリヤ
における前記フィルム基材の前記配線パターン側の面に
半導体素子が搭載され、この半導体素子は、ボンディン
グワイヤを介して前記配線パターンと接続される。前記
半導体素子は、モールド樹脂により樹脂封止される。
における前記フィルム基材の前記配線パターン側の面に
半導体素子が搭載され、この半導体素子は、ボンディン
グワイヤを介して前記配線パターンと接続される。前記
半導体素子は、モールド樹脂により樹脂封止される。
【００１０】更に本発明の半導体装置は、前記半導体素
子の対応位置で前記フィルム基材に貫通孔を形成し、こ
の貫通孔に設けた金属層によりヒートシンクを構成する
ようにしたものである。
子の対応位置で前記フィルム基材に貫通孔を形成し、こ
の貫通孔に設けた金属層によりヒートシンクを構成する
ようにしたものである。
【００１１】また前記モールド樹脂の外側の前記フィル
ム基材上において、前記配線パターンに対応するテスト
用パッドを形成したものである。
ム基材上において、前記配線パターンに対応するテスト
用パッドを形成したものである。
【００１２】
【作用】本発明のフィルムキャリヤにおいて、配線パタ
ーンは、スルーホールを介してフィルム基材の裏面側の
パッドと接続されている。このフィルムキャリヤを用い
て、フィルム基材上の所定位置に搭載された半導体素子
が、ボンディングワイヤを介して、配線パターンと接続
され、更にモールド樹脂により樹脂封止される。この半
導体装置を回路基板等に実装する際には、フィルム基材
の裏面側のパッドが、外部接続用の端子（従来のピン）
として機能するので、実質的にＰＧＡ型半導体装置が得
られる。
ーンは、スルーホールを介してフィルム基材の裏面側の
パッドと接続されている。このフィルムキャリヤを用い
て、フィルム基材上の所定位置に搭載された半導体素子
が、ボンディングワイヤを介して、配線パターンと接続
され、更にモールド樹脂により樹脂封止される。この半
導体装置を回路基板等に実装する際には、フィルム基材
の裏面側のパッドが、外部接続用の端子（従来のピン）
として機能するので、実質的にＰＧＡ型半導体装置が得
られる。
【００１３】本発明によれば、ＰＧＡ型半導体装置を製
造するに際して、従来のセラミック基板，金属キャップ
及びピン等の構成部材（図９参照）がもはや不必要にな
る。従って、構造が簡素化されてその製造が容易にな
る。またパッドは、従来のピンに比べて狭ピッチ化が可
能なので、半導体装置の小型化に有効に対応することが
できる。しかも半導体素子を樹脂封止する際、この半導
体素子は、従来の基板とは異なりフィルム基材上に搭載
されているので、モールド樹脂による封止が容易に可能
になる。
造するに際して、従来のセラミック基板，金属キャップ
及びピン等の構成部材（図９参照）がもはや不必要にな
る。従って、構造が簡素化されてその製造が容易にな
る。またパッドは、従来のピンに比べて狭ピッチ化が可
能なので、半導体装置の小型化に有効に対応することが
できる。しかも半導体素子を樹脂封止する際、この半導
体素子は、従来の基板とは異なりフィルム基材上に搭載
されているので、モールド樹脂による封止が容易に可能
になる。
【００１４】本発明によれば、ＰＧＡ型半導体装置を有
効に実現することができるが、更にその半導体素子の搭
載部において金属層を設けて、この金属層により内蔵型
ヒートシンクを構成することができる。
効に実現することができるが、更にその半導体素子の搭
載部において金属層を設けて、この金属層により内蔵型
ヒートシンクを構成することができる。
【００１５】
【実施例】以下、図１乃至図４に基づき、本発明による
フィルムキャリヤ及びこのフィルムキャリヤを用いた半
導体装置の第一実施例を説明する。
フィルムキャリヤ及びこのフィルムキャリヤを用いた半
導体装置の第一実施例を説明する。
【００１６】図１は、本実施例に係る半導体装置１の構
成例を示している。図において、２はポリイミド材料等
により形成されたフィルム基材、３はフィルム基材２上
に形成された配線パターン、４はフィルム基材２の所定
位置に搭載されたＩＣチップ、５は上記配線パターン３
及びＩＣチップ４を接続するためのボンディングワイヤ
である。また、６は配線パターン３に対応してフィルム
基材２に多数形成されたスルーホール、７は各スルーホ
ール６を介して配線パターン３と接続するパッドであ
り、パッド７はフィルム基材２の裏面側（ＩＣチップ４
の反対側）から僅かに突出している。８はＩＣチップ４
を樹脂封止するモールド樹脂である。
成例を示している。図において、２はポリイミド材料等
により形成されたフィルム基材、３はフィルム基材２上
に形成された配線パターン、４はフィルム基材２の所定
位置に搭載されたＩＣチップ、５は上記配線パターン３
及びＩＣチップ４を接続するためのボンディングワイヤ
である。また、６は配線パターン３に対応してフィルム
基材２に多数形成されたスルーホール、７は各スルーホ
ール６を介して配線パターン３と接続するパッドであ
り、パッド７はフィルム基材２の裏面側（ＩＣチップ４
の反対側）から僅かに突出している。８はＩＣチップ４
を樹脂封止するモールド樹脂である。
【００１７】ここで、上記半導体装置１の製造に用いる
本実施例に係るフィルムキャリヤを形成する場合、先ず
フィルム基材２において、スプロケットホール（図示せ
ず）及びスルーホール６等がパンチング等の方法により
形成される。スルーホール６等が穿設されたフィルム基
材２の一方の面（表面）に、上記配線パターン３を形成
するための銅箔が貼着される。この銅箔はパターン形成
され、これにより配線パターン３が形成される。フィル
ム基材２の裏面側には、マスクを用いて上記各スルーホ
ール６に対して銅メッキが施され、これにより多数のパ
ッド７が形成される。
本実施例に係るフィルムキャリヤを形成する場合、先ず
フィルム基材２において、スプロケットホール（図示せ
ず）及びスルーホール６等がパンチング等の方法により
形成される。スルーホール６等が穿設されたフィルム基
材２の一方の面（表面）に、上記配線パターン３を形成
するための銅箔が貼着される。この銅箔はパターン形成
され、これにより配線パターン３が形成される。フィル
ム基材２の裏面側には、マスクを用いて上記各スルーホ
ール６に対して銅メッキが施され、これにより多数のパ
ッド７が形成される。
【００１８】配線パターン３とＩＣチップ４は、上記の
ようにボンディングワイヤ６を介して接続され、従って
該ＩＣチップ４は、パッド７と接続される。更に、図２
にも示されるように、フィルム基材２の表面において、
その内側全体にモールド樹脂８が形成される。このモー
ルド樹脂８は、例えばトランスファモールド成形により
形成される。かくしてＩＣチップ４は、モールド樹脂８
によって樹脂封止される。
ようにボンディングワイヤ６を介して接続され、従って
該ＩＣチップ４は、パッド７と接続される。更に、図２
にも示されるように、フィルム基材２の表面において、
その内側全体にモールド樹脂８が形成される。このモー
ルド樹脂８は、例えばトランスファモールド成形により
形成される。かくしてＩＣチップ４は、モールド樹脂８
によって樹脂封止される。
【００１９】本実施例の半導体装置１において、パッド
７は、図３に示した例のように配置構成される。この配
置例では、フィルム基材２の裏面において、その内側に
沿って列設されている。各パッド７は、図示しない実装
基板等の接続端子等に接続され、これにより半導体装置
１の外部回路との接続が行われる。
７は、図３に示した例のように配置構成される。この配
置例では、フィルム基材２の裏面において、その内側に
沿って列設されている。各パッド７は、図示しない実装
基板等の接続端子等に接続され、これにより半導体装置
１の外部回路との接続が行われる。
【００２０】ところで、配線パターン３の種類又はパタ
ーン構成等により、例えば一例として図４に示されるよ
うに、スルーホール６間に適宜スルーホール６′が増設
される。そしてスルーホール６に対しては、図３の例の
ようにパッド７が設けられ、またスルーホール６′に対
しては、そこから引き出されたパッド７′が設けられ
る。パッド７′は、例えばパッド７の内側領域（一点鎖
線により示されるフィルム基材２の中央部領域）に配置
される。この図４の例のように、増設されたスルーホー
ル６′に対応してパッド７′が増設されるが、各パッド
７′は、パッド７を銅メッキ等によって形成する際に同
時に、フィルム基材２の裏面側から僅かに突出して形成
することができる。
ーン構成等により、例えば一例として図４に示されるよ
うに、スルーホール６間に適宜スルーホール６′が増設
される。そしてスルーホール６に対しては、図３の例の
ようにパッド７が設けられ、またスルーホール６′に対
しては、そこから引き出されたパッド７′が設けられ
る。パッド７′は、例えばパッド７の内側領域（一点鎖
線により示されるフィルム基材２の中央部領域）に配置
される。この図４の例のように、増設されたスルーホー
ル６′に対応してパッド７′が増設されるが、各パッド
７′は、パッド７を銅メッキ等によって形成する際に同
時に、フィルム基材２の裏面側から僅かに突出して形成
することができる。
【００２１】このように増設されたパッド７′は、パッ
ド７と同一高さになるように設定されており、これらパ
ッド７，７′のみを介して外部回路等との接続が行われ
る。図４に示した例のようにフィルム基材２の裏面のほ
ぼ全体領域において、多数のパッド７，７′を設けるこ
とにより、更に多端子化を図ることができる。なおパッ
ド７′の配置は、図４に示した例に限定されるものでは
なく、その他の配置構成が勿論可能である。例えばパッ
ド７の内側領域に更に増設するものであってよい。
ド７と同一高さになるように設定されており、これらパ
ッド７，７′のみを介して外部回路等との接続が行われ
る。図４に示した例のようにフィルム基材２の裏面のほ
ぼ全体領域において、多数のパッド７，７′を設けるこ
とにより、更に多端子化を図ることができる。なおパッ
ド７′の配置は、図４に示した例に限定されるものでは
なく、その他の配置構成が勿論可能である。例えばパッ
ド７の内側領域に更に増設するものであってよい。
【００２２】以上のように半導体装置１は、好適なＰＧ
Ａ型半導体装置として構成される。しかもこの場合、従
来のセラミック基板，金属キャップ及びピン等の構成部
材（図９参照）がもはや不必要であり、従って構造が簡
素化されてその製造が容易になっている。またパッド７
（７′）は、従来のピンに比べて狭ピッチ化が可能にな
るので、半導体装置１の小型高密度化を図ることができ
る。しかも、ＩＣチップ４は、従来の基板とは異なりフ
ィルム基材２上に搭載されているので、モールド樹脂８
による封止が容易に可能となり、耐湿性の向上を図るこ
とができる。
Ａ型半導体装置として構成される。しかもこの場合、従
来のセラミック基板，金属キャップ及びピン等の構成部
材（図９参照）がもはや不必要であり、従って構造が簡
素化されてその製造が容易になっている。またパッド７
（７′）は、従来のピンに比べて狭ピッチ化が可能にな
るので、半導体装置１の小型高密度化を図ることができ
る。しかも、ＩＣチップ４は、従来の基板とは異なりフ
ィルム基材２上に搭載されているので、モールド樹脂８
による封止が容易に可能となり、耐湿性の向上を図るこ
とができる。
【００２３】次ぎに図５及び図６は、本発明の第二実施
例を示している。この第二実施例では、フィルム基材２
の裏面側において、ＩＣチップ４の対応位置にヒートシ
ンク９が付設されている。上記配線パターン３を形成す
るためにフィルム基材２上に貼着された銅箔の一部で成
る搭載部１０にほぼ対応して、フィルム基材２に貫通孔
１１が形成され、この貫通孔１１を介して上記搭載部１
０と接続するヒートシンク９が、フィルム基材２の裏面
側へ突出形成されている。
例を示している。この第二実施例では、フィルム基材２
の裏面側において、ＩＣチップ４の対応位置にヒートシ
ンク９が付設されている。上記配線パターン３を形成す
るためにフィルム基材２上に貼着された銅箔の一部で成
る搭載部１０にほぼ対応して、フィルム基材２に貫通孔
１１が形成され、この貫通孔１１を介して上記搭載部１
０と接続するヒートシンク９が、フィルム基材２の裏面
側へ突出形成されている。
【００２４】上記貫通孔１１は、スルーホール６と同時
にパンチング等の方法により形成され、また搭載部１０
は、上記配線パターン３をパターン成形する際に同時に
形成することができる。ヒートシンク９を形成する場
合、マスクを用いて、上記フィルム基材２の貫通孔１１
に対して銅メッキにより金属層が形成される。なおこの
ヒートシンク９のための金属層は、パッド７等を銅メッ
キ等によって形成する際に同時に形成することができ
る。ヒートシンク９は、パッド７等の高さと同一高さに
形成され、また図６からも明らかなようにパッド７の内
側領域に設けられる。
にパンチング等の方法により形成され、また搭載部１０
は、上記配線パターン３をパターン成形する際に同時に
形成することができる。ヒートシンク９を形成する場
合、マスクを用いて、上記フィルム基材２の貫通孔１１
に対して銅メッキにより金属層が形成される。なおこの
ヒートシンク９のための金属層は、パッド７等を銅メッ
キ等によって形成する際に同時に形成することができ
る。ヒートシンク９は、パッド７等の高さと同一高さに
形成され、また図６からも明らかなようにパッド７の内
側領域に設けられる。
【００２５】このように第二実施例によれば、半導体装
置１において、ヒートシンク内蔵型のＰＧＡ型半導体装
置を実現することができる。ヒートシンク９を設けたこ
とにより、ＩＣチップ４の作動時における発熱に対し
て、高い放熱効率を得ることができる。その場合、ヒー
トシンク９は、フィルムキャリヤの形成の際に予め形成
されており、そのヒートシンク９のための特別な取付作
業等を不必要にし、製造が極めて容易である等の利点が
ある。なお、上記のようにヒートシンク９を付設した場
合でも、パッド７を介して外部回路等との接続が行わ
れ、ＰＧＡ型半導体装置としてその適正機能を発揮し得
るのは勿論である。
置１において、ヒートシンク内蔵型のＰＧＡ型半導体装
置を実現することができる。ヒートシンク９を設けたこ
とにより、ＩＣチップ４の作動時における発熱に対し
て、高い放熱効率を得ることができる。その場合、ヒー
トシンク９は、フィルムキャリヤの形成の際に予め形成
されており、そのヒートシンク９のための特別な取付作
業等を不必要にし、製造が極めて容易である等の利点が
ある。なお、上記のようにヒートシンク９を付設した場
合でも、パッド７を介して外部回路等との接続が行わ
れ、ＰＧＡ型半導体装置としてその適正機能を発揮し得
るのは勿論である。
【００２６】図７及び図８は、本発明の第三実施例を示
している。この第三実施例では、モールド樹脂８の外側
のフィルム基材２上において、上記配線パターン３に対
応するテスト用パッド１２を形成したものである。即
ち、この第三実施例に係る半導体装置１は、前記第一実
施例の場合とその基本構成が同一のものを用いるものと
し、モールド樹脂８の外部に露出された配線パターン３
の先端に、テスト用パッド１２が多数設けられる。第三
実施例によれば、上記テスト用パッド１２を介して、図
示しない試験回路もしくは装置等と接続し、これにより
半導体装置１の動作テスト等を容易且つ的確に実施する
ことができる。
している。この第三実施例では、モールド樹脂８の外側
のフィルム基材２上において、上記配線パターン３に対
応するテスト用パッド１２を形成したものである。即
ち、この第三実施例に係る半導体装置１は、前記第一実
施例の場合とその基本構成が同一のものを用いるものと
し、モールド樹脂８の外部に露出された配線パターン３
の先端に、テスト用パッド１２が多数設けられる。第三
実施例によれば、上記テスト用パッド１２を介して、図
示しない試験回路もしくは装置等と接続し、これにより
半導体装置１の動作テスト等を容易且つ的確に実施する
ことができる。
【００２７】
【発明の効果】以上説明したように本発明によれば、構
造の簡素化を図ることにより、この種のＰＧＡ型に相当
する半導体装置を容易に実現することができる。更に、
その製造もしくは製品コストを安価にすることができる
と共に、小型高密度化を図ることができ、しかも適正作
動を保証する。また製造に際して、トランスファモール
ド成形を有効に適用することにより、耐湿性に優れた半
導体装置を実現し、品質性能等の向上を図ることができ
る等の利点を有している。
造の簡素化を図ることにより、この種のＰＧＡ型に相当
する半導体装置を容易に実現することができる。更に、
その製造もしくは製品コストを安価にすることができる
と共に、小型高密度化を図ることができ、しかも適正作
動を保証する。また製造に際して、トランスファモール
ド成形を有効に適用することにより、耐湿性に優れた半
導体装置を実現し、品質性能等の向上を図ることができ
る等の利点を有している。
【図１】本発明の第一実施例による半導体装置の縦断面
図である。
図である。
【図２】上記半導体装置の上面図である。
【図３】上記半導体装置の底面図である。
【図４】上記半導体装置の変形例における底面図であ
る。
る。
【図５】本発明の第二実施例による半導体装置における
縦断面図である。
縦断面図である。
【図６】上記第二実施例による半導体装置における底面
図である。
図である。
【図７】本発明の第三実施例による半導体装置における
縦断面図である。
縦断面図である。
【図８】上記第三実施例による半導体装置における上面
図である。
図である。
【図９】従来のＰＧＡ型半導体装置の構成例を示す縦断
面図である。
面図である。
１ 半導体装置 ２ フィルム基材 ３ 配線パターン ４ ＩＣチップ ５ ボンディングワイヤ ６ スルーホール ７ パッド ８ モールド樹脂 ９ ヒートシンク １０ 搭載部 １１ 貫通孔 １２ テスト用パッド
Claims (5)
- 【請求項１】 フィルム基材と該フィルム基材上に形成
された配線パターンとから成り、搭載すべき半導体素子
が前記配線パターンと接続されるようにしたフィルムキ
ャリヤにおいて、前記フィルム基材における前記配線パ
ターンの対応位置にスルーホールを形成し、前記フィル
ム基材の前記配線パターンとは反対側の面に、前記スル
ーホールを介して前記配線パターンと電気的に接続する
パッドを形成したことを特徴とするフィルムキャリヤ。 - 【請求項２】 請求項１に記載のフィルムキャリヤにお
ける前記フィルム基材の前記配線パターン側の面に半導
体素子が搭載され、この半導体素子が、ボンディングワ
イヤを介して前記配線パターンと接続されて成ることを
特徴とする半導体装置。 - 【請求項３】 前記半導体素子は、モールド樹脂により
樹脂封止されることを特徴とする請求項２に記載の半導
体装置。 - 【請求項４】 前記半導体素子の対応位置で前記フィル
ム基材に貫通孔を形成し、この貫通孔に設けた金属層に
よりヒートシンクを構成するようにしたことを特徴とす
る請求項２又は３に記載の半導体装置。 - 【請求項５】 前記モールド樹脂の外側の前記フィルム
基材上において、前記配線パターンに対応するテスト用
パッドを形成したことを特徴とする請求項３に記載の半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21805393A JPH0758161A (ja) | 1993-08-10 | 1993-08-10 | フィルムキャリヤ及びこのフィルムキャリヤを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21805393A JPH0758161A (ja) | 1993-08-10 | 1993-08-10 | フィルムキャリヤ及びこのフィルムキャリヤを用いた半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0758161A true JPH0758161A (ja) | 1995-03-03 |
Family
ID=16713919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21805393A Withdrawn JPH0758161A (ja) | 1993-08-10 | 1993-08-10 | フィルムキャリヤ及びこのフィルムキャリヤを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758161A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1284502A1 (en) * | 1995-11-08 | 2003-02-19 | Fujitsu Limited | Device having resin package and method of producing the same |
| US7187072B2 (en) | 1994-03-18 | 2007-03-06 | Hitachi Chemical Company, Ltd. | Fabrication process of semiconductor package and semiconductor package |
| US7520067B2 (en) | 2006-12-20 | 2009-04-21 | Panasonic Corporation | Three-dimensional measurement probe |
-
1993
- 1993-08-10 JP JP21805393A patent/JPH0758161A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7187072B2 (en) | 1994-03-18 | 2007-03-06 | Hitachi Chemical Company, Ltd. | Fabrication process of semiconductor package and semiconductor package |
| JP2011146751A (ja) * | 1994-03-18 | 2011-07-28 | Hitachi Chem Co Ltd | 半導体パッケージの製造法及び半導体パッケージ |
| EP1284502A1 (en) * | 1995-11-08 | 2003-02-19 | Fujitsu Limited | Device having resin package and method of producing the same |
| US7144754B2 (en) | 1995-11-08 | 2006-12-05 | Fujitsu Limited | Device having resin package and method of producing the same |
| CN1307698C (zh) * | 1995-11-08 | 2007-03-28 | 富士通株式会社 | 具有树脂封壳的元件及其制作方法 |
| US7520067B2 (en) | 2006-12-20 | 2009-04-21 | Panasonic Corporation | Three-dimensional measurement probe |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5663593A (en) | Ball grid array package with lead frame | |
| US5900676A (en) | Semiconductor device package structure having column leads and a method for production thereof | |
| US5894108A (en) | Plastic package with exposed die | |
| US6225146B1 (en) | Lead frame, method of manufacturing lead frame, semiconductor device and method of manufacturing semiconductor device | |
| US5854512A (en) | High density leaded ball-grid array package | |
| JP2003017518A (ja) | 混成集積回路装置の製造方法 | |
| WO2004114405A1 (en) | Micro lead frame package and method to manufacture the micro lead frame package | |
| JPH0758161A (ja) | フィルムキャリヤ及びこのフィルムキャリヤを用いた半導体装置 | |
| JPH0719876B2 (ja) | 半導体装置 | |
| JPH0677392A (ja) | 半導体装置とその製造方法 | |
| JP3466354B2 (ja) | 半導体装置 | |
| JPH0817960A (ja) | Ｑｆｐ構造半導体装置 | |
| JPH0517709B2 (ja) | ||
| JP3136274B2 (ja) | 半導体装置 | |
| JPH07122701A (ja) | 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム | |
| JPH08250529A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| KR0124827Y1 (ko) | 기판실장형 반도체 패키지 | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| US6717278B2 (en) | Semiconductor device having a resist edge positioned over througholes | |
| KR100221917B1 (ko) | 이층 리드 구조를 갖는 고방열 반도체 패키지 및 그의 제조 방법 | |
| JPH0521649A (ja) | 半導体装置 | |
| KR200169730Y1 (ko) | 반도체 패키지의 리드프레임 | |
| JPH0533535B2 (ja) | ||
| JP3405718B2 (ja) | 半導体装置 | |
| KR100525091B1 (ko) | 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001031 |