JP3466354B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3466354B2
JP3466354B2 JP33662895A JP33662895A JP3466354B2 JP 3466354 B2 JP3466354 B2 JP 3466354B2 JP 33662895 A JP33662895 A JP 33662895A JP 33662895 A JP33662895 A JP 33662895A JP 3466354 B2 JP3466354 B2 JP 3466354B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor element
external connection
element mounting
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33662895A
Other languages
English (en)
Other versions
JPH09181256A (ja
Inventor
直 荒井
弘志 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP33662895A priority Critical patent/JP3466354B2/ja
Publication of JPH09181256A publication Critical patent/JPH09181256A/ja
Application granted granted Critical
Publication of JP3466354B2 publication Critical patent/JP3466354B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置に関し、
より詳細にはマルチチップモジュール(MCM)構造を
有する半導体装置に関する。
【0002】
【従来の技術】半導体素子の高集積化、高速化ととも
に、これらの特性を十分に発揮するための半導体パッケ
ージがいろいろと考えられている。このうちマルチチッ
プモジュールは半導体素子を接近させて配置することに
より半導体素子間の信号の遅延を小さくして高速化に対
応しようとするものである。マルチチップモジュールは
図11に示すようなセラミックの基板5上に半導体素子
6を搭載したタイプの製品が一般的である。7は薄膜配
線層、8はベース基板、9は封止樹脂である。
【0003】しかしながら、このようなセラミックの基
板を使用するマルチチップモジュールは製造コストがか
かることから、より低コストで生産できる製品として基
板に樹脂基板を使用し、この基板に半導体素子を実装し
て樹脂封止する製品が考えられている。図12は基板に
樹脂基板10を使用して半導体素子6を搭載した半導体
装置である。この半導体装置は外部接続端子としてはん
だボール11を使用したBGAタイプの製品である。1
2は配線パターン、13はスルーホール、14はソルダ
ーレジストである。
【0004】
【発明が解決しようとする課題】ところで、従来のマル
チチップモジュールは搭載する半導体素子の種類や配置
に合わせて配線パターン等を形成するから製品ごとに専
用の基板を製作する必要があり、異種製品で共通に基板
を使用するといったことができないことから、これが製
造コストのかかる原因になっている。本発明はこのよう
なマルチチップモジュール型の半導体装置において、異
種製品に対しても汎用的な使用を可能にして、半導体装
置全体としての製造コストを引き下げることができる半
導体装置を提供することを目的としている。
【0005】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、樹脂基板からな
る半導体素子搭載基板の一方の面と他方の面に各々形成
された配線パターンと電気的に接続されて半導体素子搭
載基板の両面に半導体素子が搭載され、前記半導体素子
搭載基板の他方の面の周縁部が樹脂基板からなる外部接
続端子支持基板に透設された透孔の周縁部に接合され、
該外部接続端子支持基板の接合面側に形成された配線パ
ターンと前記半導体素子搭載基板に形成された配線パタ
ーンとが電気的に接続されるとともに、該外部接続端子
支持基板の接合面側に形成された配線パターンと該外部
接続端子支持基板の他面側に設けられた外部接続端子と
が電気的に接続され、前記半導体素子搭載基板の一方の
面側では、半導体素子搭載基板の外周縁部を覆って半導
体素子が樹脂封止され、前記半導体素子搭載基板の他方
の面側では、前記外部接続端子支持基板に設けられた透
孔を閉止して半導体素子が樹脂封止されていることを特
徴とする。また、前記半導体素子搭載基板の一方の面に
形成された配線パターンと外部接続端子支持基板の接合
面側に形成された配線パターンとが、ボンディングワイ
ヤまたは半導体素子搭載基板に形成されたスルーホール
により電気的に接続されたことを特徴とする。また、前
記半導体素子搭載基板の他方の面に形成された配線パタ
ーンと外部接続端子支持基板の接合面側に形成された配
線パターンとがはんだにより電気的に接続されたこと
を特徴とする。また、前記外部接続端子支持基板の他面
側に設けられた外部接続端子が、はんだボールであるこ
とを特徴とする。また、前記半導体素子がポッティング
法により樹脂封止されたことを特徴とする。
【0006】
【発明の実施の形態】以下、本発明の好適な実施形態に
ついて説明する。図1は本発明に係る半導体装置の構成
を示す断面図である。図で20は外部接続端子支持基
板、30は半導体素子6を搭載するための半導体素子搭
載基板である。外部接続端子支持基板20および半導体
素子搭載基板30はともに樹脂基板を基板材としたもの
である。40は半導体素子6を封止する封止樹脂であ
る。
【0007】外部接続端子支持基板20ははんだボール
あるいはリードピン等の外部接続端子21を接合して支
持するとともに、半導体素子搭載基板30を接合して支
持する支持基板として用いられる。外部接続端子支持基
板20の中央部には半導体素子搭載基板30を接合する
ため、矩形状の透孔22を透設する。また、外部接続端
子支持基板20の一方の面には配線パターン20aが設
けられ、他方の面には外部接続端子21を接続するラン
ド部20bが設けられる。配線パターン20aとランド
部20bとの電気的接続は樹脂基板を厚さ方向に貫通し
て設けたスルーホール20cを介してなされる。スルー
ホール20cは樹脂基板に貫通孔を設け、めっきにより
この貫通孔の内壁面に導体層を設けて形成したものであ
る。
【0008】本実施形態の外部接続端子支持基板20で
はその外周縁側にスルーホール20cが配置されてお
り、外部接続端子支持基板20の一方の面では配線パタ
ーン20aの端部が外部接続端子支持基板20の外周縁
側に引き出されて各々スルーホール20cに接続され、
外部接続端子支持基板20の他方の面では各々のスルー
ホール20cからアレイ状に配置されたランド部20b
に配線パターンが引き出されランド部20bと各スルー
ホール20cとが接続されている。ランド部20bには
外部接続端子21としてはんだボールが接合されてい
る。外部接続端子21としてリードピンを使用する場合
には、ランド部20bを設けずにスルーホール20cに
リードピンを挿入して装着する。
【0009】半導体素子搭載基板30は外部接続端子支
持基板20の透孔22の周縁部に接合して支持するた
め、透孔22よりも若干大きめの矩形の板状に形成され
る。半導体素子搭載基板30にはマルチチップモジュー
ルと同様に複数個の半導体素子6を搭載可能に設け、各
々の半導体素子6と外部接続端子支持基板20に取り付
けた外部接続端子21とが電気的に接続される。
【0010】本実施形態の半導体素子搭載基板30では
基板の両面に配線パターン30a、30bを設け、基板
の両面に半導体素子6を搭載し、各々の半導体素子6と
配線パターン30a、30bとを電気的に接続してい
る。半導体素子6と配線パターン30a、30bとの電
気的接続は本実施形態ではワイヤボンディング法によっ
ているが、その接続方法はワイヤボンディング法に限ら
ずフリップチップボンディング法等の他の方法を利用し
てもよい。
【0011】半導体素子搭載基板30に搭載した半導体
素子6と外部接続端子21との電気的接続は、半導体素
子搭載基板30の配線パターン30a、30bとこの半
導体素子搭載基板30を接合する外部接続端子支持基板
20の接合面に形成された配線パターン20aとを電気
的に接続することによってなされる。この半導体素子搭
載基板30の配線パターン30a、30bと外部接続端
子支持基板20の接合面に形成された配線パターン20
aとを電気的に接続する方法にはいくつかの方法がある
が、本実施形態では半導体素子搭載基板30の一方の面
に形成した配線パターン30aと外部接続端子支持基板
20の配線パターン20aとをワイヤボンディング法に
より接続し、半導体素子搭載基板30の他方の面に形成
した配線パターン30bと外部接続端子支持基板20の
配線パターン20bとははんだ23によって接続してい
る。
【0012】本実施形態で半導体素子搭載基板30の配
線パターン30bと外部接続端子支持基板20の配線パ
ターン20aとを電気的に接続するはんだ23は、これ
ら配線パターン30b、20aを相互に電気的に接続す
る作用と共に、半導体素子搭載基板30を外部接続端子
支持基板20に接合して支持する作用を有している。す
なわち、はんだ23によるはんだ接合により、外部接続
端子支持基板20によって半導体素子搭載基板30が支
持され、半導体素子搭載基板30に搭載された半導体素
子6と外部接続端子21との電気的接続がなされる。
【0013】なお、24は外部接続端子支持基板20の
表面を保護するソルダーレジストである。半導体素子6
はポッティング法により樹脂封止する。樹脂封止にあた
って半導体素子搭載基板30の両面に封止用の樹脂をポ
ッティングし、半導体素子搭載基板30の一方の面側で
は半導体素子搭載基板30の外周縁部を覆うようにする
とともに、半導体素子搭載基板30の他方の面では外部
接続端子支持基板20の透孔22を閉止するように封止
樹脂40によって封止する。なお、半導体素子6の封止
はポッティング法によらずに樹脂モールドによることも
可能である。
【0014】図2は半導体素子搭載基板30を外部接続
端子支持基板20に接合する他の実施形態を示す。すな
わち、上記実施形態では半導体素子搭載基板30に設け
た配線パターン30aと外部接続端子支持基板20に設
けた配線パターン20aとをワイヤボンディング法によ
り電気的に接続したが、この実施形態では半導体素子搭
載基板30に外部接続端子支持基板20との接合位置に
合わせてスルーホール30cを設け、このスルーホール
30cを介して配線パターン30aと配線パターン20
aとを電気的に接続することを特徴とする。
【0015】スルーホール30cは図のように半導体素
子搭載基板30を厚さ方向に貫通し、外部接続端子支持
基板20に接合される半導体素子搭載基板30の周縁部
に配置する。半導体素子搭載基板30の一方の面側のス
ルーホール30cの一端には配線パターン30aが接続
し、半導体素子搭載基板30の他方の面側でスルーホー
ル30cの他端には配線パターン20aに接続される接
続パッドが設けられる。半導体素子搭載基板30の他方
の面に設ける配線パターン30bについてはスルーホー
ル30cに接続することなく、半導体素子搭載基板30
の周縁部に設けた接続パッドに接続する。
【0016】半導体素子搭載基板30と外部接続端子支
持基板20との接続は上記実施形態と同様にはんだ23
によるはんだ接続によってなされる。これにより、スル
ーホール30cを介して半導体装置用基板30の配線パ
ターン30a、30bと外部接続端子支持基板20の配
線パターン20aとが電気的に接続される。この実施形
態の場合は、半導体装置用基板30を外部接続端子支持
基板20に接合する操作により、ワイヤボンディングす
ることなく、同時に半導体素子搭載基板30と外部接続
端子支持基板20の配線パターン30a、30bと配線
パターン20aとが電気的に接続できるという利点があ
る。
【0017】図3は半導体素子搭載基板30と外部接続
端子支持基板20とを接合するさらに他の実施形態を示
す。この実施形態では半導体素子搭載基板30の一方の
面側にのみ外部接続端子支持基板20の配線パターン2
0aと電気的に接続する接続パターンを設け、半導体素
子搭載基板30の他方の面側の配線パターン30bをス
ルーホール30cを介して前記接続パターンに電気的に
接続し、この接続パターンと外部接続端子支持基板20
の配線パターン20aとをワイヤボンディングによって
接続した後、半導体素子搭載基板30と外部接続端子支
持基板20とを導電性を有しない接着剤26を用いて接
合する。
【0018】本実施形態では半導体素子搭載基板30の
配線パターン30a、30bと外部接続端子支持基板2
0の配線パターン20aとはワイヤボンディングによっ
て接続するから、接着剤26は半導体素子搭載基板30
と外部接続端子支持基板20とを接合する作用のみでよ
い。なお、半導体素子搭載基板30にスルーホール30
cを設けることにより、上記のように半導体素子搭載基
板30の一方の面側にのみ接続パターンを設ける場合と
は逆に、半導体素子搭載基板30の他方の面側にのみ接
続パターンを設けるようにすることもできる。この場合
には、半導体素子搭載基板30と外部接続端子支持基板
20とをはんだ接続することにより半導体素子搭載基板
30の配線パターン30a、30bと外部接続端子支持
基板20の配線パターン20aとを電気的に接続するこ
とができる。
【0019】次に、図1に示した半導体装置を例として
半導体装置の製造方法について説明する。図4(a) は外
部接続端子支持基板20として用いる基板フレーム50
を一方の面から見た状態を示す。実施形態の基板フレー
ム50は外部接続端子支持基板20が3つ形成できる短
冊状に形成したものである。上記半導体装置を製造する
にあたってはこの基板フレーム50を単位に搬送操作等
を行って製造する。22は外部接続端子支持基板20に
設けられる透孔であって、基板フレーム50にあらかじ
め孔あけされて形成されている。20aは上述した配線
パターンである。図4(b) は上記基板フレーム50を他
方の面側から見た状態を示す。外部接続端子支持基板2
0の他方の面には外部接続端子21を接合するランド部
20bがアレイ状に配置されて形成されている。
【0020】図5は外部接続端子支持基板20に接合す
る半導体素子搭載基板30の斜視図である。半導体素子
搭載基板30には半導体素子6と電気的に接続する配線
パターン30aが設けられ、半導体素子6がマルチチッ
プモジュールと同様な形態で搭載されている。なお、配
線パターン30aは半導体素子搭載基板30の周縁部で
ワイヤボンディングするから、半導体素子搭載基板30
の周縁部で一定間隔に配線パターン30aを形成し、そ
の端部をボンディング部32としている。
【0021】半導体素子搭載基板30にはあらかじめ半
導体素子6を搭載し、半導体素子6と配線パターン30
aとをワイヤボンディングした後、半導体素子搭載基板
30を基板フレーム50に形成された配線パターン20
aと位置合わせして接合する。本実施形態では半導体素
子搭載基板30と基板フレーム50とははんだ接続によ
って接続する。図6に半導体素子搭載基板30を基板フ
レーム50に接合した状態の斜視図を示す。基板フレー
ム50に3枚の半導体素子搭載基板30が接合されてい
る。
【0022】図7は基板フレーム50に半導体素子搭載
基板30をはんだ接合した状態の断面図である。半導体
素子6は半導体素子搭載基板30上で配線パターン30
a、30bに電気的に接続されている。また、半導体素
子搭載基板30の他方の面に形成された配線パターン3
0bと外部接続端子支持基板20の配線パターン20a
とがはんだ23によって電気的に接続されている。
【0023】次いで、半導体素子搭載基板30の配線パ
ターン30aと基板フレーム50の配線パターン20a
とをワイヤボンディング法により接続する(図8)。3
6がボンディングワイヤである。基板フレーム50に設
けられる配線パターン20aには半導体素子搭載基板3
0に形成されている配線パターン30aのボンディング
部32の配置に対応してボンディング部が設けられてお
り、半導体素子搭載基板30と外部接続端子支持基板2
0との間のワイヤボンディングはこれらの対応するボン
ディング部間で行う。
【0024】次いで、半導体素子搭載基板30の一方の
面および他方の面に封止樹脂をポッティングし、半導体
素子6を樹脂封止する(図9)。次に、ランド部20b
に外部接続端子21であるはんだボールを接合し、基板
フレーム50から各々外部接続端子支持基板20を個片
に切り離しする(図10)。こうして、外部接続端子支
持基板20で半導体素子搭載基板30を支持して樹脂封
止した半導体装置が得られる。
【0025】上記各実施形態において説明した外部接続
端子支持基板20に半導体素子搭載基板30を接合して
構成した半導体装置は、複数の半導体素子6をあらかじ
め搭載した半導体素子搭載基板30によって形成するか
ら従来のマルチチップモジュールとまったく同様の機能
を有する製品として得ることができる。外部接続端子支
持基板20と半導体素子搭載基板30には樹脂基板を使
用するから、基板は安価に製造でき、その組み立ても容
易である。また、樹脂基板は配線パターン等の導体部分
には銅等の電気的特性の優れた素材が使用できるから、
半導体装置全体として電気的特性に優れ、きわめて高速
な半導体素子を搭載できる特性の優れた半導体装置とし
て提供することができるという利点がある。
【0026】また、上記実施形態のように外部接続端子
支持基板20に透孔22を設けて半導体素子搭載基板3
0を支持するようにすると、半導体素子搭載基板30の
両面が半導体素子6の搭載面として使用でき、複数の半
導体素子6を搭載することが容易であり、多様な搭載が
可能になるという利点もある。
【0027】また、外部接続端子支持基板20での外部
接続端子21の配置は搭載する半導体素子6が異なって
も共通に設定されている場合が多く、半導体素子搭載基
板30と外部接続端子支持基板20との電気的接続部分
を共通にしておくことによって、異なる半導体素子6を
搭載した半導体素子搭載基板30を使用する場合でも外
部接続端子支持基板20、基板フレーム50が共通に使
用することが可能になり、この点から製造コストを下げ
ることができるという利点がある。
【0028】
【発明の効果】本発明に係る半導体装置は、上述したよ
うに、樹脂基板を用いた半導体装置として低コストで生
産できるマルチチップモジュールとして提供でき、量産
に好適な半導体装置として提供することができる。ま
た、高速化に十分対応できる特性的に優れた半導体装置
として提供することができる等の著効を奏する。
【図面の簡単な説明】
【図1】本発明に係る半導体装置の一実施形態を示す断
面図である。
【図2】半導体装置の他の実施形態を示す断面図であ
る。
【図3】半導体装置のさらに他の実施形態を示す断面図
である。
【図4】半導体装置の製造に使用する基板フレームの斜
視図である。
【図5】半導体素子搭載基板の斜視図である。
【図6】基板フレームに半導体素子搭載基板を接続した
状態の斜視図である。
【図7】基板フレームに半導体素子搭載基板を接続した
状態の断面図である。
【図8】半導体素子搭載基板と外部接続端子支持基板と
を配線パターン間でワイヤボンディングした状態の断面
図である。
【図9】半導体素子を樹脂封止した状態の断面図であ
る。
【図10】はんだボールを接合し、半導体装置の個片に
した状態の断面図である。
【図11】マルチチップモジュールの従来例の構成を示
す断面図である。
【図12】樹脂基板に半導体素子を搭載した半導体装置
の従来例の構成を示す断面図である。
【符号の説明】
6 半導体チップ 10 樹脂基板 20 外部接続端子支持基板 20a 配線パターン 20b ランド部 20c スルーホール 21 外部接続端子 22 透孔 23 はんだ 24 ソルダーレジスト 26 接着剤 30 半導体素子搭載基板 30a、30b 配線パターン 30c スルーホール 32 ボンディング部 36 ボンディングワイヤ 40 封止樹脂 50 基板フレーム
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平5−48000(JP,A) 特開 平4−219966(JP,A) 特開 平4−164359(JP,A) 特開 平5−48001(JP,A) 特開 平8−46136(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 25/00 - 25/18 H01L 23/12

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 樹脂基板からなる半導体素子搭載基板
    一方の面と他方の面に各々形成された配線パターンと電
    気的に接続されて半導体素子搭載基板の両面に半導体素
    子が搭載され、 前記半導体素子搭載基板の他方の面の周縁部が樹脂基板
    からなる外部接続端子支持基板に透設された透孔の周縁
    部に接合され、 該外部接続端子支持基板の接合面側に形成された配線パ
    ターンと前記半導体素子搭載基板に形成された配線パタ
    ーンとが電気的に接続されるとともに、該外部接続端子
    支持基板の接合面側に形成された配線パターンと該外部
    接続端子支持基板の他面側に設けられた外部接続端子と
    が電気的に接続され、前記半導体素子搭載基板の一方の面側では、半導体素子
    搭載基板の外周縁部を覆って半導体素子が樹脂封止さ
    れ、 前記半導体素子搭載基板の他方の面側では、前記外部接
    続端子支持基板に設けられた透孔を閉止して半導体素子
    が樹脂封止されている ことを特徴とする半導体装置。
  2. 【請求項2】 半導体素子搭載基板の一方の面に形成さ
    れた配線パターンと外部接続端子支持基板の接合面側に
    形成された配線パターンとが、ボンディングワイヤまた
    は半導体素子搭載基板に形成されたスルーホールにより
    電気的に接続されたことを特徴とする請求項1記載の半
    導体装置。
  3. 【請求項3】 半導体素子搭載基板の他方の面に形成さ
    れた配線パターンと外部接続端子支持基板の接合面側に
    形成された配線パターンとが、はんだにより電気的に接
    続されたことを特徴とする請求項1または2記載の半導
    体装置。
  4. 【請求項4】 外部接続端子支持基板の他面側に設けら
    れた外部接続端子が、はんだボールであることを特徴と
    する請求項1から3のいずれか一項記載の半導体装置。
  5. 【請求項5】 半導体素子がポッティング法により樹脂
    封止されたことを特徴とする請求項1から4のいずれか
    一項記載の半導体装置。
JP33662895A 1995-12-25 1995-12-25 半導体装置 Expired - Fee Related JP3466354B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33662895A JP3466354B2 (ja) 1995-12-25 1995-12-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33662895A JP3466354B2 (ja) 1995-12-25 1995-12-25 半導体装置

Publications (2)

Publication Number Publication Date
JPH09181256A JPH09181256A (ja) 1997-07-11
JP3466354B2 true JP3466354B2 (ja) 2003-11-10

Family

ID=18301128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33662895A Expired - Fee Related JP3466354B2 (ja) 1995-12-25 1995-12-25 半導体装置

Country Status (1)

Country Link
JP (1) JP3466354B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3055619B2 (ja) * 1998-04-30 2000-06-26 日本電気株式会社 半導体装置およびその製造方法
JP3526788B2 (ja) 1999-07-01 2004-05-17 沖電気工業株式会社 半導体装置の製造方法
JP2002353398A (ja) 2001-05-25 2002-12-06 Nec Kyushu Ltd 半導体装置

Also Published As

Publication number Publication date
JPH09181256A (ja) 1997-07-11

Similar Documents

Publication Publication Date Title
US5637828A (en) High density semiconductor package
US5262927A (en) Partially-molded, PCB chip carrier package
US5241133A (en) Leadless pad array chip carrier
US4677526A (en) Plastic pin grid array chip carrier
US5620928A (en) Ultra thin ball grid array using a flex tape or printed wiring board substrate and method
KR20040062764A (ko) 칩 스케일 적층 패키지
KR20050002220A (ko) 적층형 볼 그리드 어레이 패키지 및 그 제조방법
KR20020000325A (ko) 혼합형 본딩패드 구조를 갖는 반도체 칩 패키지 및 그제조방법
JP3837215B2 (ja) 個別半導体装置およびその製造方法
EP0563264B1 (en) Leadless pad array chip carrier
US5808872A (en) Semiconductor package and method of mounting the same on circuit board
KR20030027413A (ko) 칩 사이에 스페이서가 삽입된 멀티 칩 패키지와 그 제조방법
JP2001156251A (ja) 半導体装置
KR100292036B1 (ko) 반도체패키지의제조방법및그에 따른반도체패키지
JPH0730059A (ja) マルチチップモジュール
JP3466354B2 (ja) 半導体装置
JPH06283561A (ja) 半導体装置のパッケージ
JP3136274B2 (ja) 半導体装置
KR100247641B1 (ko) 적층형 볼 그리드 어레이 패키지 및 그의 제조방법
KR0151898B1 (ko) 기판을 이용한 센터 패드형태의 칩이 적용된 멀티칩 패키지
JP2822990B2 (ja) Csp型半導体装置
KR20010068781A (ko) 반도체 칩 패키지
KR100708050B1 (ko) 반도체패키지
KR200159861Y1 (ko) 반도체 패키지
JP3405718B2 (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080829

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080829

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090829

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090829

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100829

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130829

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees