JP2925609B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2925609B2 JP2925609B2 JP1309085A JP30908589A JP2925609B2 JP 2925609 B2 JP2925609 B2 JP 2925609B2 JP 1309085 A JP1309085 A JP 1309085A JP 30908589 A JP30908589 A JP 30908589A JP 2925609 B2 JP2925609 B2 JP 2925609B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- hole
- semiconductor element
- connection hole
- solder resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体素子搭載用回路基板を備えた半導体
装置の製造方法に関するものである。
装置の製造方法に関するものである。
（従来の技術） 従来、半導体装置（半導体集積回路）で、特にICカー
ド等に使用されるものは、パッケージの厚さが0.5mm〜
1.0mm程度の薄型であり、厚さ精度の厳しいパッケージ
構造が要求される。
ド等に使用されるものは、パッケージの厚さが0.5mm〜
1.0mm程度の薄型であり、厚さ精度の厳しいパッケージ
構造が要求される。
従来のかかる薄型のパッケージ構造を持つ半導体装置
としては、例えば、特開昭55−56647号に記載されるも
のがある。
としては、例えば、特開昭55−56647号に記載されるも
のがある。
これは、ガラスエポキシ等からなるPCB（印刷配線基
板：プリンテッド・サーキット・ボード）上に半導体集
積回路等の半導体素子を直接搭載し、この半導体素子と
PCB上の金属配線とをワイヤで接続した後、エポキシ樹
脂などで封止するCOB（チップ・オン・ボード）であ
る。
板：プリンテッド・サーキット・ボード）上に半導体集
積回路等の半導体素子を直接搭載し、この半導体素子と
PCB上の金属配線とをワイヤで接続した後、エポキシ樹
脂などで封止するCOB（チップ・オン・ボード）であ
る。
このようなCOBのパッケージの構造図を第２図及び第
３図に示す。
３図に示す。
第２図はそのパッケージの部分平面図、第３図はその
パッケージの断面図である。つまり、ガラスエポキシか
らなる半導体素子搭載用回路基板を有する半導体装置の
構成が示されている。
パッケージの断面図である。つまり、ガラスエポキシか
らなる半導体素子搭載用回路基板を有する半導体装置の
構成が示されている。
これらの図において、１はガラスエポキシ基板、２は
金属配線パターン、３は外部接続用端子、４は裏面接続
孔（バイヤスルーホール）、５は半導体素子封止樹脂、
６はパターン保護のソルダレジスト（SR）、７は半導体
素子、８は接続ワイヤである。
金属配線パターン、３は外部接続用端子、４は裏面接続
孔（バイヤスルーホール）、５は半導体素子封止樹脂、
６はパターン保護のソルダレジスト（SR）、７は半導体
素子、８は接続ワイヤである。
裏面接続孔４は従来、第２図に示すように、半導体素
子封止樹脂５の封止領域外に設けられている。これは、
封止領域内に裏面接続孔４を設けると、半導体素子封止
樹脂５が裏面接続孔４内に入り、裏面に流れ出るためで
ある。ここで、半導体素子封止樹脂５の流出を防ぐため
に、裏面接続孔４にソルダレジスト６を塗布しても、第
４図に示すように、やはり裏面接続孔にソルダレジスト
が入り込んでしまい、完全に孔を塞ぐことはできなかっ
た。なお、第４図において、10はガラスエポキシ基板、
11は化学銅及び電気銅メッキ、12はNi−Auメッキ、13は
ソルダレジストである。
子封止樹脂５の封止領域外に設けられている。これは、
封止領域内に裏面接続孔４を設けると、半導体素子封止
樹脂５が裏面接続孔４内に入り、裏面に流れ出るためで
ある。ここで、半導体素子封止樹脂５の流出を防ぐため
に、裏面接続孔４にソルダレジスト６を塗布しても、第
４図に示すように、やはり裏面接続孔にソルダレジスト
が入り込んでしまい、完全に孔を塞ぐことはできなかっ
た。なお、第４図において、10はガラスエポキシ基板、
11は化学銅及び電気銅メッキ、12はNi−Auメッキ、13は
ソルダレジストである。
（発明が解決しようとする課題） しかしながら、上記した従来の半導体回路基板を有す
る半導体装置の構造では、半導体素子封止樹脂の封止領
域内に裏面接続孔を設けると、封止樹脂が裏面側に流れ
出すため、設計上、封止樹脂の封止領域内には裏面接続
孔は設けることができないといった制約があった。とこ
ろが、半導体素子の高集積化により、素子サイズは大き
くなる一方、逆にパッケージ形状は小型化する傾向にあ
るため、この設計上の制約は大きな障害になっていた。
る半導体装置の構造では、半導体素子封止樹脂の封止領
域内に裏面接続孔を設けると、封止樹脂が裏面側に流れ
出すため、設計上、封止樹脂の封止領域内には裏面接続
孔は設けることができないといった制約があった。とこ
ろが、半導体素子の高集積化により、素子サイズは大き
くなる一方、逆にパッケージ形状は小型化する傾向にあ
るため、この設計上の制約は大きな障害になっていた。
また、ICカードなどに使用される半導体装置において
は、パッケージ厚の薄型化が要求されるため、半導体素
子の封止方法として、トランスファモールドが用いられ
てきたが、この封止樹脂領域内に裏面接続孔があること
は致命的であった。
は、パッケージ厚の薄型化が要求されるため、半導体素
子の封止方法として、トランスファモールドが用いられ
てきたが、この封止樹脂領域内に裏面接続孔があること
は致命的であった。
即ち、樹脂封止は半導体回路基板に裏面接続孔をあ
け、回路基板の表裏面及び裏面接続孔内に配線をパター
ニングした後、半導体素子及び配線と接続されるワイヤ
を含む所定領域で行うものである。このことから考え
て、樹脂封止する際に、回路基板の裏面に金型（下金
型）を当てておき、裏面接続孔の一方（下方）開口部を
塞いでおけば、裏面への樹脂の流れ出しは防止できる。
しかし、回路基板裏面の配線は外部機器との接続端子と
なる部分であるため、外傷等があってはならず、結局、
裏面の配線に対しては金型から浮かせた状態で行わなけ
ればならないものであった。
け、回路基板の表裏面及び裏面接続孔内に配線をパター
ニングした後、半導体素子及び配線と接続されるワイヤ
を含む所定領域で行うものである。このことから考え
て、樹脂封止する際に、回路基板の裏面に金型（下金
型）を当てておき、裏面接続孔の一方（下方）開口部を
塞いでおけば、裏面への樹脂の流れ出しは防止できる。
しかし、回路基板裏面の配線は外部機器との接続端子と
なる部分であるため、外傷等があってはならず、結局、
裏面の配線に対しては金型から浮かせた状態で行わなけ
ればならないものであった。
本発明は、上記問題点を除去し、封止樹脂の封止領域
内に裏面接続孔が設けられていても、片面トランスファ
モールドができ、更には、生産性、品質性から見ても優
れた半導体装置の製造方法を提供することを目的とす
る。
内に裏面接続孔が設けられていても、片面トランスファ
モールドができ、更には、生産性、品質性から見ても優
れた半導体装置の製造方法を提供することを目的とす
る。
（課題を解決するための手段） 本発明は、上記目的を達成するために、 〔１〕半導体素子が搭載された回路基板を具備する半導
体装置の製造方法において、回路基板に接続孔を形成す
る工程と、前記回路基板の表面及び接続孔内に配線を形
成する工程と、前記回路基板の前記接続孔を含む配線上
の所定領域に絶縁層を複数回形成することにより前記接
続孔を塞ぐ工程と、前記回路基板の所定部分に半導体素
子を固着し、この半導体素子と前記回路基板上の配線と
を接続した後、前記接続孔を含む領域で前記半導体素子
を樹脂で封止する工程とを施すようにしたものである。
体装置の製造方法において、回路基板に接続孔を形成す
る工程と、前記回路基板の表面及び接続孔内に配線を形
成する工程と、前記回路基板の前記接続孔を含む配線上
の所定領域に絶縁層を複数回形成することにより前記接
続孔を塞ぐ工程と、前記回路基板の所定部分に半導体素
子を固着し、この半導体素子と前記回路基板上の配線と
を接続した後、前記接続孔を含む領域で前記半導体素子
を樹脂で封止する工程とを施すようにしたものである。
〔２〕半導体素子が搭載された回路基板を具備する半導
体装置の製造方法において、回路基板に接続孔を形成す
る工程と、前記回路基板の表面及び接続孔内に配線を形
成する工程と、前記接続孔を含む前記回路基板の配線上
の所定領域に絶縁層を複数回形成することにより前記接
続孔を塞ぐ工程と、前記接続孔内の配線にメッキを施す
工程と、前記回路基板の所定部分に半導体素子を固着
し、この半導体素子と前記回路基板上の配線とを接続し
た後、前記接続孔を含む領域で前記半導体素子を樹脂で
封止する工程とを施すようにしたものである。
体装置の製造方法において、回路基板に接続孔を形成す
る工程と、前記回路基板の表面及び接続孔内に配線を形
成する工程と、前記接続孔を含む前記回路基板の配線上
の所定領域に絶縁層を複数回形成することにより前記接
続孔を塞ぐ工程と、前記接続孔内の配線にメッキを施す
工程と、前記回路基板の所定部分に半導体素子を固着
し、この半導体素子と前記回路基板上の配線とを接続し
た後、前記接続孔を含む領域で前記半導体素子を樹脂で
封止する工程とを施すようにしたものである。
〔３〕半導体素子が搭載された回路基板を具備する半導
体装置の製造方法において、回路基板に接続孔を形成す
る工程と、前記回路基板の表面及び接続孔内に配線を形
成する工程と、前記配線全体にメッキを施す工程と、前
記回路基板の前記接続孔を含む前記配線上の所定領域に
絶縁層を複数回形成することにより前記接続孔を塞ぐ工
程と、前記回路基板の所定部分に半導体素子を固着し、
この半導体素子と前記回路基板上の配線とを接続した
後、前記接続孔を含む領域で前記半導体素子を樹脂で封
止する工程とを施すようにしたものである。
体装置の製造方法において、回路基板に接続孔を形成す
る工程と、前記回路基板の表面及び接続孔内に配線を形
成する工程と、前記配線全体にメッキを施す工程と、前
記回路基板の前記接続孔を含む前記配線上の所定領域に
絶縁層を複数回形成することにより前記接続孔を塞ぐ工
程と、前記回路基板の所定部分に半導体素子を固着し、
この半導体素子と前記回路基板上の配線とを接続した
後、前記接続孔を含む領域で前記半導体素子を樹脂で封
止する工程とを施すようにしたものである。
〔４〕上記〔１〕乃至〔３〕に記載の半導体装置の製造
方法において、前記絶縁層により接続孔を塞ぐ工程は、
この接続孔が塞がらない程度の第１のソルダレジストを
前記接続孔周囲に形成する第１の工程と、前記第１のソ
ルダレジスト上に前記接続孔を塞ぐ第２のソルダレジス
トを形成する第２の工程とからなるようにしたものであ
る。
方法において、前記絶縁層により接続孔を塞ぐ工程は、
この接続孔が塞がらない程度の第１のソルダレジストを
前記接続孔周囲に形成する第１の工程と、前記第１のソ
ルダレジスト上に前記接続孔を塞ぐ第２のソルダレジス
トを形成する第２の工程とからなるようにしたものであ
る。
〔５〕半導体素子が搭載された回路基板を具備する半導
体装置の製造方法において、回路基板に接続孔を形成す
る工程と、前記回路基板の表面及び接続孔内に配線を形
成する工程と、前記回路基板の前記接続孔を含む前記配
線上の所定領域に絶縁層を形成する工程と、前記接続孔
内の配線にメッキを施す工程と、前記接続孔の一方の開
口部に絶縁層を形成してこの開口部を塞ぐ工程と、前記
回路基板の所定部分に半導体素子を固着し、この半導体
素子と回路基板上の配線とを接続した後、前記接続孔を
含む領域で半導体素子を樹脂で封止する工程とを施すよ
うにしたものである。
体装置の製造方法において、回路基板に接続孔を形成す
る工程と、前記回路基板の表面及び接続孔内に配線を形
成する工程と、前記回路基板の前記接続孔を含む前記配
線上の所定領域に絶縁層を形成する工程と、前記接続孔
内の配線にメッキを施す工程と、前記接続孔の一方の開
口部に絶縁層を形成してこの開口部を塞ぐ工程と、前記
回路基板の所定部分に半導体素子を固着し、この半導体
素子と回路基板上の配線とを接続した後、前記接続孔を
含む領域で半導体素子を樹脂で封止する工程とを施すよ
うにしたものである。
（作用） 本発明によれば、上記したように、半導体素子搭載用
回路基板を有する半導体装置の製造方法において、接続
孔にソルダレジストを２回塗布することにより、接続孔
を塞ぐようにしたので、半導体素子を樹脂封止した時
に、封止領域内に接続孔が設けられていても、樹脂が裏
面に流れ出すことはない。そのため、パターン設計が容
易となり、パッケージ形状の小型化を図ることができ
る。また、回路基板の製造工程としては、ソルダレジス
ト塗布が１回増えるだけであり、安価に製造することが
できる。
回路基板を有する半導体装置の製造方法において、接続
孔にソルダレジストを２回塗布することにより、接続孔
を塞ぐようにしたので、半導体素子を樹脂封止した時
に、封止領域内に接続孔が設けられていても、樹脂が裏
面に流れ出すことはない。そのため、パターン設計が容
易となり、パッケージ形状の小型化を図ることができ
る。また、回路基板の製造工程としては、ソルダレジス
ト塗布が１回増えるだけであり、安価に製造することが
できる。
（実施例） 以下、本発明の実施例について図面を参照しながら詳
細に説明する。
細に説明する。
第１図は本発明の実施例を示す半導体素子搭載用回路
基板を備えた半導体装置の製造工程断面図である。
基板を備えた半導体装置の製造工程断面図である。
まず、第１図（ａ）に示すように、回路基板21に裏面
接続孔22を形成する。
接続孔22を形成する。
次に、第１図（ｂ）に示すように、回路基板21の両面
及び裏面接続孔22の壁面に、化学銅メッキ及び電気銅メ
ッキ等のメッキ層23を形成する。
及び裏面接続孔22の壁面に、化学銅メッキ及び電気銅メ
ッキ等のメッキ層23を形成する。
次いで、第１図（ｃ）に示すように、回路基板21にパ
ターンを形成する。ここで、23′は配線用導体、23″は
裏面接続孔ランドである。
ターンを形成する。ここで、23′は配線用導体、23″は
裏面接続孔ランドである。
次に、第１図（ｄ）に示すように、回路基板21にソル
ダレジスト24を印刷する。ここでは、配線導体の保護を
行うために、原則として外部接続用端子及び電気的測定
用端子以外の全てに塗布する。また、ソルダレジスト24
を画面に印刷する場合、裏面接続孔22を塞ぐ側におい
て、その孔の部分にも塗布されるようにレジストマスク
を製作する。逆に反対側では、裏面接続孔22の部分にソ
ルダレジスト24が塗布されないようにレジストマスクを
製作する。
ダレジスト24を印刷する。ここでは、配線導体の保護を
行うために、原則として外部接続用端子及び電気的測定
用端子以外の全てに塗布する。また、ソルダレジスト24
を画面に印刷する場合、裏面接続孔22を塞ぐ側におい
て、その孔の部分にも塗布されるようにレジストマスク
を製作する。逆に反対側では、裏面接続孔22の部分にソ
ルダレジスト24が塗布されないようにレジストマスクを
製作する。
次に、第１図（ｅ）に示すように、回路基板21の裏面
接続孔22を塞ぐ側に、更にもう一度ソルダレジスト25を
印刷する。
接続孔22を塞ぐ側に、更にもう一度ソルダレジスト25を
印刷する。
このように、裏面接続孔22に同一のレジストマスクで
ソルダレジスト24,25を２回印刷することにより、裏面
接続孔22を完全に塞ぐことができる。
ソルダレジスト24,25を２回印刷することにより、裏面
接続孔22を完全に塞ぐことができる。
最後に、第１図（ｆ）に示すように、回路基板21にNi
−Auメッキによりメッキ層26を形成する。
−Auメッキによりメッキ層26を形成する。
第５図は、本発明の他の実施例を示す半導体素子搭載
用回路基板を備えた半導体装置の製造工程断面図であ
る。
用回路基板を備えた半導体装置の製造工程断面図であ
る。
第５図（ａ）〜（ｃ）までは、第１図に示すものと同
じ製造工程であるので、ここでは、その説明は省略す
る。
じ製造工程であるので、ここでは、その説明は省略す
る。
次いで、第５図（ｄ）に示すように、配線用導体2
3′、裏面接続孔ランド23″にNi−Auメッキを施し、メ
ッキ層31を形成する。
3′、裏面接続孔ランド23″にNi−Auメッキを施し、メ
ッキ層31を形成する。
次に、第５図（ｅ）に示すように、回路基板21にソル
ダレジスト32を印刷する。
ダレジスト32を印刷する。
次に、第５図（ｆ）に示すように、回路基板21の裏面
接続孔22を塞ぐ側に、更にもう一度ソルダレジスト33を
印刷して、裏面接続孔22を塞ぐ。
接続孔22を塞ぐ側に、更にもう一度ソルダレジスト33を
印刷して、裏面接続孔22を塞ぐ。
第６図は本発明の更なる他の実施例を示す半導体素子
搭載用回路基板を備えた半導体装置の製造工程断面図で
ある。
搭載用回路基板を備えた半導体装置の製造工程断面図で
ある。
第６図（ａ）〜（ｃ）においても、第１図に示すもの
と同じ製造工程であるので、ここでは、その説明は省略
する。
と同じ製造工程であるので、ここでは、その説明は省略
する。
次いで、第６図（ｄ）に示すように、回路基板21にソ
ルダレジスト41を印刷する。
ルダレジスト41を印刷する。
次に、第６図（ｅ）に示すように、回路基板21にNi−
Auメッキを施し、メッキ層42を形成する。
Auメッキを施し、メッキ層42を形成する。
次に、第６図（ｆ）に示すように、回路基板21の裏面
接続孔22を塞ぐ側に、更にもう一度ソルダレジスト43を
印刷して、裏面接続孔22を塞ぐ。
接続孔22を塞ぐ側に、更にもう一度ソルダレジスト43を
印刷して、裏面接続孔22を塞ぐ。
第７図は本発明の実施例を示す半導体素子搭載用回路
基板を備えた半導体装置の断面図である。
基板を備えた半導体装置の断面図である。
この図に示すように、半導体素子55が搭載された回路
基板50を具備する半導体装置において、半導体素子55の
樹脂封止57において領域内に形成された回路基板50の裏
面接続孔51を、印刷により樹脂層54で塞いでいる。ここ
で、樹脂層54がエポキシ系絶縁樹脂であり、その粘度が
100〜300ps、裏面接続孔51の孔径がφ1.0mm以下、回路
基板50の板厚0.3mm以上であれば、上述の印刷方式で十
分に裏面接続孔51を塞ぐことができる。なお、この図に
おいて、52,53は配線導体、56はワイヤである。
基板50を具備する半導体装置において、半導体素子55の
樹脂封止57において領域内に形成された回路基板50の裏
面接続孔51を、印刷により樹脂層54で塞いでいる。ここ
で、樹脂層54がエポキシ系絶縁樹脂であり、その粘度が
100〜300ps、裏面接続孔51の孔径がφ1.0mm以下、回路
基板50の板厚0.3mm以上であれば、上述の印刷方式で十
分に裏面接続孔51を塞ぐことができる。なお、この図に
おいて、52,53は配線導体、56はワイヤである。
なお、本発明は上記実施例に限定されるものではな
く、本発明の趣旨に基づいて種々の変形が可能であり、
これらを本発明の範囲から排除するものではない。
く、本発明の趣旨に基づいて種々の変形が可能であり、
これらを本発明の範囲から排除するものではない。
（発明の効果） 以上、説明したように、本発明によれば、次のような
効果を奏することができる。
効果を奏することができる。
（１）半導体素子の樹脂封止領域内に接続孔を設けるこ
とができるようになるため、パターン設計が容易とな
り、パッケージ形状の小型化を図ることができる。
とができるようになるため、パターン設計が容易とな
り、パッケージ形状の小型化を図ることができる。
（２）接続孔の内壁はメッキされているため、品質面か
ら見ても優れている。
ら見ても優れている。
（３）回路基板の製造工程としては、ソルダレジスト塗
布が１回増えるだけであり、安価に製造することがで
き、しかも生産上の向上を図ることができる。
布が１回増えるだけであり、安価に製造することがで
き、しかも生産上の向上を図ることができる。
（４）トランスファモールドの時の圧力にも十分耐え得
るため、薄型化パッケージの製造が可能となる。
るため、薄型化パッケージの製造が可能となる。
（５）接続孔からの樹脂漏れがないため、歩留まりが向
上する。
上する。
第１図は本発明の実施例を示す導体素子搭載用回路基板
を備えた半導体装置の製造工程断面図、第２図は従来の
半導体素子搭載用回路基板を備えた半導体装置の部分平
面図、第３図はその半導体装置の断面図、第４図はその
半導体装置の裏面接続孔の拡大断面図、第５図は本発明
の他の実施例を示す半導体素子搭載用回路基板を備えた
半導体装置の製造工程断面図、第６図は本発明の更なる
他の実施例を示す半導体素子搭載用回路基板を備えた半
導体装置の製造工程断面図、第７図は本発明の実施例を
示す半導体素子搭載用回路基板を備えた半導体装置の断
面図である。 21,50……回路基板、22,51……裏面接続孔（スルーホー
ル）、23,26,31,42……メッキ層、23′……配線用導
体、23″……裏面接続孔ランド、24,25,32,33,41,43…
…ソルダレジスト、52,53……配線導体、54……樹脂
層、55……半導体素子、56……ワイヤ、57……樹脂封
止。
を備えた半導体装置の製造工程断面図、第２図は従来の
半導体素子搭載用回路基板を備えた半導体装置の部分平
面図、第３図はその半導体装置の断面図、第４図はその
半導体装置の裏面接続孔の拡大断面図、第５図は本発明
の他の実施例を示す半導体素子搭載用回路基板を備えた
半導体装置の製造工程断面図、第６図は本発明の更なる
他の実施例を示す半導体素子搭載用回路基板を備えた半
導体装置の製造工程断面図、第７図は本発明の実施例を
示す半導体素子搭載用回路基板を備えた半導体装置の断
面図である。 21,50……回路基板、22,51……裏面接続孔（スルーホー
ル）、23,26,31,42……メッキ層、23′……配線用導
体、23″……裏面接続孔ランド、24,25,32,33,41,43…
…ソルダレジスト、52,53……配線導体、54……樹脂
層、55……半導体素子、56……ワイヤ、57……樹脂封
止。
Claims (5)
- 【請求項１】その表面および裏面を貫通する貫通孔部分
で、その表面および裏面に形成された導体パターンが互
いに接続される回路基板の、前記貫通孔を含む前記表面
に形成された前記導体パターン上の所定領域にソルダレ
ジストを複数回形成することにより前記貫通孔を塞ぐ工
程と、 前記回路基板表面の所定の部分に半導体素子を固着し、
前記半導体素子と前記導体パターンとを電気的に接続し
た後、前記貫通孔を含む領域で前記半導体素子を樹脂で
封止する工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項２】その表面および裏面を貫通する貫通孔部分
で、その表面および裏面に形成された導体パターンが互
いに接続される回路基板の、前記貫通孔を含む前記表面
に形成された前記導体パターン上の所定領域にソルダレ
ジストを複数回形成することにより前記貫通孔を塞ぐ工
程と、 前記貫通孔内にメッキを施す工程と、 前記回路基板表面の所定の部分に半導体素子を固着し、
前記半導体素子と前記導体パターンとを電気的に接続し
た後、前記貫通孔を含む領域で前記半導体素子を樹脂で
封止する工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項３】その表面および裏面に形成された導体パタ
ーンと、この表面および裏面を貫通する貫通孔を備えた
回路基板の、前記表面および前記貫通孔内にメッキを施
す工程と、 前記回路基板の前記貫通孔を含む前記表面に形成された
前記導体パターン上の所定領域にソルダレジストを複数
回形成することにより前記貫通孔を塞ぐ工程と、 前記回路基板表面の所定部分に半導体素子を固着し、前
記半導体素子と前記回路基板上の前記導体パターンとを
電気的に接続した後、前記貫通孔を含む領域で前記半導
体素子を樹脂で封止する工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項４】前記ソルダレジストにより貫通孔を塞ぐ工
程は、前記貫通孔が塞がらない程度の第１のソルダレジ
ストを前記貫通孔周囲に形成する第１の工程と、 前記第１のソルダレジスト上に前記貫通孔を塞ぐ第２の
ソルダレジストを形成する第２の工程とを含むことを特
徴とする請求項１乃至３記載の半導体装置の製造方法。 - 【請求項５】その表面および裏面を貫通する貫通孔部分
で、その表面および裏面に形成された導体パターンが互
いに接続される回路基板の、前記貫通孔を含む前記表面
に形成された前記導体パターン上の所定領域に第１のソ
ルダレジストを形成する工程と、 前記貫通孔内にメッキを施す工程と、 前記ソルダレジスト上に第２のソルダレジストを形成す
ることにより前記貫通孔を塞ぐ工程と、 前記回路基板表面の所定部分に半導体素子を固着し、前
記半導体素子と前記回路基板上の前記導体パターンとを
電気的に接続した後、前記貫通孔を含む領域で前記半導
体素子を樹脂で封止する工程と、 を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1309085A JP2925609B2 (ja) | 1989-11-30 | 1989-11-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1309085A JP2925609B2 (ja) | 1989-11-30 | 1989-11-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03171760A JPH03171760A (ja) | 1991-07-25 |
| JP2925609B2 true JP2925609B2 (ja) | 1999-07-28 |
Family
ID=17988706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1309085A Expired - Fee Related JP2925609B2 (ja) | 1989-11-30 | 1989-11-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2925609B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100325242B1 (ko) * | 1998-05-15 | 2002-04-17 | 이택렬 | 반도체소자 및 그 제작방법 |
| US6441479B1 (en) | 2000-03-02 | 2002-08-27 | Micron Technology, Inc. | System-on-a-chip with multi-layered metallized through-hole interconnection |
| US6737740B2 (en) * | 2001-02-08 | 2004-05-18 | Micron Technology, Inc. | High performance silicon contact for flip chip |
| DE102017217985B4 (de) * | 2017-10-10 | 2019-06-13 | Conti Temic Microelectronic Gmbh | Verfahren zum Herstellen einer elektronischen Komponente |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61147595A (ja) * | 1984-12-21 | 1986-07-05 | 大日本インキ化学工業株式会社 | 両面プリント配線基板の製造方法 |
| JPS63244631A (ja) * | 1987-03-30 | 1988-10-12 | Nec Corp | 混成集積回路装置の製造方法 |
| JPH01165495A (ja) * | 1987-12-22 | 1989-06-29 | Dainippon Printing Co Ltd | Ｉｃカードおよびｉｃカード用ｉｃモジュール |
-
1989
- 1989-11-30 JP JP1309085A patent/JP2925609B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03171760A (ja) | 1991-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5436203A (en) | Shielded liquid encapsulated semiconductor device and method for making the same | |
| EP1171915B1 (en) | Electrical conductor system of a semiconductor device and manufacturing method thereof | |
| US20020111054A1 (en) | Ball grid array package and its fabricating process | |
| JP2925609B2 (ja) | 半導体装置の製造方法 | |
| CN104966709B (zh) | 封装基板及其制作方法 | |
| JPH11233531A (ja) | 電子部品の実装構造および実装方法 | |
| US20050017058A1 (en) | [method of fabricating circuit substrate] | |
| JPH08306817A (ja) | 半導体装置とその製造方法 | |
| JPH01145891A (ja) | ハンダバンプ付き回路基板の製造方法 | |
| JP2784248B2 (ja) | 半導体装置の製造方法 | |
| JPH06112395A (ja) | 混成集積回路装置 | |
| KR20020069675A (ko) | 연성인쇄회로기판의 접합방법 | |
| US20070105270A1 (en) | Packaging methods | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPS63258048A (ja) | 半導体装置 | |
| CN210628300U (zh) | 带有外置线路的集成电路芯片 | |
| JPH11102991A (ja) | 半導体素子搭載フレーム | |
| JP2001237337A (ja) | プラスチックパッケージ及びその製造方法 | |
| JP5521301B2 (ja) | リードフレーム型基板とその製造方法および半導体装置 | |
| JP2769723B2 (ja) | フィルムキャリア | |
| JPH1051094A (ja) | プリント配線板及びその製造方法 | |
| KR20070019359A (ko) | 밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및그를 이용하는 멀티 칩 패키지의 제조방법 | |
| KR20050073678A (ko) | 비지에이 타입 패키지의 제조방법 | |
| JPH03136396A (ja) | 電子回路部品とその製造方法及び電子回路装置 | |
| JPH0427131A (ja) | 電子部品搭載用基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |