KR20050073678A - 비지에이 타입 패키지의 제조방법 - Google Patents

비지에이 타입 패키지의 제조방법 Download PDF

Info

Publication number
KR20050073678A
KR20050073678A KR1020040001519A KR20040001519A KR20050073678A KR 20050073678 A KR20050073678 A KR 20050073678A KR 1020040001519 A KR1020040001519 A KR 1020040001519A KR 20040001519 A KR20040001519 A KR 20040001519A KR 20050073678 A KR20050073678 A KR 20050073678A
Authority
KR
South Korea
Prior art keywords
forming
solder
printed circuit
semiconductor chips
substrate
Prior art date
Application number
KR1020040001519A
Other languages
English (en)
Inventor
하성권
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040001519A priority Critical patent/KR20050073678A/ko
Publication of KR20050073678A publication Critical patent/KR20050073678A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/4068—Heatconductors between device and heatsink, e.g. compliant heat-spreaders, heat-conducting bands

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 비지에이 타입 적층패키지의 제조방법에 관해 개시한 것으로서, 다수의 전도성 비아홀이 형성되어 있는 수지기판을 제공하는 단계와, 기판의 하면에 상기 전도성 비아홀과 연결되고 소정부위에 볼랜드가 정의된 구리박막으로 된 다수의 회로패턴을 형성하는 단계와, 전도성 비아홀 내부에는 상기 회로패턴과 연결되는 도금층을 형성하는 단계와, 비아홀 중 중앙부위에 해당되는 비아홀에는 솔더범프를 형성하는 단계와, 수지기판의 양측을 각각 덮되 볼랜드와 솔더범프를 노출시키는 제 1및 제 2솔더마스크를 형성하여 소정의 인쇄회로기판을 구성하는 단계와, 인쇄회로기판의 솔더범프 양쪽에 각각의 제 1및 제 2반도체 칩을 부착시키는 단계와, 제 1및 제 2반도체 칩을 덮는 몰딩체를 형성하는 단계와, 볼랜드에 솔더 볼을 부착시키는 단계를 포함한다.

Description

비지에이 타입 패키지의 제조방법{method for manufacturing bga type package}
본 발명은 반도체패키지의 제조방법에 관한 것으로, 더욱 상세하게는 반도체 칩과 기판을 연결시키는 본딩와이어 형성공정을 생략시켜 공정을 단순화할 수 있는 비지에이 타입 반도체 패키지의 제조방법에 관한 것이다.
회로가 더욱 미세화됨과 동시에 고성능화되어 가는 반도체칩의 성능을 효율적으로 발현시키기 위해서는 통상적으로 전기적 성능이 우수하고, 고방열성이며, 대용량의 입출력핀수를 수용할 수 있는 반도체패키지가 요구되고 있다. 이중에서도 특히 대용량의 입출력핀수를 수용가능하게 한 것이 인쇄회로기판을 이용한 비지에이 패키지(이하 BGA패키지라 칭함)일 것이다. 상기 BGA패키지는 인쇄회로기판을 이용함으로써 전체적인 전기회로의 길이를 단축시킬 수 있을 뿐만 아니라 파워나 그라운드 본딩 영역을 용이하게 도입할 수 있음으로써 탁월한 전기적 성능을 발현시킬 수 있고, 또한 입출력핀수의 설계시에 QFP(Quad Flat Package)와 같은 제약없이 보다 여유있는 간격으로 보다 많은 입출력핀수를 만들 수 있는 장점이 있음으로써 차세대 반도체패키지로 부각되고 있다.
도 1은 센터패드(Center pad)들이 구비된 반도체 칩을 이용한 비지에이 타입 패키지를 도시한 단면도이며, 도 1을 참고하여 종래 기술에 따른 비지에이 타입 패키지의 제조방법을 설명하면 다음과 같다.
먼저, 도 1에 도시된 바와 같이, 인쇄회로기판(1)을 제공한다. 이때, 상기 인쇄회로기판(1)은 반도체칩이 실장되는 일면에 회로패턴(미도시)이 구비되고, 그 이면에는 도전패턴(2)을 통해 회로패턴과 연결되는 솔더볼(3)이 구비된다.
이어, 상기 기판 위에 제 1반도체 칩(10)을 부착시키고 나서, 상기 제 1반도체 칩의 제 1센터패드(11)와 기판(1)의 회로패턴 사이를 제 1본딩와이어(30)를 통해 전기적으로 연결시킨다. 그런 다음, 상기 제 1본딩와이어(30)를 포함한 제 1반도체 칩(10) 위에 절연물질(12)을 도포하여 제 1본딩와이어(30)가 움직이지 못하도록 고정시킨다. 이후, 절연물질(12) 위에 제 2반도체 칩(20)을 부착시키고 나서, 상기 제 2반도체 칩(20)의 제 2센터패드(21)와 기판(1)의 회로패턴 사이를 제 2본딩와이어(31)를 통해 전기적으로 연결시킨다. 이어, 에폭시 몰딩 컴파운드(epoxy molding compound)를 이용하여상기 기판 상부 전체를 덮는 몰딩체(32)를 형성한다.
그런 다음, 상기 기판(1)의 이면에 도전패턴(2)과 연결되도록 솔더볼(3)을 부착시켜 패키지 제작을 완료한다.
이때, 상기 기판(1)과 제 1반도체 칩(10), 제 1반도체 칩(10)과 제 2반도체칩(20) 사이에는 폴리이미드 테이프(미도시)를 개재시켜 이들 간의 접착력을 강화시킨다.
그러나, 종래의 기술에서는 제 1및 제 2본딩와이어 형성공정으로 인해 공정이 복잡해지고, 길이가 긴 본딩와이어로 인해 쇼트(short)가 발생될 우려가 있으며, 기타 품질 문제로 적층이 어렵다. 또한, 열방출을 위한 히터 스프레더(heat spreader) 장착이 어려운 문제점이 있다.
따라서, 상기 문제점을 해결하고자, 본 발명의 목적은 기판으로서 PTH(Plated-Through Hole)형태의 인쇄회로기판을 적용하고, 상기 비아홀에 솔더범프를 형성하고, 상기 솔더범프의 양측에 각각 반도체 칩을 부착시킴으로써, 본딩와이어 공정을 생략시켜 공정을 단순화할 수 있는 비지에이 타입 적층패키지의 제조방법을 제공하려는 것이다.
본 발명의 다른 목적은 히터 스프레더를 장착시켜 열방출을 용이하도록 한 비지에이 타입 적층패키지의 제조방법을 제공하려는 것이다.
상기 목적들을 달성하고자, 본 발명에 따른 비지에이 타입 적층패키지의 제조방법은 다수의 전도성 비아홀이 형성되어 있는 수지기판을 제공하는 단계와, 기판의 하면에 상기 전도성 비아홀과 연결되고 소정부위에 볼랜드가 정의된 구리박막으로 된 다수의 회로패턴을 형성하는 단계와, 전도성 비아홀 내부에는 상기 회로패턴과 연결되는 도금층을 형성하는 단계와, 비아홀 중 중앙부위에 해당되는 비아홀에는 솔더범프를 형성하는 단계와, 수지기판의 양측을 각각 덮되 볼랜드와 솔더범프를 노출시키는 제 1및 제 2솔더마스크를 형성하여 소정의 인쇄회로기판을 구성하는 단계와, 인쇄회로기판의 솔더범프 양쪽에 각각의 제 1및 제 2반도체 칩을 부착시키는 단계와, 제 1및 제 2반도체 칩을 덮는 몰딩체를 형성하는 단계와, 볼랜드에 솔더 볼을 부착시키는 단계를 포함하는 것을 특징으로 한다.
(실시예)
이하, 첨부된 도면을 참고로하여 본 발명에 따른 에프비지에이 타입 적층패키지의 제조방법을 설명하면 다음과 같다.
도 2a 내지 도 2d는 본 발명의 일실시예에 따른 에프비지에이 타입 적층패키지의 제조방법을 설명하기 위한 공정단면도이다.
본 발명에 따른 에프비지에이 타입 적층패키지의 제조방법은, 도 2a에 도시된 바와 같이, 먼저 BGA패키지용 PTH(Plated-Through Hole) 형태의 인쇄회로기판
(Printed Circuit Board)(40)을 제공한다.
상기 기판(40) 제작방법은, 먼저 다수의 전도성 비아홀(45)이 형성되어 있는 수지기판(41)을 제공한다. 이어, 수지기판(41)의 하면에 상기 전도성 비아홀(45)과 연결되고 소정부위에 볼랜드(44a)가 정의된 구리박막으로 된 다수의 회로패턴(44)을 형성한다. 그런다음, 전도성 비아홀(45) 내부에는 상기 회로패턴(44)과 연결되는 도금층(46)을 형성하고 나서, 비아홀들 중 중앙부위에 해당되는 비아홀(45a)에 솔더범프(47)를 형성한다. 이후, 수지기판(41)의 양측을 각각 덮되 볼랜드(44a)와 솔더범프(47)를 노출시키는 제 1및 제 2솔더마스크(42)(43)를 형성하여 소정의 인쇄회로기판(40)을 구성한다. 여기서, 상기 제 1및 제 2솔더마스크(42)(43)에 의해 인쇄회로기판(PCB)(40)의 표면이 열이나 화학 용액 등으로부터 보호된다.
이어, 도 2b에 도시된 바와 같이, 상술한 인쇄회로기판(40)의 솔더범프(47)의 양쪽부위에 각각 제 1및 제 2반도체 칩(50)(60)을 부착시킨다. 이때, 제 1및 제 2반도체 칩(50)(60)은 센터패드가 형성된 면이 솔더범프(47)에 부착되며, 그 중 특히 센터패드가 솔더범프에 부착된다. 또한, 상기 제 1및 제 2반도체 칩(50)(60)부착공정은 제 1반도체 칩(50)을 부착시키고 나서, 제 2반도체 칩(60)을 부착할 수도 있고, 또는 제 1및 제 2반도체 칩(50)(60)을 동시에 부착할 수도 있다.
그런다음, 도 2c에 도시된 바아 같이, 제 1반도체 칩(50) 및 제 2반도체 칩(60)을 에폭시 몰딩 컴파운드(epoxy molding compound)를 이용하여 몰딩공정을 진행시켜 몰딩체(70)를 형성한다. 이때, 상기 몰딩체(70)는 제 1및 제 2반도체 칩의 전체를 감싸는 구조를 가진다.
이후, 도 2d에 도시된 바와 같이, 상기 솔더볼 랜드(44a)에 솔더 볼(80)을 부착시켜 패키지 제작을 완료한다.
도 3은 본 발명의 다른 실시예에 따른 비지에이 타입 패키지의 제조방법을 설명하기 위한 공정단면도이다.
본 발명의 다른 실시예에 따른 비지에이 타입 패키지의 제조방법은, 도 3에 도시된 바와 같이, 제 1및 제 2반도체 칩 부착 공정까지는 본 발명의 일 실시예와 동일하며, 몰딩공정 시 몰딩체(7))가 제 1및 제 2반도체 칩(50)(60)의 센터패드가 형성된 면 및 측면만을 감싸고 그 이면을 노출시키도록 한다. 이어, 상기 제 1및 제 2반도체 칩(50)(60)의 이면에 각각 히터 스프레더(90)를 부착시킨다.
도 4a 내지 도 4b는 본 발명의 또 다른 실시예에 따른 비지에이 타입 패키지의 제조방법을 설명하기 위한 공정단면도이다.
본 발명의 또 다른 실시예에 따른 비지에이 타입 패키지의 제조방법은, 도 4a에 도시된 바와 같이, 제 1인쇄회로기판(100)을 제공한다. 이때, 상기 제 1인쇄회로기판(100)의 제작과정은, 먼저 다수의 전도성 비아홀(105)이 형성되어 있는 수지기판(101)을 제공한 다음, 수지기판(101)의 하면에 상기 전도성 비아홀(105)과 연결되고 소정부위에 볼랜드(104a)가 정의된 구리박막으로 된 다수의 회로패턴(104)을 형성한다. 그런다음, 전도성 비아홀(105) 내부에는 상기 회로패턴(104)과 연결되는 도금층(106)을 형성하고 나서, 비아홀들 중 중앙부위에 해당되는 비아홀(105a)에 솔더범프(107)를 형성한다. 이후, 수지기판(101)의 양측을 각각 덮되 볼랜드(104a)와 솔더범프(107)와 도금층(106)을 노출시키는 제 1및 제 2솔더마스크(102)(103)를 형성하여 소정의 제 1인쇄회로기판(100)을 구성을 완료한다.
이어, 도 4b에 도시된 바와 같이, 상기 제 1인쇄회로기판(100)에서 솔더범프(107)의 양측부위에 각각 제 1및 제 2반도체 칩(300)(400)을 부착시킨다.그런다음, 제 2인쇄회로기판(200)을 제공한다. 이때, 상기 제 2인쇄회로기판(200)은 본 발명에 따른 일 실시예에서의 인쇄회로기판과 동일하다. 이후, 상기 제 2인쇄회로기판(200)의 솔더범프(207)에도 마찬가지로 제 3및 제 4반도체칩(500)(600)을 각각 부착시킨다.
이어, 상기 제 1반도체 칩(300) 및 제 2반도체 칩(400) 전체를 감싸는 제 1몰딩체(700)를 형성한다. 이와 마찬가지로, 상기 제 3반도체 칩(500) 및 제 2반도체 칩(600) 전체를 감싸는 제 2몰딩체(710)를 형성한다
그런다음, 상기 제 1인쇄회로기판(100)에서 상기 볼랜드(104a) 및 도금층(106)에 각각 제 1솔더 볼(150)을 부착시키고, 마찬가지 방법으로, 상기 제 2인쇄회로기판(200)의 볼랜드(204a)에 제 2솔더 볼(250)을 부착시켜 비지에이 타입 패키지의 적층 공정을 완료한다.
이상에서와 같이, 본 발명은 기판으로서 PTH 형태의 인쇄회로기판의 비아홀에 솔더범프를 형성하고 나서, 상기 솔더범프의 양측에 각각 반도체 칩을 부착시킴으로써, 본딩와이어 공정을 생략시켜 공정을 단순화할 수 있으며, 또한 기존의 긴 본딩와이어로 인한 쇼트현상을 방지할 수 있다.
또한, 본 발명은 히터 스프레더를 장착시켜 열방출을 용이한 이점이 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
도 1은 종래기술에 따른 비지에이 타입 패키지의 제조방법을 설명하기 위한 공정단면도.
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 비지에이 타입 패키지의 제조방법을 설명하기 위한 공정단면도.
도 3은 본 발명의 다른 실시예에 따른 비지에이 타입 패키지의 제조방법을 설명하기 위한 공정단면도.
도 4a 내지 도 4b는 본 발명의 또 다른 실시예에 따른 비지에이 타입 패키지의 제조방법을 설명하기 위한 공정단면도.

Claims (2)

  1. 다수의 전도성 비아홀이 형성되어 있는 수지기판을 제공하는 단계와,
    상기 기판의 하면에 상기 전도성 비아홀과 연결되고 소정부위에 볼랜드가 정의된 구리박막으로 된 다수의 회로패턴을 형성하는 단계와,
    상기 전도성 비아홀 내부에는 상기 회로패턴과 연결되는 도금층을 형성하는 단계와,
    상기 비아홀 중 중앙부위에 해당되는 비아홀에는 솔더범프를 형성하는 단계와,
    상기 수지기판의 양측을 각각 덮되, 상기 볼랜드와 솔더범프를 노출시키는 제 1및 제 2솔더마스크를 형성하여 소정의 인쇄회로기판을 구성하는 단계와,
    상기 인쇄회로기판의 솔더범프 양쪽에 각각의 제 1및 제 2반도체 칩을 부착시키는 단계와,
    상기 제 1및 제 2반도체 칩을 덮는 몰딩체를 형성하는 단계와,
    상기 볼랜드에 솔더 볼을 부착시키는 단계를 포함하는 것을 특징으로 하는 비지에이 타입 패키지의 제조방법.
  2. 제 1항에 있어서, 상기 제 1및 제 2반도체 칩을 부착한 후에, 상기 제 1및 제 2반도체 칩에 히트 스프레더를 장착하는 단계를 추가하는 것을 특징으로 하는 비지에이 타입 패키지의 제조방법.
KR1020040001519A 2004-01-09 2004-01-09 비지에이 타입 패키지의 제조방법 KR20050073678A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040001519A KR20050073678A (ko) 2004-01-09 2004-01-09 비지에이 타입 패키지의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040001519A KR20050073678A (ko) 2004-01-09 2004-01-09 비지에이 타입 패키지의 제조방법

Publications (1)

Publication Number Publication Date
KR20050073678A true KR20050073678A (ko) 2005-07-18

Family

ID=37262590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040001519A KR20050073678A (ko) 2004-01-09 2004-01-09 비지에이 타입 패키지의 제조방법

Country Status (1)

Country Link
KR (1) KR20050073678A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100851072B1 (ko) * 2007-03-02 2008-08-12 삼성전기주식회사 전자 패키지 및 그 제조방법
KR101141209B1 (ko) * 2010-02-01 2012-05-04 삼성전기주식회사 단층 인쇄회로기판 및 그 제조방법
US10141289B2 (en) 2013-04-01 2018-11-27 Samsung Electronics Co., Ltd. Semiconductor packages having package-on-package structures

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100851072B1 (ko) * 2007-03-02 2008-08-12 삼성전기주식회사 전자 패키지 및 그 제조방법
KR101141209B1 (ko) * 2010-02-01 2012-05-04 삼성전기주식회사 단층 인쇄회로기판 및 그 제조방법
US10141289B2 (en) 2013-04-01 2018-11-27 Samsung Electronics Co., Ltd. Semiconductor packages having package-on-package structures

Similar Documents

Publication Publication Date Title
TWI587759B (zh) 三維空間封裝結構及其製造方法
US7417299B2 (en) Direct connection multi-chip semiconductor element structure
US6891732B2 (en) Multilayer circuit board and semiconductor device using the same
US8633587B2 (en) Package structure
KR20070045929A (ko) 전자 부품 내장 기판 및 그 제조 방법
US7985926B2 (en) Printed circuit board and electronic component device
US8300423B1 (en) Stackable treated via package and method
JP2006228897A (ja) 半導体装置
US6573595B1 (en) Ball grid array semiconductor package with resin coated metal core
JP2007059486A (ja) 半導体装置及び半導体装置製造用基板
JP5000105B2 (ja) 半導体装置
KR100251868B1 (ko) 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법
KR20050073678A (ko) 비지에이 타입 패키지의 제조방법
JP3450477B2 (ja) 半導体装置及びその製造方法
CN113964093A (zh) 封装结构及其制备方法
KR20030011433A (ko) 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법
JP3024596B2 (ja) フィルムキャリアテープを用いたｂｇａ型半導体装置
JP2001168226A (ja) 半導体パッケージ及び半導体装置
US20070209830A1 (en) Semiconductor chip package having a slot type metal film carrying a wire-bonding chip
KR100952029B1 (ko) 모듈 패키지 및 그 제조 방법
JPH0358455A (ja) 半導体パッケージ
JP4099072B2 (ja) 部品内蔵モジュール
KR20020028473A (ko) 적층 패키지
KR20030072855A (ko) 플립칩 비지에이 반도체 패키지용 인쇄회로기판의범프패드 도금방법
JP2004014568A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application