CN113964093A - 封装结构及其制备方法 - Google Patents
封装结构及其制备方法 Download PDFInfo
- Publication number
- CN113964093A CN113964093A CN202010706431.5A CN202010706431A CN113964093A CN 113964093 A CN113964093 A CN 113964093A CN 202010706431 A CN202010706431 A CN 202010706431A CN 113964093 A CN113964093 A CN 113964093A
- Authority
- CN
- China
- Prior art keywords
- chip
- layer
- dielectric layer
- conductive
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 10
- 238000002360 preparation method Methods 0.000 title claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims description 16
- 229910000679 solder Inorganic materials 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 238000003475 lamination Methods 0.000 claims description 3
- 230000006835 compression Effects 0.000 claims description 2
- 238000007906 compression Methods 0.000 claims description 2
- 238000003825 pressing Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 122
- 239000002184 metal Substances 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 14
- 238000007747 plating Methods 0.000 description 11
- 230000017525 heat dissipation Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000009713 electroplating Methods 0.000 description 6
- 239000012790 adhesive layer Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000007731 hot pressing Methods 0.000 description 2
- 239000002905 metal composite material Substances 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
- H01L21/4882—Assembly of heatsink parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3736—Metallic materials
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明提供一种封装结构，所述封装结构包括基板、芯片、介电层以及散热片，所述散热片的一表面上开设有凹槽，所述芯片固定于所述凹槽中并部分凸出于所述凹槽外，所述介电层填充于所述凹槽中并完全包覆所述芯片且覆盖所述散热片设有所述芯片的表面，所述基板设置于所述介电层背离所述散热片的一侧并与所述芯片电连接。本发明还提供上述封装结构的制备方法。
Description
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种封装结构及其制备方法。
背景技术
随着集成电路的高速发展，芯片的集成度越来越高，但芯片的体积越来越小，同时芯片的功率却越来越大，需要从芯片中散出的热量也越来越大。所以如果不能进行有效的散热设计和热管理，就有可能导致芯片或系统由于高温不能正常工作。电子产品发热问题是电子产品设计的重大问题，所以芯片封装的散热尤为重要。
采用传统的散热手段，例如在包覆芯片的封装体的表面设置散热结构，芯片产生的热量通过封装体或芯片载板逸散至外界，散热效率较低。
发明内容
有鉴于此，有必要提供一种散热效率较高的封装结构及其制备方法。
本发明一实施方式提供一种封装结构，所述封装结构包括基板、芯片、介电层以及散热片，所述散热片的一表面上开设有凹槽，所述芯片固定于所述凹槽中并部分凸出于所述凹槽外，所述介电层填充于所述凹槽中并完全包覆所述芯片且覆盖所述散热片设有所述芯片的表面，所述基板设置于所述介电层背离所述散热片的一侧并与所述芯片电连接，所述基板包括依次层叠设置的第一导电线路层、介质层和第二导电线路层，所述第一导电线路层覆盖所述介电层并通过贯通所述介电层的多个第一导电孔与所述芯片电连接，所述第一导电线路层和所述第二导电线路层通过多个第二导电孔电连接。
本发明一实施方式提供一种封装结构的制备方法，其包括以下步骤：提供一散热片，所述散热片的一表面上形成有凹槽；将芯片装设于所述凹槽中，所述芯片部分凸出于所述凹槽外；在所述芯片以及所述散热片的同一侧压合一介电层以封装所述芯片，其中所述介电层填充于所述凹槽中并完全包覆所述芯片且覆盖所述散热片设有所述芯片的表面；在所述介电层背离所述散热片的一侧形成一基板，所述基板包括依次层叠设置的第一导电线路层、介质层和第二导电线路层，所述第一导电线路层覆盖所述介电层并通过贯通所述介电层的多个第一导电孔与所述芯片电连接，所述第一导电线路层和所述第二导电线路层通过多个第二导电孔电连接。
本发明提供的封装结构及其制备方法中，所述芯片固定于所述散热片上，使得所述芯片产生的热量能够直接由所述散热片散发至外界，提高了散热效率；且所述芯片部分收容于所述散热片的凹槽中，有利于所述封装结构的薄型化。
附图说明
图1为本发明第一实施方式提供的封装结构的示意图。
图2为本发明第二实施方式提供的封装结构的示意图。
图3为本发明一实施方式提供的散热片的示意图。
图4为将一芯片固定在图3所示的散热片上后的示意图。
图5为在图4所示的结构上压合一介电层后的示意图。
图6为在图5所示的结构上形成第一导电线路层后的示意图。
图7为在图6所示的结构上形成介电层后的示意图。
图8为在图7所示的结构上形成第二导电线路层后的示意图。
图9为在图8所示的结构上形成防焊层后的示意图。
主要元件符号说明
封装结构 100
基板 10
芯片 20
介电层 30
散热片 40
表面 42
凹槽 41
胶层 70
第一导电孔 32
介质层 12
第一导电线路层 13
第二导电线路层 14
第二导电孔 121
第一导电图案 131
第二导电图案 141
防焊层 50
焊盘 60
电子元件 200
盲孔 410
抗镀层 310、320
通孔 420
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行详细描述。在下面的描述中阐述了很多具体细节以便于充分理解本发明，所描述的实施方式仅仅是本发明一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本发明。
请参阅图1，本发明第一实施方式提供的封装结构100，包括基板10、芯片20、介电层30以及散热片40。所述介电层30及所述散热片40依次叠设于所述基板10一侧，所述芯片20嵌设于所述介电层30中并与所述散热片40及所述基板10相连接。
所述散热片40可以为金属板或表面镀有金属层的金属复合板。本实施方式中，所述散热片40为金属板。所述散热片40一表面42上开设有凹槽41。所述芯片20部分收容于所述凹槽41中并倒装地接合到所述基板10上。所述芯片20的电极侧(图未示)背离所述散热片40并面向所述基板10设置。所述芯片20进一步通过胶层70粘接于所述凹槽41中。本实施方式中，所述胶层70夹设于所述凹槽41的底壁和所述芯片20背离所述电极侧的表面之间。所述胶层70可为异方性导电胶膜。
所述介电层30填充于所述凹槽41中并完全包覆所述芯片20，且覆盖所述散热片40设有所述芯片20的表面42。所述芯片20通过贯通所述介电层30的多个第一导电孔32电连接所述基板10。需要说明的是，所述第一导电孔32内电镀或填充有导电材料，如金属铜等，可用于信号传输。所述介电层30采用介电材料制成。
所述基板10包括介质层12以及位于所述介质层12相背两表面上的第一导电线路层13和第二导电线路层14。所述第一导电线路层13覆盖所述介电层30背离所述散热片40的一侧，并通过所述多个第一导电孔32与所述芯片20电连接。
所述第一导电线路层13和所述第二导电线路层14通过贯通所述介质层12的多个第二导电孔121电连接。需要说明的是，所述第二导电孔121内电镀或填充有导电材料，如金属铜等，可用于信号传输。所述介质层12可选用常规低损耗材料或常规介质材料。本实施方式中，所述介质层12采用介电材料制成。
所述第一导电线路层13采用金属(例如铜)制成，其包括间隔设置的多个第一导电图案131，所述介质层12还填充于每相邻两个第一导电图案131之间的间隙中与所述介电层30相连接。
所述第二导电线路层14采用金属(例如铜)制成，其包括间隔设置的多个第二导电图案141。所述封装结构100还包括防焊层50，所述防焊层50部分覆盖所述第二导电线路层14背离所述介质层12的一侧，并填充于每相邻两个第二导电图案141之间的间隙中。所述第二导电图案141背离所述介质层12的表面至少部分露出于所述防焊层50外。
所述第二导电线路层14的下表面还可设置有多个焊盘60。具体的，所述多个焊盘60设置于所述多个第二导电图案141上，用于与外界元件(例如电路板、表面贴装元件)进行电连接。所述焊盘60可包括焊球、金属凸块或金属盘。作为示例，所述焊盘60为金属焊球，例如可以为BGA(Ball Grid Array，球栅阵列封装)。
请参阅图2，所述封装结构100还包括电子元件200，所述电子元件200通过表面安装技术装设于所述焊盘60上，并与所述芯片20相对应。所述电子元件200可以为被动元件，例如电阻、电容、电感等。
本发明一实施方式还提供一种封装结构的制备方法，其包括以下步骤：
S1：提供一散热片，所述散热片的一表面上形成有凹槽；
S2：将芯片装设于所述凹槽中，所述芯片部分凸出于所述凹槽外；
S3：对所述芯片进行封装以形成介电层，其中所述介电层填充于所述凹槽中并完全包覆所述芯片且覆盖所述散热片设有所述芯片的表面；
S4：在所述介电层背离所述散热片的一侧形成基板。
请参阅图3，在步骤S1中，提供散热片40，所述散热片40的一表面42上形成有凹槽41。
所述散热片40可以为金属板或表面镀有金属层的金属复合板。本实施方式中，所述散热片40为金属板。所述凹槽41可采用化学蚀刻、激光加工等方式形成。
请参阅图4，在步骤S2中，将芯片20装设于所述凹槽41中，所述芯片20部分凸出于所述凹槽41外，即所述芯片20部分收容于所述凹槽41中。
所述芯片20的电极侧背离所述散热片40设置，且所述芯片20的电极侧凸出所述凹槽41外。所述芯片20进一步通过胶层70粘接于所述凹槽41中。本实施方式中，所述胶层70夹设于所述凹槽41的底壁和所述芯片20背离所述电极侧的表面之间。所述胶层70可为异方性导电胶膜。
请参阅图5，在步骤S3中，在所述芯片20及所述散热片40的同一侧压合一介电层30以封装所述芯片20，其中所述介电层30填充于所述凹槽41中并完全包覆所述芯片20且覆盖所述散热片40设有所述芯片20的表面42。
本实施方式中，所述介电层30可通过热压固化工艺制成。
可以理解的是，在采用所述介电层30封装所述芯片20之后，还包括以下步骤：在所述介电层30上形成与所述芯片20的电极侧相对应的多个盲孔410，位于所述芯片20的电极侧的电极从所述多个盲孔410中露出，所述多个盲孔410用于形成导电孔以连接所述芯片20与外部电路。
请参阅图6-8，在步骤S4中，在所述介电层30背离所述散热片40的一侧形成基板10。所述基板10包括依次层叠设置的第一导电线路层13、介质层12和第二导电线路层14，所述第一导电线路层13、所述介质层12及所述第二导电线路层14采用层压增层工艺制成。
所述第一导电线路层13通过蚀刻、电镀等方法制成，其包括间隔设置的多个第一导电图案131。请参阅图6，所述第一导电线路层13具体采用以下方法制得：在所述介电层30背离所述散热片40的一侧贴抗镀层310；对所述抗镀层310进行曝光、显影，在需要形成第一导电图案131的区域选择性去除抗镀层310；在去除抗镀层的区域采用电镀方式形成多个第一导电图案131。可以理解的是，在形成多个第一导电图案131后，去除剩余抗镀层310，所述多个第一导电图案131之间相互间隔设置。所述多个第一导电图案131构成第一导电线路层13。
可以理解的是，在采用电镀方式形成多个第一导电图案131的同时，在所述多个盲孔410中形成多个第一导电孔32，用于电连接所述芯片20和所述第一导电线路层13。
请参阅图7，所述介质层12形成在所述第一导电线路层13背离所述介电层30的一侧，并填充于每相邻两个第一导电图案131之间的间隙中以与所述介电层30相连接。本实施方式中，所述介质层12由贴在所述第一导电线路层13背离所述介电层30一侧的半固化片通过热压固化工艺制成。
可以理解的是，在形成所述介质层12之后，还包括以下步骤：在所述介质层12上形成与所述第一导电图案131相对应的多个通孔420，所述第一导电图案131从所述多个通孔420中露出，所述多个通孔420用于形成导电孔以连接所述第一导电线路层13与外部电路。
所述第二导电线路层14通过蚀刻、电镀等方法制成，其包括间隔设置的多个第二导电图案141。请参阅图8，所述第二导电线路层14具体采用以下方法制得：在所述介质层12背离所述第一导电线路层13的一侧贴抗镀层320；对所述抗镀层320进行曝光、显影，在需要形成第二导电图案141的区域选择性去除抗镀层320；在去除抗镀层320的区域采用电镀方式形成多个第二导电图案141。可以理解的是，在形成多个第二导电图案141后，去除剩余抗镀层320，所述多个第二导电图案141之间相互间隔设置。所述多个第二导电图案141构成第二导电线路层14。
可以理解的是，在采用电镀方式形成多个第二导电图案141的同时，在所述多个通孔420中形成多个第二导电孔121，用于电连接所述第一导电线路层13和所述第二导电线路层14。
进一步地，请参阅图9，在步骤S5之后还包括以下步骤：在所述第二导电线路层14及所述介质层12的同一侧上形成防焊层50。所述防焊层50部分覆盖所述第二导电线路层14背离所述介质层12的一侧，并填充于每相邻两个第二导电图案141之间的间隙中。所述第二导电图案141背离所述介质层12的表面至少部分露出于所述防焊层50外。
进一步地，请参阅图1，所述制备方法还包括以下步骤：在所述第二导电线路层14上形成多个焊盘60。所述多个焊盘60位于所述多个第二导电图案141上，用于与外界元件(例如电路板、表面贴装元件)进行电连接。所述焊盘60可包括焊球、金属凸块或金属盘。作为示例，所述焊盘60为金属焊球，例如可以为BGA(Ball Grid Array，球栅阵列封装)。本实施方式中，所述焊盘60采用BGA植球工艺形成。
本发明实施方式提供的封装结构100及其制备方法，所述芯片20固定于所述散热片40上，使得所述芯片20产生的热量能够直接由所述散热片40散发至外界，提高了散热效率；且所述芯片20部分收容于所述散热片40的凹槽41中，有利于所述封装结构100的小型化；且所述介电层30通过热压固化形成，所述基板10中的第一导电线路层13、介质层12和第二导电线路层14依次采用层压增层工艺制成，制备工艺简单。
以上实施方式仅用以说明本发明的技术方案而非限制，尽管参照以上较佳实施方式对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或等同替换都不应脱离本发明技术方案的精神和范围。
Claims (10)
1.一种封装结构，其特征在于，所述封装结构包括基板、芯片、介电层以及散热片，所述散热片的一表面上开设有凹槽，所述芯片固定于所述凹槽中并部分凸出于所述凹槽外，所述介电层填充于所述凹槽中并完全包覆所述芯片且覆盖所述散热片设有所述芯片的表面，所述基板设置于所述介电层背离所述散热片的一侧并与所述芯片电连接，所述基板包括依次层叠设置的第一导电线路层、介质层和第二导电线路层，所述第一导电线路层覆盖所述介电层并通过贯通所述介电层的多个第一导电孔与所述芯片电连接，所述第一导电线路层和所述第二导电线路层通过多个第二导电孔电连接。
2.如权利要求1所述的封装结构，其特征在于，所述封装结构还包括防焊层，所述防焊层部分覆盖所述第二导电线路层背离所述介质层的一侧。
3.如权利要求2所述的封装结构，其特征在于，所述第二导电线路层背离所述介质层的一侧设置有多个焊盘。
4.如权利要求3所述的封装结构，其特征在于，所述封装结构还包括电子元件，所述电子元件装设于所述焊盘上。
5.如权利要求1所述的封装结构，其特征在于，所述芯片通过异方性导电胶膜粘接于所述凹槽中，所述异方性导电胶膜夹设于所述凹槽的底壁和所述芯片背离其电极侧的表面之间。
6.一种封装结构的制备方法，其包括以下步骤：
提供一散热片，所述散热片的一表面上形成有凹槽；
将芯片装设于所述凹槽中，所述芯片部分凸出于所述凹槽外；
在所述芯片以及所述散热片的同一侧压合一介电层以封装所述芯片，其中所述介电层填充于所述凹槽中并完全包覆所述芯片且覆盖所述散热片设有所述芯片的表面；
在所述介电层背离所述散热片的一侧形成一基板，所述基板包括依次层叠设置的第一导电线路层、介质层和第二导电线路层，所述第一导电线路层、所述介质层和所述第二导电线路层采用层压增层工艺制成。
7.如权利要求6所述的封装结构的制备方法，其特征在于，所述介电层由贴在所述芯片和所述散热片同一侧的半固化片通过热压固化工艺制成。
8.如权利要求7所述的封装结构的制备方法，其特征在于，所述介电层上形成有多个盲孔，所述芯片从所述多个盲孔中露出，在形成所述第一导电线路层的同时，在所述多个盲孔中形成电连接所述第一导电孔和所述芯片的多个第一导电孔。
9.如权利要求7所述的封装结构的制备方法，其特征在于，所述介质层上形成有多个通孔，所述第一导电线路层从所述多个通孔中露出，在形成所述第二导电线路层的同时，在所述多个通孔中形成电连接所述第一导电线路层和所述第二导电线路层的多个第二导电孔。
10.如权利要求6所述的封装结构的制备方法，其特征在于，所述芯片通过异方性导电胶膜粘接于所述凹槽中，所述异方性导电胶膜夹设于所述凹槽的底壁和所述芯片背离其电极侧的表面之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010706431.5A CN113964093A (zh) | 2020-07-21 | 2020-07-21 | 封装结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010706431.5A CN113964093A (zh) | 2020-07-21 | 2020-07-21 | 封装结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113964093A true CN113964093A (zh) | 2022-01-21 |
Family
ID=79459875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010706431.5A Pending CN113964093A (zh) | 2020-07-21 | 2020-07-21 | 封装结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113964093A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023179557A1 (zh) * | 2022-03-22 | 2023-09-28 | 北京嘉楠捷思信息技术有限公司 | 散热器、电路板和电子设备 |
-
2020
- 2020-07-21 CN CN202010706431.5A patent/CN113964093A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023179557A1 (zh) * | 2022-03-22 | 2023-09-28 | 北京嘉楠捷思信息技术有限公司 | 散热器、电路板和电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6201300B1 (en) | Printed circuit board with thermal conductive structure | |
| US7285728B2 (en) | Electronic parts packaging structure and method of manufacturing the same | |
| US8335084B2 (en) | Embedded actives and discrete passives in a cavity within build-up layers | |
| US7485489B2 (en) | Electronics circuit manufacture | |
| US6951773B2 (en) | Chip packaging structure and manufacturing process thereof | |
| US7242092B2 (en) | Substrate assembly with direct electrical connection as a semiconductor package | |
| US20060145328A1 (en) | Three dimensional package structure with semiconductor chip embedded in substrate and method for fabricating the same | |
| US6891732B2 (en) | Multilayer circuit board and semiconductor device using the same | |
| US7098533B2 (en) | Printed circuit board with a heat dissipation element and package comprising the printed circuit board | |
| JP5101240B2 (ja) | 板状部品内蔵配線基板 | |
| US5357672A (en) | Method and system for fabricating IC packages from laminated boards and heat spreader | |
| EP1796163B1 (en) | Semiconductor device and electronic control unit using the same | |
| US7002236B2 (en) | Semiconductor package and method for producing the same | |
| KR20070045929A (ko) | 전자 부품 내장 기판 및 그 제조 방법 | |
| US7754538B2 (en) | Packaging substrate structure with electronic components embedded therein and method for manufacturing the same | |
| JP2004064043A (ja) | 半導体パッケージング装置 | |
| WO2013047520A1 (ja) | 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板 | |
| JPH0917919A (ja) | 半導体装置 | |
| US20080298023A1 (en) | Electronic component-containing module and manufacturing method thereof | |
| US6032355A (en) | Method of forming thermal conductive structure on printed circuit board | |
| TWI391084B (zh) | 具有散熱件之電路板結構 | |
| CN112071821B (zh) | 半导体封装基板及其制法与电子封装件 | |
| JP3944898B2 (ja) | 半導体装置 | |
| US20020189091A1 (en) | Method of making printed circuit board | |
| CN113964093A (zh) | 封装结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20240204 Address after: 066004 No. 18-2, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province Applicant after: Liding semiconductor technology Qinhuangdao Co.,Ltd. Country or region after: China Applicant after: Liding semiconductor technology (Shenzhen) Co.,Ltd. Address before: No.18, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province 066004 Applicant before: Qi Ding Technology Qinhuangdao Co.,Ltd. Country or region before: China Applicant before: Liding semiconductor technology (Shenzhen) Co.,Ltd. |
|
| TA01 | Transfer of patent application right |