KR101141209B1 - 단층 인쇄회로기판 및 그 제조방법 - Google Patents

단층 인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR101141209B1
KR101141209B1 KR1020100009192A KR20100009192A KR101141209B1 KR 101141209 B1 KR101141209 B1 KR 101141209B1 KR 1020100009192 A KR1020100009192 A KR 1020100009192A KR 20100009192 A KR20100009192 A KR 20100009192A KR 101141209 B1 KR101141209 B1 KR 101141209B1
Authority
KR
South Korea
Prior art keywords
insulator
post
exposed
bonding pad
circuit pattern
Prior art date
Application number
KR1020100009192A
Other languages
English (en)
Other versions
KR20110089687A (ko
Inventor
김영지
윤경로
김상덕
박정현
오남근
최종규
김지은
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100009192A priority Critical patent/KR101141209B1/ko
Priority to US13/018,971 priority patent/US8889994B2/en
Publication of KR20110089687A publication Critical patent/KR20110089687A/ko
Application granted granted Critical
Publication of KR101141209B1 publication Critical patent/KR101141209B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

단층 인쇄회로기판 및 그 제조방법이 개시된다. 본 발명의 일 측면에 따른 단층 인쇄회로기판 제조방법은, 절연필름의 표면에 본딩패드와 회로패턴, 및 일단이 상기 회로패턴의 적어도 일부와 전기적으로 연결되는 포스트를 형성하는 단계; 상기 절연필름의 표면에 절연체를 압착하는 단계, - 이 때, 상기 회로패턴 및 상기 포스트는 상기 절연체에 매립됨 -; 상기 포스트의 타단이 노출되도록 상기 절연체를 선택적으로 식각하는 단계; 및 상기 본딩패드의 적어도 일부가 노출되도록, 상기 절연필름의 일부를 개방하는 단계를 포함한다.

Description

단층 인쇄회로기판 및 그 제조방법{Single layered printed circuit board and manufacturing method thereof}
본 발명은 단층 인쇄회로기판 및 그 제조방법에 관한 것이다.
최근의 전자 기기는 종래에 비하여 소형화되어 가고 있으며, 이를 위하여 더욱 소형이고 고성능인 반도체 칩 패키지가 요구되고 있다. 종래에는 리드프레임을 이용하여 반도체 칩을 메인보드에 장착하는 방식을 이용하였으나, 최근에 들어서는 반도체 칩의 입출력 단자의 수(I/O count)가 증가함에 따라, 인터포저로도 인쇄회로기판을 사용하게 되었다.
이러한 추세와 더불어, 휴대전화와 같은 휴대기기의 가볍고, 얇고, 고기능성화에 대한 요구 또한 급속히 진행되면서, 인터포저로 사용되는 인쇄회로기판 또한 작고 고밀도화될 필요가 있다. 이는 결국, 인쇄회로기판의 박형화 및 회로패턴의 미세피치화에 대한 요구로 이어지고 있다.
본 발명은 고밀도화를 구현할 수 있으면서 제조비용을 절감할 수 있는 단층 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 절연필름의 표면에 본딩패드와 회로패턴, 및 일단이 상기 회로패턴의 적어도 일부와 전기적으로 연결되는 포스트를 형성하는 단계; 상기 절연필름의 표면에 절연체를 압착하는 단계, - 이 때, 상기 회로패턴 및 상기 포스트는 상기 절연체에 매립됨 -; 상기 포스트의 타단이 노출되도록 상기 절연체를 선택적으로 식각하는 단계; 및 상기 본딩패드의 적어도 일부가 노출되도록, 상기 절연필름의 일부를 개방하는 단계를 포함하는 단층 인쇄회로기판 제조방법이 제공된다.
상기 절연필름은 폴리이미드를 포함하는 재질로 이루어질 수 있다.
한편, 상기 본딩패드와 회로패턴, 및 포스트를 형성하는 단계는, 이형체의 양면에 각각 절연필름을 부착하는 단계; 상기 이형체 양면의 절연필름 각각에 상기 본딩패드와 회로패턴, 및 포스트를 형성하는 단계; 및 상기 이형체 양면의 절연필름을 상기 이형체로부터 분리하는 단계를 포함할 수도 있다.
또한, 상기 절연체를 선택적으로 식각하는 단계, 및 상기 절연필름의 일부를 개방하는 단계 중 적어도 어느 하나는 레이저 직접 식각(LDA) 방식으로 수행될 수도 있다.
한편, 상기 포스트의 타단에 솔더볼을 결합하는 단계; 및 상기 노출된 본딩패드와 플립칩 방식으로 접속되도록, 상기 절연체의 상측에 전자소자를 실장하는 단계를 더 포함할 수도 있다.
본 발명의 다른 측면에 따르면, 금속판의 일면을 선택적으로 식각하여 잔류막과 포스트를 형성하는 단계; 상기 금속판의 일면에 절연체를 압착하는 단계 - 이 때 상기 포스트는 상기 절연체에 매립되고, 상기 잔류막은 상기 절연체의 표면에 적층됨 -; 상기 잔류막을 패터닝하여 회로패턴 및 본딩패드를 형성하는 단계; 상기 포스트의 단부가 노출되도록 상기 절연체를 선택적으로 식각하는 단계; 상기 본딩패드의 적어도 일부가 노출되도록, 솔더레지스트를 코팅하는 단계를 포함하는 단층 인쇄회로기판 제조방법이 제공된다.
상기 절연체를 선택적으로 식각하는 단계는 레이저 직접 식각(LDA) 방식으로 수행될 수 있다.
한편, 상기 노출된 포스트의 단부에 솔더볼을 결합하는 단계; 및 상기 노출된 본딩패드와 플립칩 방식으로 접속되도록, 상기 절연체의 상측에 전자소자를 실장하는 단계를 더 포함할 수도 있다.
본 발명의 또 다른 측면에 따르면, 절연체; 상기 절연체의 일면에 마련되는 본딩패드와 회로패턴; 상기 회로패턴을 커버하되, 상기 본딩패드의 적어도 일부가 노출되도록 상기 절연체에 코팅되는 솔더레지스트; 상기 절연체의 타면에 형성되는 홈; 및 상기 절연체를 관통하고, 일단이 상기 회로패턴의 적어도 일부와 전기적으로 연결되며, 타단은 상기 홈을 통해 노출되는 포스트를 포함하는 단층 인쇄회로기판이 제공된다.
상기 본딩패드와 회로패턴은 상기 절연체에 매립될 수도 있다.
한편, 상기 노출된 포스트의 단부에 결합되는 솔더볼과; 상기 절연체의 상측에 실장되어, 상기 노출된 본딩패드와 플립칩 방식으로 접속되는 전자소자를 더 포함할 수도 있다.
본 발명의 바람직한 실시예에 따르면, 고밀도화를 구현할 수 있으면서 제조비용을 절감할 수 있는 단층 인쇄회로기판을 제공할 수 있다.
도 1은 본 발명의 일 측면에 따른 단층 인쇄회로기판 제조방법을 나타내는 순서도.
도 2 내지 도 7은 본 발명의 일 측면에 따른 단층 인쇄회로기판 제조방법의 각 공정을 나타내는 도면.
도 8은 본 발명의 다른 측면에 따른 단층 인쇄회로기판 제조방법을 나타내는 순서도.
도 9 내지 도 16은 본 발명의 다른 측면에 따른 단층 인쇄회로기판 제조방법의 각 공정을 나타내는 도면.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
이하, 본 발명에 따른 단층 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
먼저, 본 발명의 일 측면에 따른 단층 인쇄회로기판 제조방법에 대해 도 1 내지 도 7을 참조하여 설명하도록 한다. 도 1은 본 발명의 일 측면에 따른 단층 인쇄회로기판 제조방법을 나타내는 순서도이고, 도 2 내지 도 7은 본 발명의 일 측면에 따른 단층 인쇄회로기판 제조방법의 각 공정을 나타내는 도면이다.
먼저, 절연필름(20a, 20b)의 표면에 본딩패드(26a, 26b)와 회로패턴(22a, 22b, 24a, 24b), 및 일단이 상기 회로패턴의 적어도 일부와 전기적으로 연결되는 포스트(28a, 28b)를 형성한다(S110, 도 2 및 도 3 참조). 여기서 본딩패드(26a, 26b)란, 전자소자의 전극과 접속되어 전기적 신호를 주고 받는 부분을 말하며, 회로패턴이란 전기적 신호를 전달하는 배선(22a, 22b)과, 포스트(28a, 28b)와 연결되도록 배선(22a, 22b)보다 상대적으로 넓은 면적을 갖는 랜드(24a, 24b) 등을 포함하는 개념이다. 이하에서 배선(22a, 22b)과 랜드(24a, 24b)를 통칭하는 경우에는 회로패턴이라는 용어를 사용하도록 한다.
이를 위해 먼저, 도 2에 도시된 바와 같이 절연필름(20a, 20b)의 표면에 본딩패드(26a, 26b)와 회로패턴(22a, 22b, 24a, 24b)을 형성한 다음, 도 3에 도시된 바와 같이, 랜드(24a, 24b)의 상측에 포스트(28a, 28b)를 형성한다. 이 때, 절연필름(20a, 20b)은 폴리이미드 또는 폴리이미드를 주된 재질로 하여 이루어질 수 있다. 이러한 절연필름(20a, 20b)은 추후 솔더레지스트로서의 기능을 수행할 수 있다. 이에 대해서는 추후 보다 구체적으로 설명하도록 한다.
이와 같이 랜드(24a, 24b) 상에 포스트(28a, 28b)를 형성하기 위하여, 본딩패드(26a, 26b)와 회로패턴(22a, 22b, 24a, 24b)이 형성된 절연필름(20a, 20b) 상에 패터닝된 도금레지스트(미도시)를 형성한 뒤, 랜드(24a, 24b)의 상측에 대해서만 선택적으로 도금을 수행하는 방법을 이용할 수 있을 것이다. 이러한 도금 방식 이외에도 각종 인쇄 방식이 적용될 수도 있음은 물론이다.
한편, 절연필름(20a, 20b)의 표면에 본딩패드(26a, 26b)와 회로패턴(22a, 22b, 24a, 24b)을 형성하기 위하여, 절연필름(20a, 20b)과 금속막(미도시)이 적층된 형태의 금속적층판을 준비한 다음, 금속막의 표면에 패터닝된 에칭레지스트(미도시)를 형성한 후, 금속막에 대한 선택적인 에칭을 수행하는 방법을 이용할 수 있다. 이 밖에도, 절연필름(20a, 20b) 상에 무전해 도금과 전해도금을 순차로 수행하여 본딩패드와 회로패턴을 형성할 수도 있음은 물론이며, 잉크젯 인쇄 등 다양한 방법이 적용될 수도 있을 것이다.
한편, 이상의 공정은 도 2 내지 도 4에 도시된 바와 같이, 이형체(10)의 양측에서 동시에 수행될 수도 있다. 즉, 이형체(10)의 양면에 각각 절연필름(20a, 20b)을 부착한 뒤(도 2 참조), 이형체(10) 양면의 절연필름(20a, 20b) 각각에 상기 본딩패드(24a, 24b)와 회로패턴(22a, 22b, 24a, 24b), 및 포스트(28a, 28b)를 형성한 후(도 3 참조), 상기 이형체(10) 양면의 절연필름(20a, 20b)을 상기 이형체(10)로부터 분리(도 4 참조)하는 방법을 이용할 수 있는 것이다. 이와 같은 방법을 이용하는 경우, 한 차례의 공정을 통해 두 개의 결과물을 얻을 수 있어 생산효율을 향상시킬 수 있는 효과를 기대할 수 있게 된다.
이상에서 설명한 바와 같이 포스트(28a, 28b)를 형성한 다음, 도 5에 도시된 바와 같이, 상기 절연필름(20a)의 표면에 절연체(30)를 압착한다(S120). 즉, 본딩패드(26a)와 회로패턴(22a, 24a) 및 포스트(28a)가 형성된 절연필름(20a)의 일면에 절연체(30)를 압착하는 것이다. 그 결과, 도 5에 도시된 바와 같이 본딩패드(26a)와 회로패턴(22a, 24a) 및 포스트(28a)는 절연체(30)에 매립된다.
그리고 나서, 도 6에 도시된 바와 같이, 포스트(28a)의 타단이 노출되도록 상기 절연체(30)를 선택적으로 식각하여 홈(21b)을 형성하고(S130), 상기 본딩패드(26a)의 적어도 일부가 노출되도록, 상기 절연필름(20a)의 일부를 개방하여 개구부(21a)를 형성한다(S140). 이 때, 이들 공정 중 적어도 어느 하나는 레이저 직접 식각(LDA) 방식으로 수행될 수 있다. 레이저를 이용한 직접 식각 방식을 이용하는 경우, 별도의 부자재를 사용하지 않을 수 있어, 공정을 간소화 하는 데에 유리하다.
이와 같이 포스트(28a)의 타단을 노출시키면, 노출된 포스트(28a)의 타단 그 자체가 솔더볼(도 7의 95)과의 결합을 위한 솔더볼 패드로서의 기능을 수행할 수 있게 된다. 또한, 개구부(21a)를 제외한 절연필름(20a)은 여전히 회로패턴(22a, 24a)을 커버하고 있으므로, 회로패턴(22a, 24a)의 보호를 위한 솔더레지스트로서의 기능을 수행할 수 있게 된다.
이상과 같이 본 실시예에 다른 단층 인쇄회로기판 제조방법에 따르면, 솔더볼 패드와 솔더레지스트를 형성하기 위한 공정을 별도로 수행할 필요가 없게 되므로, 공정을 간소화시켜 생산 효율을 향상시킬 수 있게 된다. 뿐만 아니라, 회로패턴(22a, 24a)이 절연체(30)에 매립되도록 함으로써, 회로패턴 간의 미세한 피치를 구현할 수 있게 되어, 결과적으로 회로패턴의 고밀도화를 구현할 수도 있게 된다.
다음으로, 도 7에 도시된 바와 같이, 노출된 포스트(28a)의 단부에 솔더볼(95)을 결합하고(S150), 플립칩 범프(92) 등에 의해 본딩패드(26a)와 플립칩 방식으로 접속되도록 절연체(30)의 상측에 전자소자(90)를 실장한다(S160). 즉, 전자소자(90)가 페이스업 방식으로 실장되는 것이 아니라, 페이스다운 방식으로 실장되어 본딩패드(26a)와 접속하는 것이다. 이와 같은 플립칩 방식의 접속으로 인해 보다 많은 입출력 경로를 확보할 수 있게 되어 고밀도화에 유리한 구조를 확보할 수 있게 된다.
이 후, 몰딩재(94)를 이용하여 절연체(30)의 상측에 실장된 전자소자(90)를 커버하여 보호할 수 있다.
이상의 공정을 통해 제조된 단층 인쇄회로기판이 도 6 및 도 7에 도시되어 있다. 본 실시예에 따른 단층 인쇄회로기판은 절연체(30); 절연체(30)의 일면에 마련되는 본딩패드(26a)와 회로패턴(22a, 24a); 회로패턴(22a, 24a)을 커버하되, 상기 본딩패드(26a)의 적어도 일부가 노출되도록 상기 절연체(30)에 코팅되는 솔더레지스트(20a); 상기 절연체(30)의 타면에 형성되는 홈(21b); 및 상기 절연체(30)를 관통하고, 일단이 상기 회로패턴(22a, 24a)의 적어도 일부와 전기적으로 연결되며, 타단은 상기 홈(21b)을 통해 노출되는 포스트(28a)를 포함한다. 이 때, 상기 본딩패드(26a)와 회로패턴(22a, 24a)은 상기 절연체(30)에 매립된다.
이러한 인쇄회로기판의 상기 노출된 포스트(28a)의 단부에는 솔더볼(95)이 결합되고, 상기 절연체(30)의 상측에는 전자소자(90)가 실장될 수도 있다. 이 때, 전자소자(90)는 노출된 본딩패드(26a)와 플립칩 방식으로 접속된다.
다음으로 본 발명의 다른 측면에 따른 단층 인쇄회로기판 제조방법에 대해 도 8 내지 도 16을 참조하여 설명하도록 한다. 도 8은 본 발명의 다른 측면에 따른 단층 인쇄회로기판 제조방법을 나타내는 순서도이고, 도 9 내지 도 16은 본 발명의 다른 측면에 따른 단층 인쇄회로기판 제조방법의 각 공정을 나타내는 도면이다.
먼저, 금속판(40)의 일면을 선택적으로 식각하여 잔류막(42)과 포스트(44)를 형성한다. 여기서 잔류막(42)이란 포스트(44) 형성 시 가공되지 않고 소정의 두께로 잔존하는 금속판(40)의 일부분을 의미한다. 이와 같이 잔류막(42)과 포스트(44)를 형성하기 위하여, 충분한 두께를 갖는 금속판(40)의 표면에 에칭레지스트(50)를 형성한 뒤(도 9 참조), 금속판(40)에 대한 에칭을 수행한 후 에칭레지스트(50)를 제거하는 방법을 이용할 수 있다(도 10 참조).
그리고 나서, 도 11에 도시된 바와 같이, 금속판(40)의 일면에 절연체(60)를 압착한다. 이로 인해, 포스트(44)는 절연체(60)에 매립되고, 잔류막(42)은 절연체(60)의 표면에 적층되는 구조를 갖게 된다.
다음으로, 잔류막(42)을 패터닝하여 회로패턴(45, 46) 및 본딩패드(47)를 형성한다. 여기서 회로패턴이 배선(45) 및 랜드(46)를 포함하는 개념임은 전술한 실시예의 경우와 같다. 이러한 회로패턴(45, 46)과 본딩패드(47)를 형성하기 위해, 도 12에 도시된 바와 같이, 잔류막(42)의 표면에 에칭레지스트(70)를 형성한 뒤, 에칭 공정을 진행하는 방법을 이용할 수 있다. 도 13에는 에칭이 완료되어 회로패턴(45, 46) 및 본딩패드(47)가 형성된 모습이 도시되어 있다.
그리고 나서, 본딩패드(47)의 적어도 일부가 노출되도록 솔더레지스트(도 15의 80)를 코팅하고, 포스트(44)의 단부가 노출되도록 절연체(60)를 선택적으로 식각하여 홈(84)을 형성한다(도 15 참조). 이 때, 절연체(60)를 선택적으로 식각하여 포스트(44)의 단부를 노출시키는 공정은 레이저 직접 식각(LDA) 방식으로 수행될 수 있다. 레이저를 이용한 직접 식각 방식을 이용하는 경우, 별도의 부자재를 사용하지 않을 수 있어, 공정을 간소화 하는 데에 유리하다.
본딩패드(47)의 적어도 일부가 노출되도록 솔더레지스트(80)를 코팅하기 위해, 도 14에 도시된 바와 같이 회로패턴(45, 46) 및 본딩패드(47)가 모두 커버되도록 솔더레지스트(80) 코팅한 다음, 도 15에 도시된 바와 같이 본딩패드(47)의 위치에 대응되는 영역을 제거하여 개구부(82)를 형성하는 방법을 이용할 수 있다.
다음으로, 도 16에 도시된 바와 같이, 노출된 포스트(44)의 단부에 솔더볼(95)을 결합하고, 플립칩 범프(92) 등에 의해 본딩패드(47)와 플립칩 방식으로 접속되도록 절연체(60)의 상측에 전자소자(90)를 실장한다. 즉, 전자소자(90)가 페이스업 방식으로 실장되는 것이 아니라, 페이스다운 방식으로 실장되어 본딩패드(47)와 접속하는 것이다. 이와 같은 플립칩 방식의 접속으로 인해 보다 많은 입출력 경로를 확보할 수 있게 되어 고밀도화에 유리한 구조를 확보할 수 있게 된다.
이 후, 몰딩재(94)를 이용하여 절연체(60)의 상측에 실장된 전자소자(90)를 커버하여 보호할 수 있다.
이상의 공정을 통해 제조된 단층 인쇄회로기판이 도 15 및 도 16에 도시되어 있다. 본 실시예에 따른 단층 인쇄회로기판은 절연체(60); 절연체(60)의 일면에 마련되는 본딩패드(47)와 회로패턴(45, 46); 회로패턴(45, 46)을 커버하되, 상기 본딩패드(47)의 적어도 일부가 노출되도록 상기 절연체(60)에 코팅되는 솔더레지스트(80); 상기 절연체(60)의 타면에 형성되는 홈(84); 및 상기 절연체(60)를 관통하고, 일단이 상기 회로패턴(45, 46)의 적어도 일부와 전기적으로 연결되며, 타단은 상기 홈(84)을 통해 노출되는 포스트(44)를 포함한다. 이 때, 상기 본딩패드(47)와 회로패턴(45, 46)은 상기 절연체(60)의 표면에 돌출되도록 형성된다.
이러한 인쇄회로기판의 상기 노출된 포스트(44)의 단부에는 솔더볼(95)이 결합되고, 상기 절연체(60)의 상측에는 전자소자(90)가 실장될 수도 있다. 이 때, 전자소자(90)는 노출된 본딩패드(47)와 플립칩 방식으로 접속된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
10: 이형체 20a, 20b: 절연필름
22a, 22b: 배선 26a, 26b: 본딩패드
28a, 28b: 포스트 30: 절연체
90: 전자소자 95: 솔더볼

Claims (11)

  1. 절연필름의 표면에 본딩패드와 회로패턴, 및 일단이 상기 회로패턴의 적어도 일부와 전기적으로 연결되는 포스트를 형성하는 단계;
    상기 절연필름의 표면에 절연체를 압착하는 단계, - 이 때, 상기 회로패턴 및 상기 포스트는 상기 절연체에 매립되어, 상기 포스트의 타단은 상기 절연체에 둘러싸임 -;
    상기 포스트의 타단이 노출되도록 상기 절연체의 일부를 식각하는 단계; 및
    상기 본딩패드의 적어도 일부가 노출되도록, 상기 절연필름의 일부를 개방하는 단계를 포함하는 단층 인쇄회로기판 제조방법.
  2. 제1항에 있어서,
    상기 절연필름은 폴리이미드를 포함하는 재질로 이루어지는 것을 특징으로 하는 단층 인쇄회로기판 제조방법.
  3. 제1항에 있어서,
    상기 본딩패드와 회로패턴, 및 포스트를 형성하는 단계는,
    이형체의 양면에 각각 절연필름을 부착하는 단계;
    상기 이형체 양면의 절연필름 각각에 상기 본딩패드와 회로패턴, 및 포스트를 형성하는 단계; 및
    상기 이형체 양면의 절연필름을 상기 이형체로부터 분리하는 단계를 포함하는 것을 특징으로 하는 단층 인쇄회로기판 제조방법.
  4. 제1항에 있어서,
    상기 절연체의 일부를 식각하는 단계, 및 상기 절연필름의 일부를 개방하는 단계 중 적어도 어느 하나는 레이저 직접 식각(LDA) 방식으로 수행되는 것을 특징으로 하는 단층 인쇄회로기판 제조방법.
  5. 제1항에 있어서,
    상기 포스트의 타단에 솔더볼을 결합하는 단계; 및
    상기 노출된 본딩패드와 플립칩 방식으로 접속되도록, 상기 절연체의 상측에 전자소자를 실장하는 단계를 더 포함하는 단층 인쇄회로기판 제조방법.
  6. 금속판의 일면을 선택적으로 식각하여 잔류막과 포스트를 형성하는 단계;
    상기 금속판의 일면에 절연체를 압착하는 단계 - 이 때 상기 포스트는 상기 절연체에 매립되어 상기 포스트의 단부가 상기 절연체에 둘러싸이고, 상기 잔류막은 상기 절연체의 표면에 적층됨 -;
    상기 잔류막을 패터닝하여 회로패턴 및 본딩패드를 형성하는 단계;
    상기 포스트의 단부가 노출되도록 상기 절연체의 일부를 식각하는 단계;
    상기 본딩패드의 적어도 일부가 노출되도록, 솔더레지스트를 코팅하는 단계를 포함하는 단층 인쇄회로기판 제조방법.
  7. 제6항에 있어서,
    상기 절연체의 일부를 식각하는 단계는 레이저 직접 식각(LDA) 방식으로 수행되는 것을 특징으로 하는 단층 인쇄회로기판 제조방법.
  8. 제6항에 있어서,
    상기 노출된 포스트의 단부에 솔더볼을 결합하는 단계; 및
    상기 노출된 본딩패드와 플립칩 방식으로 접속되도록, 상기 절연체의 상측에 전자소자를 실장하는 단계를 더 포함하는 단층 인쇄회로기판 제조방법.
  9. 절연체;
    상기 절연체의 일면에 마련되는 본딩패드와 회로패턴;
    상기 회로패턴을 커버하되, 상기 본딩패드의 적어도 일부가 노출되도록 상기 절연체에 코팅되는 솔더레지스트;
    상기 절연체의 타면에 형성되는 홈; 및
    상기 절연체를 관통하고, 일단이 상기 회로패턴의 적어도 일부와 전기적으로 연결되며, 타단은 상기 홈을 통해 노출되는 포스트를 포함하는 단층 인쇄회로기판.
  10. 제9항에 있어서,
    상기 본딩패드와 회로패턴은 상기 절연체에 매립되는 것을 특징으로 하는 단층 인쇄회로기판.
  11. 제9항에 있어서,
    상기 노출된 포스트의 단부에 결합되는 솔더볼과;
    상기 절연체의 상측에 실장되어, 상기 노출된 본딩패드와 플립칩 방식으로 접속되는 전자소자를 더 포함하는 단층 인쇄회로기판.
KR1020100009192A 2010-02-01 2010-02-01 단층 인쇄회로기판 및 그 제조방법 KR101141209B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100009192A KR101141209B1 (ko) 2010-02-01 2010-02-01 단층 인쇄회로기판 및 그 제조방법
US13/018,971 US8889994B2 (en) 2010-02-01 2011-02-01 Single-layered printed circuit board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100009192A KR101141209B1 (ko) 2010-02-01 2010-02-01 단층 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110089687A KR20110089687A (ko) 2011-08-09
KR101141209B1 true KR101141209B1 (ko) 2012-05-04

Family

ID=44340643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100009192A KR101141209B1 (ko) 2010-02-01 2010-02-01 단층 인쇄회로기판 및 그 제조방법

Country Status (2)

Country Link
US (1) US8889994B2 (ko)
KR (1) KR101141209B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170087765A (ko) * 2016-01-21 2017-07-31 삼성전기주식회사 인쇄회로기판

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101019642B1 (ko) * 2009-04-27 2011-03-07 삼성전기주식회사 인쇄회로기판 제조 방법
US9768102B2 (en) 2012-03-21 2017-09-19 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with support structure and method of manufacture thereof
US8975665B2 (en) 2012-10-10 2015-03-10 Stats Chippac Ltd. Integrated circuit packaging system with coreless substrate and method of manufacture thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980037273A (ko) * 1996-11-21 1998-08-05 이형도 자기저항 칩의 인쇄회로기판 실장구조
KR20050073678A (ko) * 2004-01-09 2005-07-18 주식회사 하이닉스반도체 비지에이 타입 패키지의 제조방법
KR20090038758A (ko) * 2007-10-16 2009-04-21 삼성전기주식회사 패키지 기판 및 그 제조방법
KR20090089267A (ko) * 2008-02-18 2009-08-21 신코 덴키 코교 가부시키가이샤 반도체 장치의 제조 방법, 반도체 장치 및 배선 기판

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6222136B1 (en) * 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
JP3753218B2 (ja) * 1998-03-23 2006-03-08 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP3446825B2 (ja) * 1999-04-06 2003-09-16 沖電気工業株式会社 半導体装置およびその製造方法
JP3863161B2 (ja) * 2004-01-20 2006-12-27 松下電器産業株式会社 半導体装置
KR100664500B1 (ko) * 2005-08-09 2007-01-04 삼성전자주식회사 돌기부를 갖는 메탈 랜드를 구비하는 인쇄회로기판 및 그의제조방법
KR20080049807A (ko) * 2005-10-03 2008-06-04 로무 가부시키가이샤 반도체 장치
US8198131B2 (en) * 2009-11-18 2012-06-12 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980037273A (ko) * 1996-11-21 1998-08-05 이형도 자기저항 칩의 인쇄회로기판 실장구조
KR20050073678A (ko) * 2004-01-09 2005-07-18 주식회사 하이닉스반도체 비지에이 타입 패키지의 제조방법
KR20090038758A (ko) * 2007-10-16 2009-04-21 삼성전기주식회사 패키지 기판 및 그 제조방법
KR20090089267A (ko) * 2008-02-18 2009-08-21 신코 덴키 코교 가부시키가이샤 반도체 장치의 제조 방법, 반도체 장치 및 배선 기판

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170087765A (ko) * 2016-01-21 2017-07-31 삼성전기주식회사 인쇄회로기판
KR102568249B1 (ko) 2016-01-21 2023-08-18 삼성전기주식회사 인쇄회로기판

Also Published As

Publication number Publication date
US8889994B2 (en) 2014-11-18
US20110186342A1 (en) 2011-08-04
KR20110089687A (ko) 2011-08-09

Similar Documents

Publication Publication Date Title
US8115104B2 (en) Circuit board with buried conductive trace formed thereon and method for manufacturing the same
JP5661225B2 (ja) 半導体デバイスのパッケージング方法
US7919851B2 (en) Laminate substrate and semiconductor package utilizing the substrate
EP2798675B1 (en) Method for a substrate core layer
TWI601266B (zh) 半導體裝置結構及其製造方法
US20140061951A1 (en) Package on package structure and method for manufacturing same
JP2007318076A (ja) Ｓｉｐモジュール
KR20110099555A (ko) 적층형 반도체 패키지
US8061024B2 (en) Method of fabricating a circuit board and semiconductor package.
TW201410089A (zh) 層疊封裝結構及其製作方法
KR20130139600A (ko) 강화된 범프 체결 구조를 포함하는 전자 소자의 패키지 및 제조 방법
US8872329B1 (en) Extended landing pad substrate package structure and method
KR101141209B1 (ko) 단층 인쇄회로기판 및 그 제조방법
KR101701380B1 (ko) 소자 내장형 연성회로기판 및 이의 제조방법
KR101047139B1 (ko) 단층 보드온칩 패키지 기판 및 그 제조방법
JP5176676B2 (ja) 部品内蔵基板の製造方法
EP3301712B1 (en) Semiconductor package assembley
JP2014086721A (ja) 電子部品が実装された基板構造及びその製造方法
US7964106B2 (en) Method for fabricating a packaging substrate
KR101300413B1 (ko) 반도체 패키지용 인쇄회로기판 및 그 제조방법
TWI394250B (zh) 封裝結構及其製法
TW201413842A (zh) 層疊封裝結構及其製作方法
US11765838B2 (en) Right angle sidewall and button interconnects for molded SiPs
KR20110067510A (ko) 패키지 기판 및 그의 제조방법
KR101071928B1 (ko) 패키지 온 패키지 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 8