JP2014086721A - 電子部品が実装された基板構造及びその製造方法 - Google Patents

電子部品が実装された基板構造及びその製造方法 Download PDF

Info

Publication number
JP2014086721A
JP2014086721A JP2013161180A JP2013161180A JP2014086721A JP 2014086721 A JP2014086721 A JP 2014086721A JP 2013161180 A JP2013161180 A JP 2013161180A JP 2013161180 A JP2013161180 A JP 2013161180A JP 2014086721 A JP2014086721 A JP 2014086721A
Authority
JP
Japan
Prior art keywords
electronic component
terminal
circuit pattern
substrate
treatment layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013161180A
Other languages
English (en)
Other versions
JP5934154B2 (ja
Inventor
Jae Soo Lee
イ・ジェ・ス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2014086721A publication Critical patent/JP2014086721A/ja
Application granted granted Critical
Publication of JP5934154B2 publication Critical patent/JP5934154B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y10T29/4914—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal
    • Y10T29/49142—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal including metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】内部抵抗や信号損失率を減少させ、製造工程を単純化することができる、電子部品が実装された基板構造及びその製造方法を提供する。
【解決手段】電子部品が実装された基板構造１００は、一面及び該一面に対向する他面を有し、該一面と該他面との間を貫通して形成されるキャビティ１１１が設けられる基板１１０と、基板１１０の一面に設けられる第１の回路パターン１４１及び第２の回路パターン１４２と、キャビティ１１１の内部に挿入され、表面に第１の端子が設けられた第１の電子部品１２０と、キャビティ１１１と第１の電子部品１２０との間の間隙を満たす充填材１３０と、第１の電子部品１２０の第１の端子１２１に設けられるめっき端子１４５と、基板１１０の一面上に実装され、めっき端子１２１に電気的に接続される第２の端子１６１を備える第２の電子部品１６０と、を含む。
【選択図】図１

Description

本発明は、電子部品が実装された基板構造及びその製造方法に関する。
最近、電子機器の小型化及びスリム化の傾向が加速化している中、基板を複層化し、基板内に各種の電子部品を内蔵する技術が提案されている。
基板内に内蔵される電子部品には、インダクタ、キャパシタなどの受動素子、IＩＣチップなどの能動素子が挙げられる。
一方、基板内に電子部品を内蔵すると共に、該基板の表面にも電子部品が表面実装され、該内蔵された電子部品と該表面実装された電子部品とが電気的に接続されるような形態の製品も市販されている。
一例として、特許文献１には、基板の表面に実装される半導体チップと該基板内に埋め込まれる半導体チップとが１段以上のビア及び配線パターンを用いて互いに接続される構造が示されている。
韓国公開特許第２００５-００３１３６４号公報
しかし、特許文献１などを含む従来の構造では、基板の表面に実装される電子部品と該基板内に内蔵される電子部品とがビアなどによって接続されているため、相互接続される電子部品間の電流移動経路が長く、内部抵抗が増加し、相互接続される電子部品間の信号伝達の際、信号の損失が発生するだけでなく、ビアなどを形成して接続する工程が必要になるため、工程の単純化及び信頼性に限界があった。
本発明は上記の問題点に鑑みて成されたものであって、内部抵抗や信号損失率を減少させ、製造工程を単純化することができる、電子部品が実装された基板構造を提供することに、その目的がある。
また、本発明の他の目的は、内部抵抗や信号損失率を減少させ、製造工程を単純化することができる、電子部品が実装された基板構造の製造方法を提供することにある。
上記の目的を解決するために、本発明の一実施形態による電子部品が実装された基板構造は、一面及び該一面に対向する他面を有し、前記一面と前記他面との間を貫通して形成されるキャビティが設けられた基板と、前記基板の一面に設けられる第１の回路パターン及び第２の回路パターンと、前記キャビティの内部に挿入され、表面に第１の端子が設けられた第１の電子部品と、前記キャビティと前記第１の電子部品との間の間隙を満たす充填材と、前記第１の電子部品の第１の端子に設けられるめっき端子及び前記基板の一面上に実装され前記めっき端子に電気的に接続される第２の端子を備える第２の電子部品と、を含む。
一実施形態によれば、前記めっき端子と前記第２の端子とは、ソルダを介して直接、接触する。
また、一実施形態によれば、前記めっき端子と、前記第２の回路パターンとの高さが同じ前記第２の端子とは、ソルダを介して、前記めっき端子及び前記第２の回路パターンに直接、接触する。
また、一実施形態によれば、前記第１の回路パターンを覆う絶縁部をさらに含む。
また、一実施形態によれば、前記第２の電子部品と前記基板との間の領域に充填されるモールディング部をさらに含む。
また、一実施形態によれば、前記基板の他面に設けられる第３の回路パターン及び第４の回路パターンのうちの少なくともいずれか一つをさらに含む。
また、一実施形態によれば、前記充填材はプラグインキである。
上記の目的を解決するために、本発明の他の実施形態による電子部品が実装された基板構造の製造方法は、一面及び該一面に対向する他面を有し、前記一面と前記他面との間を貫通して形成されるキャビティが設けられる基板を提供するステップと、前記基板の一面に取り外し可能なフィルムを付着するステップと、表面に第１の端子が設けられる第１の電子部品を前記キャビティの内部に挿入し、前記取り外し可能なフィルムに前記第１の電子部品を付着した後、前記キャビティと前記第１の電子部品との間の間隙に充填材を充填して前記第１の電子部品を固定するステップと、前記第１の電子部品が固定された後、前記取り外し可能なフィルムを除去するステップと、前記取り外し可能なフィルムが除去された前記基板の一面に第１の回路パターン及び第２の回路パターンを形成するステップと、前記取り外し可能なフィルムが除去された前記第１の端子の表面にめっき端子を形成するステップと、少なくとも一つの第２の端子が少なくとも一面に設けられる第２の電子部品の前記第２の端子及び前記めっき端子が電気的に接続されるように前記第２の電子部品を実装するステップと、を含む。
一実施形態によれば、前記第２の電子部品を実装するステップは、前記めっき端子と前記第２の端子とが、ソルダを介して直接、接触するように行われる。
また、一実施形態によれば、前記第１の回路パターン及び前記第２の回路パターンを形成するステップ及び前記めっき端子を形成するステップは、前記めっき端子と前記第２の回路パターンとの高さが同じくなるように同じ工程で行われ、前記第２の電子部品を実装するステップは、前記第２の端子が、ソルダを介して前記めっき端子及び前記第２の回路パターンに直接、接触するように行われる。
また、一実施形態によれば、前記第２の電子部品と前記基板との間の領域に絶縁樹脂を充填してモールディング部を形成するステップをさらに含む。
また、一実施形態によれば、前記充填材は、プラグインキである。
また、本発明の他の実施形態による電子部品が実装された基板構造は、一面及び該一面に対向する他面を有し、前記一面と前記他面との間を貫通して設けられるキャビティが設けられる基板と、前記基板の一面に設けられる第１の回路パターン及び第２の回路パターンと、前記キャビティの内部に一部が挿入され、残りは前記キャビティの外部に突出し、表面に第１の端子が設けられた第１の電子部品と、前記キャビティ及び前記第１の電子部品の間の間隙を満たす充填材と、前記第１の電子部品の第１の端子の上面に設けられる第１の表面処理層と、前記基板の一面上に実装され、前記第１の表面処理層に電気的に接続される第２の端子を備える第２の電子部品と、を含む。
一実施形態によれば、前記第１の電子部品の一面は、前記第２の回路パターンの上面が位する水平面と同じ水平面に位置する。
また、一実施形態によれば、前記第１の表面処理層と前記第２の端子とは、ソルダを介して直接、接触する。
また、一実施形態によれば、前記第２の回路パターンの上面に設けられる第２の表面処理層をさらに含み、前記第２の端子は、ソルダを介して前記第１の表面処理層及び前記第２の回路パターンに直接、接触する。
また、前記第２の端子の下面に設けられる第３の表面処理層をさらに含み、前記第３の表面処理層は、ソルダを介して前記第１の表面処理層と直接、接触する。
また、上記の目的を解決するために、本発明のさらに他の実施形態による電子部品が実装された基板構造の製造方法は、一面及び該一面に対向する他面を有し、前記一面には、導電性材料から成るシード層が設けられ、前記シード層の上面と前記他面との間を貫通して設けられるキャビティが設けられる基板を提供するステップと、前記シード層の上面に取り外し可能なフィルムを付着するステップと、表面に第１の端子が設けられる第１の電子部品を前記キャビティの内部に挿入し、前記取り外し可能なフィルムに前記第１の電子部品を付着した後、前記キャビティと前記第１の電子部品との間の間隙に充填材を充填して前記第１の電子部品を固定するステップと、前記第１の電子部品が固定された後、前記取り外し可能なフィルムを除去するステップと、前記取り外し可能なフィルムが除去された前記シード層をパターニングして第１の回路パターン及び第２の回路パターンを形成するステップと、前記取り外し可能なフィルムが除去された前記第１の端子の表面に第１の表面処理層を形成するステップと、少なくとも一つの第２の端子が少なくとも一面に設けられる第２の電子部品の前記第２の端子と前記第１の表面処理層とが電気的に接続されるように前記第２の電子部品を実装するステップと、を含む。
一実施形態によれば、前記第２の電子部品を実装するステップは、前記第１の表面処理層と前記第２の端子とがソルダを介して直接、接触するように行われる。
また、一実施形態によれば、前記第２の回路パターンの上面に第２の表面処理層を形成するステップをさらに含み、前記第１の表面処理層及び前記第２の表面処理層の上面は、同じ水平面上に存在し、前記第２の電子部品を実装するステップは、前記第１の表面処理層及び前記第２の表面処理層が、ソルダを介して前記第２の端子と直接、接触するように行われる。
また、一実施形態によれば、前記第２の端子の下面に第３の表面処理層を形成するステップをさらに含み、前記第２の電子部品を実装するステップは、前記第３の表面処理層が、ソルダを介して前記第１の表面処理層と直接、接触するように行われる。
一実施形態によれば、前記第１の表面処理層は、金ベースＳＦコーティング層である。
本発明によれば、多層基板構造物において異なる層に設けられる複数の電子部品どうしを直接、接続することにで、電子部品間の経路を最小化して信号損失を減少させ、内部抵抗を減少させる効果が得られる。
また、従来に比べて、工程を簡素化し、製造効率を向上させる効果を奏する。
本発明の一実施形態による電子部品が実装された基板構造を概略的に示す断面図である。 本発明の他の実施形態による電子部品が実装された基板構造の製造方法を概略的に示す工程断面図である。 本発明の他の実施形態による電子部品が実装された基板構造の製造方法を概略的に示す工程断面図である。 本発明の他の実施形態による電子部品が実装された基板構造の製造方法を概略的に示す工程断面図である。 本発明の他の実施形態による電子部品が実装された基板構造の製造方法を概略的に示す工程断面図である。 本発明の他の実施形態による電子部品が実装された基板構造の製造方法を概略的に示す工程断面図である。 本発明の他の実施形態による電子部品が実装された基板構造の製造方法を概略的に示す工程断面図である。 本発明の他の実施形態による電子部品が実装された基板構造を概略的に示す断面図である。 本発明のさらに他の実施形態による電子部品が実装された基板構造の製造方法を概略的に示す工程断面図である。 本発明のさらに他の実施形態による電子部品が実装された基板構造の製造方法を概略的に示す工程断面図である。 本発明のさらに他の実施形態による電子部品が実装された基板構造の製造方法を概略的に示す工程断面図である。 本発明のさらに他の実施形態による電子部品が実装された基板構造の製造方法を概略的に示す工程断面図である。 本発明のさらに他の実施形態による電子部品が実装された基板構造の製造方法を概略的に示す工程断面図である。 本発明のさらに他の実施形態による電子部品が実装された基板構造の製造方法を概略的に示す工程断面図である。 本発明のさらに他の実施形態による電子部品が実装された基板構造の製造方法を概略的に示す工程断面図である。
以下、本発明の好適な実施の形態を図面を参考して詳細に説明する。次に示される各実施の形態は、当業者に対し本発明の思想が十分に伝達できるようにするために例として挙げられるものである。従って、本発明は以下に示す各実施の形態に限定されることなく、他の形態で具体化することができる。そして、図面において、装置の大きさ及び厚さなどは便宜上誇張して表現することがある。明細書全体に渡る同一の参照符号は、同一の構成要素を示している。
本明細書で使われた用語は、実施形態を説明するためのものであって、本発明を制限しようとするものではない。本明細書において、単数形は特別に言及しない限り複数形も含む。明細書で使われる「含む」とは、言及された構成要素、ステップ、動作及び／又は素子は、一つ以上の他の構成要素、ステップ、動作及び／又は素子の存在または追加を排除しないことに理解されたい。
図１は、本発明の一実施形態による電子部品が実装された基板構造１００を概略的に示す断面図である。
図１に示すように、本発明の一実施形態による電子部品が実装された基板構造１００は、基板１１０、第１の回路パターン１４１、第２の回路パターン１４２、第１の電子部品１２０、第２の電子部品１６０、めっき端子１４５及び充填材１３０を含む。
まず、基板１１０は、通常の絶縁材料によってプレート形状に設けられる。
基板１１０は、金属材料から成り、その表面に絶縁層が設けられる。
また、基板１１０は、本発明の一実施形態による電子部品が実装された基板構造１００において通常のコア層の役割を遂行する。
基板１１０の一領域には、基板１１０の上面と下面とを貫くキャビティが設けられる。このキャビティには、第１の電子部品１２０が内蔵される。
また、基板１１０の一面または両面には、導電性材料から成る回路パターンが設けられる。説明の便宜上、ここでは基板１１０の上面に設けられた回路パターンを第１の回路パターン１４１及び第２の回路パターン１４２と称し、基板１１０の下面に設けられた回路パターンを第３の回路パターン１４３及び第４の回路パターン１４４と称することにする。
前述のように、基板１１０のキャビティには、第１の電子部品１２０が内蔵される。
第１の電子部品１２０には、各種の能動素子、受動素子などが挙げられる。図面では、第１の電子部品１２０が受動素子、特に、いわゆるＭＬＣＣと称されるキャパシタの場合を例として示す。
第１の電子部品１２０の外面には、外部と電流または信号などをやりとるように第１の端子１２１が設けられる。
このような第１の電子部品１２０をキャビティに内蔵するにあって、図１に示すように、第１の電子部品１２０の一面と基板１１０の一面とは同じ水平面上に位置されるようにする。
一方、キャビティと第１の電子部品１２０との間の間隙には、充填材１３０が満たされ、第１の電子部品１２０がキャビティの内部に安定して固定されるようにする。
充填材１３０には、プラグインキ（ｐｌｕｇ ｉｎｋ）が挙げられる。
また、第１の電子部品１２０の第１の端子１２１には、めっき端子１４５が設けられる。
このめっき端子１４５は、前述の第１の回路パターン１４１及び第２の回路パターン１４２を形成する工程において共に設けられる。
また、めっき端子１４５は、第２の回路パターン１４２と同じ高さに設けられる。
次に、第２の電子部品１６０としては、各種の能動素子、受動素子などが挙げられるが、図面では、第２の電子部品１６０がアクティブダイ（ａｃｔｉｖｅ Ｄｉｅ）、集積回路チップ（ＩＣ Ｃｈｉｐ）などの能動素子の場合を例として示す。
このような能動素子の場合、一面に複数の外部接続端子が設けられる。このような外部接続端子を、ここでは、第２の端子１６１と称す。
前述の第１の電子部品１２０のめっき端子１４５と第２の電子部品１６０の第２の端子１６１とは、直接、接続される。
めっき端子１４５と第２の端子１６１とは、ソルダ１７０を介して直接、接触される。
すなわち、第２の端子１６１及びめっき端子１４５のうち、少なくともいずれか一つに、ソルダペーストを塗布した状態で、第２の端子１６１とめっき端子１４５とが隣接するようにしながら、リフロー工程を行って、第２の端子１６１とめっき端子１４５とを物理的に結合させると共に電気的に導通させる。
また、第２の電子部品１６０が、第１の電子部品１２０だけでなく第２の回路パターン１４２などにも電気的に接続される必要がある。そのため、本発明の一実施形態による電子部品が実装された基板構造１００では、めっき端子１４５と第２の回路パターン１４２の高さが同一に設けられ、第２の端子１６１が、めっき端子１４５と結合されると共に第２の回路パターン１４２にも結合される。
これによって、異なる層に設けられる複数の電子部品が直接、接続されるようになる。また、電子部品間の経路が最小化され、信号損失が減少され、内部抵抗による各種問題を解決することができる。
また、従来には、電子部品間の電気的接続を各種ビアや導電パターンなどを用いてしなければならなかったため、工程数が増加するという不都合があった。本発明の一実施形態による電子部品が実装された基板構造１００では、そのような問題点を解決することができる。
ここでは、基板１１０の一面に設けられた回路パターンを、第１の回路パターン１４１と第２の回路パターン１４２とに区分したが、第２の回路パターン１４２は、第２電子部品１６０の第２の端子１６１に直接、接触されるパターンを意味する。
また、第１の回路パターン１４１は、第２電子部品１６０の第２の端子１６１に直接、接触されず、場合によって、絶縁材料が、絶縁部１５０に塗布されて絶縁性が確保されるパターンを意味する。
ただ、これは、説明及び理解の便宜のためにされたものであって、本発明の権利範囲を限定することに解釈されるものではない。
一実施形態によれば、第２の電子部品１６０の第２の端子１６１と、めっき端子１４５とが結合された状態で、第２の電子部品１６０及び結合部を保護すると共に、該結合を堅固に支持するために、モールディング部１８０がさらに設けられてもよい。
モールディング部１８０は、第２の電子部品１６０と基板１１０との間の領域に絶縁樹脂を充填することによって設けられる。
図１に示すように、基板１１０の他面、すなわち基板１１０の下面には、第３の回路パターン１４３、第４の回路パターン１４４などの多様な回路パターンが設けられる。
また、図示されていないが、基板１１０には、これを貫く貫通ホールビア（Ｔｈｒｏｕｇｈ Ｈｏｌｅ Ｖｉａ:ＴＨＶ）や一般ビアなどが設けられ、基板１１０の一面に設けられた第１の回路パターン１４１と、基板１１０の他面に設けられた第３の回路パターン１４３とが電気的に接続される。
また、他の基板構造物などとの電気的接続のために、第４の回路パターン１４４の表面には、ソルダボール１７０などが設けられてもよい。
図２ａ〜図２ｆは、各々、本発明の他の実施形態による電子部品が実装された基板構造の製造方法を概略的に示す工程断面図である。
以下、図２ａ〜図２ｆを参照して、本発明の他の実施形態による電子部品が実装された基板構造の製造方法について詳記する。
まず、図２ａを参照すると、キャビティが設けられる基板１１０の一面に取り外し（除去）可能なフィルムＤＦ（Ｄｅｔａｃｈ Ｆｉｌｍ）が付着され、該キャビティに第１の電子部品１２０を挿入し、その一面が取り外し可能なフィルムＤＦに付着されるようにする。
取り外し可能なフィルムＤＦは平面を有するため、第１の電子部品１２０の一面が基板１１０の一面と同じ水平面上に位置する。
次に、キャビティと第１の電子部品１２０との間の領域に、プラグインキなどの充填材１３０を充填し、該キャビティの内部で第１の電子部品１２０を堅国に固定する。
次に、図２ｂを参照して、取り外し可能なフィルムＤＦを除去した後、第１の回路パターン１４１、第２の回路パターン１４２及びめっき端子１４５を形成する。
第１の回路パターン１４１、第２の回路パターン１４２及びめっき端子１４５は、導電パターンを形成する多様な工法を適用して同時に設けることができる。
また、必要によって、基板１１０の他面、すなわち基板１１０の下面に第３の回路パターン１４３、第４の回路パターン１４４などが設けられてもよい。
また、必要によって、絶縁性の確保が必要な部分、すなわち、図２ｃに示すように第１の回路パターン１４１、第３の回路パターン１４３の全体を覆って、第４の回路パターン１４４の一部を覆う絶縁部１５０を形成する。
絶縁材料が、基板１１０の一面または他面の全体に一様に塗布されて硬化した後、第２の電子部品１６０が、めっき端子１４５及び第２の回路パターン１４２と結合される領域や、第４の回路パターン１４４におけるソルダ１７０のパンプが設けられる領域の絶縁材料を除去するような方式によって設けられてもよい。
次に、図２ｄに示すように、底面に第２の端子１６１が複数設けられた第２の電子部品１６０が実装される。
第２の端子１６１には、ソルダペーストが塗布されてもよい。
次に、図２ｅに示すように、第２の電子部品１６０の第２の端子１６１とめっき端子１４５とが、ソルダ１７０を介して直接、接触するようにして、第２の電子部品１６０が実装される。
すなわち、第２の電子部品１６０を基板１１０上に整列させた後、第２の端子１６１とめっき端子１４５とが対向する状態で、第２の電子部品１６０を下方に押圧する。このとき、熱風を当ててソルダペーストを硬化させることによって、第２の端子１６１とめっき端子１４５とを、物理的、電気的に結合させることができる。
また、必要に応じて、第２の端子１６１のうちの一部は、第２の回路パターン１４２と同様な方式によって結合されてもよい。
次に、図２ｆに示すように、第２の電子部品１６０と基板１１０との間の領域に絶縁樹脂を充填し、モールディング部１８０を形成する。
これによって、本発明の他の実施形態による電子部品が実装された基板構造１００の製造方法を適用することによって、従来においてビア形成、導電パターンの形成、電子部品の実装などの工程が必要であったことに比べて、工程を簡素化し、工程効率を向上させることができる。
図３は、本発明の他の実施形態による電子部品が実装された基板構造２００を概略的に示す断面図である。
図３に示すように、本発明の他の実施形態による電子部品が実装された基板構造２００は、基板１１０、第１の回路パターン２４１、第２の回路パターン２４２、第１の電子部品１２０、第２の電子部品１６０、第１の表面処理層２９１及び充填材１３０を含む。
以下、前述の実施形態と異なる点を中心に本実施形態による構成を説明し、重複する説明は省略する。
本実施形態によれば、基板１１０のキャビティに第１の電子部品１２０が内蔵されるが、第１の電子部品１２０の一部がキャビティの内部に挿入され、残りはキャビティの外部に突出する。
また、キャビティと第１の電子部品１２０との間の間隙には、プラグインキなどの充填材１３０が満たされ、第１の電子部品１２０がキャビティの内部に安定して固定される。
また、第１の電子部品１２０の突出した領域にも充填材１３０が設けられる。
第１の電子部品１２０の一面は、第２の回路パターン２４２の上面が位置する水平面と同一高さの水平面に位置する。
また、第１の電子部品１２０の一面には第１の端子１２１が位置し、該第１の端子１２１と第２の電子部品１６０の第２の端子１６１とが直接、接続される。
ただし、第１の電子部品１２０がＭＬＣＣの場合、通常、ＭＬＣＣの外部電極の表面には照度を形成するのに限界があるので、他の導電性材料との接触時に堅固に結合されないことがある。
したがって、本実施形態による電子部品が実装された基板構造１００では、第１の電子部品１２０の第１の端子１２１の表面に第１の表面処理層２９１が設けられる。
第１の表面処理層２９１は、金ベースＳＦコーティング層（Ａｕ-ｂａｓｅｄ ＳＦ ｃｏａｔｉｎｇ ｌａｙｅｒ）によって具現される。
同様に、第２の回路パターン２４２の上面及び第２の電子部品１６０の第２の端子１６１の下面にも、各々、第２の表面処理層２９２及び第３の表面処理層２９３が設けられる。
第１の表面処理層２９１と第２の電子部品１６０の第２の端子１６１との間、または第１の表面処理層２９１と第２の表面処理層２９２との間には、ソルダ２７０が設けられ、これらはこのソルダ２７０を介して直接、接触する。
図４ａ〜図４ｇは、各々、本発明の他の実施形態による電子部品が実装された基板構造の製造方法を概略的に示す工程断面図である。
以下、図４ａ〜図４ｇを参照して、本発明の他の実施形態による電子部品が実装された基板構造の製造方法について詳記する。
ただ、前述の実施形態と異なる点を中心に本実施形態による構成を説明し、重複する説明は省略する。
まず、図４ａに示すように、基板１１０の一面に金属材料から成るシード層２４０Ｓが設けられ、このシード層２４０Ｓの上面と基板１１０の他面との間が貫通してキャビティが設けられた基板１１０が提供される。
次に、シード層２４０Ｓの上面に取り外し可能なフィルムＤＦを付着させ、キャビティに第１の電子部品１２０を挿入し、その一面が取り外し可能なフィルムＤＦに付着されるようにする。
取り外し可能なフィルムＤＦは平面を有するため、第１の電子部品１２０の一面がシード層２４０Ｓの上面と同じ水平面上に位置される。
次に、キャビティと第１の電子部品１２０との間の領域にプラグインキなどの充填材１３０を充填し、キャビティの内部で第１の電子部品１２０が堅固に固定されるようにする。
次に、図４ｂに示すように、取り外し可能なフィルムＤＦを除去した後、シード層２４０Ｓをパターニングして、第１の回路パターン２４１及び第２の回路パターン２４２を形成する。
第１の回路パターン２４１及び第２の回路パターン２４２は、導電パターンを形成する多様な工法によって設けられてもよい。
また、必要によって、基板１１０の他面、すなわち基板１１０の下面に第３の回路パターン１４３、第４の回路パターン１４４などが設けられてもよい。
また、必要に応じて、絶縁性確保が必要な部分、すなわち、図４ｃに示すように第１の回路パターン２４１及び第３の回路パターン１４３の全体を覆って、第４の回路パターン１４４の一部を覆う絶縁部１５０を形成する。
次に、図４ｄに示すように、取り外し可能なフィルムＤＦが除去された第１の電子部品１２０の第１の端子１２１の表面に、第１の表面処理層２９１が設けられる。
第１の表面処理層２９１は、金ベースＳＦコーティング層によって具現される。第２の回路パターン２４２の上面及び第２の電子部品１６０の第２の端子１６１の下面にも、各々、第２の表面処理層２９２が設けられる。
次に、図４ｅに示すように、底面に第２の端子１６１が複数設けられる第２の電子部品１６０が実装される。
第２の端子１６１の下面には、第３の表面処理層２９３が設けられてもよく、その下面にソルダベーストが塗布されてもよい。
次に、図４ｆに示すように、第２の電子部品１６０の第２の端子１６１、または第３の表面処理層２９３と第１表面処理層２９１とが、ソルダ２７０を介して直接、接触するようにしながら第２の電子部品１６０が実装される。
また、必要に応じて、第２の端子１６１のうちの一部は、第２の回路パターン２４２と同様な方式によって結合される。
次に、図４ｇに示すように、第２の電子部品１６０と基板１１０との間の領域に絶縁樹脂を充填し、モールディング部１８０を形成する。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、前記した実施の形態の説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
１００、２００ 電子部品が実装された基板構造
１１０ 基板
１１１ キャビティ
１２０ 第１の電子部品
１２１ 第１の端子
１３０ 充填材
１４１、２４１ 第１の回路パターン
１４２、２４２ 第２の回路パターン
１４３ 第３の回路パターン
１４４ 第４の回路パターン
１４５ めっき端子
１５０ 絶縁部
１６０ 第２の電子部品
１６１ 第２の端子
１７０、２７０ ソルダ、
１８０ モールディング部
２４０Ｓ シード層
２９１ 第１の表面処理層
２９２ 第２の表面処理層
２９３ 第３の表面処理層
ＤＦ 取り外し可能なフィルム

Claims (22)

  1. 一面及び該一面に対向する他面を有し、前記一面と前記他面との間を貫通して形成されるキャビティが設けられる基板と、
    前記基板の一面に設けられる第１の回路パターン及び第２の回路パターンと、
    前記キャビティの内部に挿入され、表面に第１の端子が設けられた第１の電子部品と、
    前記キャビティと前記第１の電子部品との間の間隙を満たす充填材と、
    前記第１の電子部品の第１の端子に設けられるめっき端子と、
    前記基板の一面上に実装され、前記めっき端子に電気的に接続される第２の端子を備える第２の電子部品と
    を含む電子部品が実装された基板構造。
  2. 前記めっき端子と前記第２の端子とは、ソルダを介して直接、接触する、請求項１に記載の電子部品が実装された基板構造。
  3. 前記めっき端子と前記第２の回路パターンとの高さが同じで、
    前記第２の端子は、ソルダを介して、前記めっき端子及び前記第２の回路パターンに直接、接触する、請求項１に記載の電子部品が実装された基板構造。
  4. 前記第１の回路パターンを覆う絶縁部をさらに含む、請求項１に記載の電子部品が実装された基板構造。
  5. 前記第２の電子部品と前記基板との間の領域に充填されるモールディング部をさらに含む、請求項１に記載の電子部品が実装された基板構造。
  6. 前記基板の他面に設けられる第３の回路パターン及び第４の回路パターンのうちの少なくともいずれか一つをさらに含む、請求項１に記載の電子部品が実装された基板構造。
  7. 前記充填材は、プラグインキである、請求項１に記載の電子部品が実装された基板構造。
  8. 一面及び該一面に対向する他面を有し、前記一面と前記他面との間を貫通して形成されるキャビティが設けられる基板を提供するステップと、
    前記基板の一面に取り外し可能なフィルムを付着させるステップと、
    表面に第１の端子が設けられる第１の電子部品を前記キャビティの内部に挿入し、前記取り外し可能なフィルムに前記第１の電子部品を付着させた後、前記キャビティと前記第１の電子部品との間の間隙に充填材を充填し、前記第１の電子部品を固定するステップと、
    前記第１の電子部品を固定した後、前記取り外し可能なフィルムを除去するステップと、
    前記取り外し可能なフィルムが除去された前記基板の一面に、第１の回路パターン及び第２の回路パターンを形成するステップと、
    前記取り外し可能なフィルムが除去された前記第１の端子の表面に、めっき端子を形成するステップと、
    少なくとも一つの第２の端子が少なくとも一面に設けられる第２の電子部品の前記第２の端子と前記めっき端子とが電気的に接続されるように、前記第２の電子部品を実装するステップと
    を含む電子部品が実装された基板構造の製造方法。
  9. 前記第２の電子部品を実装するステップは、
    前記めっき端子と前記第２の端子とがソルダを介して直接接触されるように行われる、請求項８に記載の電子部品が実装された基板構造の製造方法。
  10. 前記第１の回路パターン及び第２の回路パターンを形成するステップ及び前記めっき端子を形成するステップは、前記めっき端子と前記第２の回路パターンとの高さが同じくなるように同じ工程で行われ、
    前記第２の電子部品を実装するステップは、
    前記第２の端子が、ソルダを介して前記めっき端子及び前記第２の回路パターンに直接接触されるように行われる、請求項８に記載の電子部品が実装された基板構造の製造方法。
  11. 前記第２の電子部品と前記基板との間の領域に絶縁樹脂を充填してモールディング部を形成するステップをさらに含む、請求項８に記載の電子部品が実装された基板構造の製造方法。
  12. 前記充填材は、プラグインキである、請求項８に記載の電子部品が実装された基板構造の製造方法。
  13. 一面及び該一面に対向する他面を有し、前記一面と前記他面との間を貫通して形成されるキャビティが設けられる基板と、
    前記基板の一面に設けられる第１の回路パターン及び第２の回路パターンと、
    前記キャビティの内部に一部が挿入され、残りは前記キャビティの外部に突出され、表面に第１の端子が設けられた第１の電子部品と、
    前記キャビティと前記第１の電子部品との間の間隙を満たす充填材と、
    前記第１の電子部品の第１の端子の上面に設けられる第１の表面処理層と、
    前記基板の一面上に実装され、前記第１の表面処理層に電気的に接続される第２の端子を備える第２の電子部品と
    を含む電子部品が実装された基板構造。
  14. 前記第１の電子部品の一面は、前記第２の回路パターンの上面が位する水平面と同じ水平面に位置する、請求項１３に記載の電子部品が実装された基板構造。
  15. 前記第１の表面処理層と前記第２の端子とは、ソルダを介して直接、接触する、請求項１３に記載の電子部品が実装された基板構造。
  16. 前記第２の回路パターンの上面に設けられる第２の表面処理層をさらに含み、
    前記第２の端子は、ソルダを介して前記第１の表面処理層及び前記第２の回路パターンに直接、接触する、請求項１３に記載の電子部品が実装された基板構造。
  17. 前記第２の端子の下面に設けられる第３の表面処理層をさらに含み、
    前記第３の表面処理層は、ソルダを介して前記第１の表面処理層と直接、接触する、請求項１３に記載の電子部品が実装された基板構造。
  18. 一面及び該一面に対向する他面を有し、前記一面には、導電性材料から成るシード層が設けられ、前記シード層の上面と前記他面との間を貫通して設けられるキャビティが設けられる基板を提供するステップと、
    前記シード層の上面に取り外し可能なフィルムを付着させるステップと、
    表面に第１の端子が設けられる第１の電子部品を前記キャビティの内部に挿入し、前記取り外し可能なブイルムに前記第１の電子部品を付着させた後、前記キャビティと前記第１の電子部品との間の間隙に充填材を充填して、前記第１の電子部品を固定するステップと、
    前記第１の電子部品を固定した後、前記取り外し可能なフィルムを除去するステップと、
    前記取り外し可能なフィルムが除去された前記シード層をパターニングして第１の回路パターン及び第２の回路パターンを形成するステップと、
    前記取り外し可能なフィルムが除去された前記第１の端子の表面に、第１の表面処理層を形成するステップと、
    少なくとも一つの第２の端子が少なくとも一面に設けられる第２の電子部品の前記第２の端子、及び、前記第１の表面処理層が電気的に接続されるように、前記第２の電子部品を実装するステップと
    を含む電子部品が実装された基板構造の製造方法。
  19. 前記第２の電子部品を実装するステップは、
    前記第１の表面処理層と前記第２の端子とが、ソルダを介して直接、接触するように行われる、請求項１８に記載の電子部品が実装された基板構造の製造方法。
  20. 前記第２の回路パターンの上面に第２の表面処理層を形成するステップをさらに含み、
    前記第１の表面処理層と前記第２の表面処理層との上面は、同一の水平面上に位置し、
    前記第２の電子部品を実装するステップは、前記第１の表面処理層と前記第２の表面処理層とが、ソルダを介して前記第２の端子に直接、接触するように行われる、請求項１８に記載の電子部品が実装された基板構造の製造方法。
  21. 前記第２の端子の下面に第３の表面処理層を形成するステップをさらに含み、
    前記第２の電子部品を実装するステップは、
    前記第３の表面処理層が、ソルダを介して前記第１の表面処理層に直接、接触するように行われる、請求項１８に記載の電子部品が実装された基板構造の製造方法。
  22. 前記第１の表面処理層は、金ベースＳＦコーティング層である、請求項１８に記載の電子部品が実装された基板構造の製造方法。
JP2013161180A 2012-10-23 2013-08-02 電子部品が実装された基板構造及びその製造方法 Expired - Fee Related JP5934154B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120118028A KR101420514B1 (ko) 2012-10-23 2012-10-23 전자부품들이 구비된 기판구조 및 전자부품들이 구비된 기판구조의 제조방법
KR10-2012-0118028 2012-10-23

Publications (2)

Publication Number Publication Date
JP2014086721A true JP2014086721A (ja) 2014-05-12
JP5934154B2 JP5934154B2 (ja) 2016-06-15

Family

ID=50485140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013161180A Expired - Fee Related JP5934154B2 (ja) 2012-10-23 2013-08-02 電子部品が実装された基板構造及びその製造方法

Country Status (4)

Country Link
US (1) US9485878B2 (ja)
JP (1) JP5934154B2 (ja)
KR (1) KR101420514B1 (ja)
TW (1) TWI565381B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016134621A (ja) * 2015-01-22 2016-07-25 サムソン エレクトロ−メカニックス カンパニーリミテッド． 電子部品内蔵型印刷回路基板及びその製造方法
JP2018026435A (ja) * 2016-08-09 2018-02-15 株式会社村田製作所 部品内蔵基板

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101514518B1 (ko) * 2013-05-24 2015-04-22 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
FR3062546B1 (fr) * 2017-02-01 2021-09-10 Inst Vedecom Structure de diffraction integree dans une carte de circuit imprime et procede de fabrication de celle-ci
JP7222334B2 (ja) * 2019-09-04 2023-02-15 Tdk株式会社 電子部品実装構造
CN113766731A (zh) * 2020-06-02 2021-12-07 苏州旭创科技有限公司 一种电路板组件的组装方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349225A (ja) * 1999-03-30 2000-12-15 Ngk Spark Plug Co Ltd コンデンサ付属配線基板、配線基板、及びコンデンサ
JP2004111415A (ja) * 2002-09-13 2004-04-08 Sony Corp 回路基板およびその製造方法、並びに半導体装置およびその製造方法
JP2011187919A (ja) * 2010-03-05 2011-09-22 Samsung Electro-Mechanics Co Ltd 電子素子内蔵型印刷回路基板及びその製造方法
JP2012044134A (ja) * 2010-08-18 2012-03-01 Samsung Electro-Mechanics Co Ltd 埋め込み回路基板の製造方法
JP2012164952A (ja) * 2011-01-20 2012-08-30 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
JP2012186440A (ja) * 2011-02-18 2012-09-27 Ibiden Co Ltd インダクタ部品とその部品を内蔵しているプリント配線板及びインダクタ部品の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW373308B (en) * 1995-02-24 1999-11-01 Agere Systems Inc Thin packaging of multi-chip modules with enhanced thermal/power management
US5963429A (en) * 1997-08-20 1999-10-05 Sulzer Intermedics Inc. Printed circuit substrate with cavities for encapsulating integrated circuits
US6228682B1 (en) * 1999-12-21 2001-05-08 International Business Machines Corporation Multi-cavity substrate structure for discrete devices
US6598780B2 (en) * 1999-12-24 2003-07-29 Denso Corporation Method of connecting circuit boards
US6815829B2 (en) * 2000-03-29 2004-11-09 Rohm Co., Ltd. Semiconductor device with compact package
JP2002289768A (ja) * 2000-07-17 2002-10-04 Rohm Co Ltd 半導体装置およびその製法
JP2002314031A (ja) * 2001-04-13 2002-10-25 Fujitsu Ltd マルチチップモジュール
US6815126B2 (en) * 2002-04-09 2004-11-09 International Business Machines Corporation Printed wiring board with conformally plated circuit traces
US6906415B2 (en) * 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods
WO2004107441A1 (en) * 2003-05-28 2004-12-09 Infineon Technologies Ag An integrated circuit package employing a flexible substrate
JP4198566B2 (ja) 2003-09-29 2008-12-17 新光電気工業株式会社 電子部品内蔵基板の製造方法
US7786591B2 (en) * 2004-09-29 2010-08-31 Broadcom Corporation Die down ball grid array package
JP4581768B2 (ja) * 2005-03-16 2010-11-17 ソニー株式会社 半導体装置の製造方法
KR100736635B1 (ko) * 2006-02-09 2007-07-06 삼성전기주식회사 베어칩 내장형 인쇄회로기판 및 그 제조 방법
KR100836651B1 (ko) * 2007-01-16 2008-06-10 삼성전기주식회사 소자내장기판 및 그 제조방법
KR100888579B1 (ko) * 2007-02-27 2009-03-12 대덕전자 주식회사 고용량 반도체 칩 내장 인쇄회로기판 제조 방법
JP2010161184A (ja) * 2009-01-08 2010-07-22 Hitachi Ltd 半導体装置
KR101181173B1 (ko) * 2010-10-11 2012-09-18 엘지이노텍 주식회사 방열회로기판, 그의 제조 방법 및 그를 포함하는 발열소자 패키지
KR101190920B1 (ko) * 2010-10-18 2012-10-12 하나 마이크론(주) 적층 반도체 패키지 및 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349225A (ja) * 1999-03-30 2000-12-15 Ngk Spark Plug Co Ltd コンデンサ付属配線基板、配線基板、及びコンデンサ
JP2004111415A (ja) * 2002-09-13 2004-04-08 Sony Corp 回路基板およびその製造方法、並びに半導体装置およびその製造方法
JP2011187919A (ja) * 2010-03-05 2011-09-22 Samsung Electro-Mechanics Co Ltd 電子素子内蔵型印刷回路基板及びその製造方法
JP2012044134A (ja) * 2010-08-18 2012-03-01 Samsung Electro-Mechanics Co Ltd 埋め込み回路基板の製造方法
JP2012164952A (ja) * 2011-01-20 2012-08-30 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
JP2012186440A (ja) * 2011-02-18 2012-09-27 Ibiden Co Ltd インダクタ部品とその部品を内蔵しているプリント配線板及びインダクタ部品の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016134621A (ja) * 2015-01-22 2016-07-25 サムソン エレクトロ−メカニックス カンパニーリミテッド． 電子部品内蔵型印刷回路基板及びその製造方法
KR20160090626A (ko) * 2015-01-22 2016-08-01 삼성전기주식회사 전자부품내장형 인쇄회로기판 및 그 제조방법
US10779414B2 (en) 2015-01-22 2020-09-15 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded printed circuit board and method of manufacturing the same
KR102356810B1 (ko) * 2015-01-22 2022-01-28 삼성전기주식회사 전자부품내장형 인쇄회로기판 및 그 제조방법
JP2018026435A (ja) * 2016-08-09 2018-02-15 株式会社村田製作所 部品内蔵基板

Also Published As

Publication number Publication date
KR20140051692A (ko) 2014-05-02
US9485878B2 (en) 2016-11-01
TW201417661A (zh) 2014-05-01
JP5934154B2 (ja) 2016-06-15
TWI565381B (zh) 2017-01-01
US20140111958A1 (en) 2014-04-24
KR101420514B1 (ko) 2014-07-17

Similar Documents

Publication Publication Date Title
US7902652B2 (en) Semiconductor package and semiconductor system in package using the same
JP5934154B2 (ja) 電子部品が実装された基板構造及びその製造方法
KR20160091050A (ko) 전자부품 내장 기판 및 그 제조방법
JP4183199B2 (ja) 半導体パッケージ及びその製造方法
JP2016207958A (ja) 配線基板及び配線基板の製造方法
TWI461124B (zh) 層疊封裝結構及其製作方法
JP5837137B2 (ja) 電子部品内臓印刷回路基板及びその製造方法
KR101696705B1 (ko) 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지
JP5173758B2 (ja) 半導体パッケージの製造方法
JP2016207959A (ja) 配線基板及び配線基板の製造方法
JP5462450B2 (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
TW201536130A (zh) 內建零件的配線基板及其製造方法
JP2009528707A (ja) 多層パッケージ構造物及びその製造方法
TW201429326A (zh) 具有內埋元件的電路板、其製作方法及封裝結構
JP5397012B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
CN105789161B (zh) 封装结构及其制法
KR20150117459A (ko) 회로기판, 회로기판 제조방법, 전자부품 패키지 및 전자부품 패키지 제조방법
US9433108B2 (en) Method of fabricating a circuit board structure having an embedded electronic element
JP5369875B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
US10219380B2 (en) Electronic device module and manufacturing method thereof
JP2010153491A5 (ja) 電子装置及びその製造方法、並びに半導体装置
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
KR20140086417A (ko) 반도체 패키지 및 그 제조방법
JP5601413B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2008135483A (ja) 電子部品内蔵基板およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140930

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141225

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150714

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20151014

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160506

R150 Certificate of patent or registration of utility model

Ref document number: 5934154

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees